TWI359460B - A method of fabricating a polycrystalline semicond - Google Patents

A method of fabricating a polycrystalline semicond Download PDF

Info

Publication number
TWI359460B
TWI359460B TW096144736A TW96144736A TWI359460B TW I359460 B TWI359460 B TW I359460B TW 096144736 A TW096144736 A TW 096144736A TW 96144736 A TW96144736 A TW 96144736A TW I359460 B TWI359460 B TW I359460B
Authority
TW
Taiwan
Prior art keywords
germanium film
polycrystalline
metal plate
substrate
film
Prior art date
Application number
TW096144736A
Other languages
English (en)
Other versions
TW200924066A (en
Inventor
Chiung Wei Lin
Yi Liang Chen
Original Assignee
Tatung Co
Univ Tatung
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tatung Co, Univ Tatung filed Critical Tatung Co
Priority to TW096144736A priority Critical patent/TWI359460B/zh
Priority to US12/155,697 priority patent/US8008171B2/en
Priority to JP2008183445A priority patent/JP5268464B2/ja
Priority to KR1020080078971A priority patent/KR101020360B1/ko
Publication of TW200924066A publication Critical patent/TW200924066A/zh
Application granted granted Critical
Publication of TWI359460B publication Critical patent/TWI359460B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Description

1359460 九、發明說明:
V 【發明所屬之技術領域】 本發明係關於一種多晶矽薄膜之製備方法,尤指一種 使用一快速升溫退火系統(RTA,Rapid Thermal Annealing) 5 之製備方法。 【先前技術】 # 多晶矽(P〇ly-silicon)由於具有優於非晶矽之電性,以 及低於單晶矽之成本優勢,而於近年來在薄膜電晶體製造 10 上廣受重視,尤其是在薄膜電晶體驅動液晶顯示器 (TFT-LCD)的應用上。 然而’多晶石夕晶粒之尺寸(grain size)大小係對於電子 遷移率(mobility)和元件特性有很大的影響,其中,多晶石夕 中存在的晶粒晶界(grain boundary)更構成元件中載子通過 15 閘極通道時的障礙。因此,如何增大多晶矽之晶粒粒徑, I 使晶界數減少,以促進薄膜電晶體特性的提升,即是現今 多晶矽薄膜製造技術中相當重要的發展趨勢。以顯示器技 i 術為例,製作高效能之薄膜電晶體,以開發出高性能的平 面顯示器,是目前顯示器技術發展的指標。 20 在美國專利第6,642,092號中’ Voutsas等人提出一種使 用固相結晶之退火技術,而在金屬基板上製作多晶矽元件 的方法,然而因為基板材質的限制,故此種方法並不適用 於平面顯示器製造上。國際公開號W02007064087中’ UM PYUNG-YONG等人提出一種化學氣相沉積法(chemical 5 1359460 vapor deposition,CVD)以製作多晶矽元件。但不論是上述 之固相結晶法或化學氣相沉積法所形成的多晶矽之晶粒皆 相當小,粒徑約只有l〇〇nm,因此以這些方法所形成的多晶 矽薄膜特性並不佳。 5 目前在多晶矽材料的製備上,最普遍使用的為準分子 雷射回火(excimer laser annealing,ELA)技術,雖然所能得 到之多晶石夕晶粒粒徑約可達6〇〇nm,但對於要開發更高性能 之平面顯示器仍然不足。於是,近年開始有金屬誘導橫向 結晶法(metal-induced lateral crystallinity,MILC)之技術被 1〇提出(台灣專利第1256733號),係使用鎳等金屬於高溫及長 時間下橫向誘導非晶矽長晶之方法。其製作時間冗長,且 製得之多晶矽會有金屬污染的問題。 因此,如何解決上述各種多晶矽材料製備的問題(如: 製作時間冗長 '長時間高溫處理、基板材料限制、金屬污 15染問題)’而製備出晶粒大、結晶性佳、低污染性並具有優 良電性之多晶矽薄膜,則為目前顯示器技術發展的目標。 【發明内容】 因此,本發明有鑑於上述之問題。本發明之主要目的 20係在提供一種多晶矽薄膜的製作方法,而可應用在多晶矽 薄膜電晶體或内含多晶矽薄膜之元件製造上。此方法係利 用一金屬板(或二金屬板)覆蓋於非晶矽薄膜或基板層,並以 快速升溫退火系統進行照光,藉由金屬板將光能轉為結晶 所需Bb量並傳導至非晶石夕薄膜,而使達到快速升溫結曰。 6
借大 上述之目的,本發明係提供一種多晶矽薄膜之製 係為先(Α)提供一基板’接著(Β)形成一非晶矽薄膜 Μ Α板之一側,並且(C)鄰接至少一金屬板,並形成一堆 \ …後(D)照光於堆疊層,使非晶矽薄膜結晶形成多晶 /膜€後並(E)移除其金屬板而得到一多晶石夕薄膜。其 v驟之照光步驟可使用一快速升溫退火系統(rta, P Thermal Annealing)進行。使可達到短時間升溫之目 的。 如本發明之製備方法中,步驟(C)之至少-金屬板可鄰 接於非妙4膜側、基板側、或同時鄰接於非晶碎薄膜側 及基板側。其堆疊層兩側皆具有金屬板的構造可幫助加速 I里的傳導’使製程時間更縮短,且亦可降低製程之溫度, 減少能量消耗,卻仍可達到結晶之效果。 本發明之多晶石夕薄膜之製備方法中,其快速升溫退火 系統可較佳使用-紅外線光源或一紫外線光源,作為升溫 之照射光源用。 本發明之多晶石夕薄膜之製備方法中,其基板之材質可 為玻璃基板、塑膠基板、或其他基板,更進一步包含可撓 曲性(flexible)基板。 本發明之多晶♦薄膜之製備方法中,步驟⑼之照光時 間較佳為120秒以下,亦即本發明可於短時間内達到升溫結 晶的效能。 本發明之多晶矽薄膜之製備方法中,步驟(d)之一照光 最高溫度較佳介於4〇〇〜1100。(:之間。 ' 7 1359460 本發明之多晶梦薄膜之製備方法中,金屬板之 佳為選自-由鋁、鐵、銅、銀、錳、鈷鎳、金鋅 銦、鉻、鉑、鎢、及其合金所組成之群組。 、 5 10 *因&,本發明之製備方法由於係利用至少一金 蓋於非晶⑦薄膜或基板層,並以快速升溫退火系統進行照 光,藉由金屬板將光能轉為結晶所需能量並傳導至非晶妙、 薄膜,而使達到快速升溫結晶。不同於習知技術中曰要 長時間(12小時以上)高溫燒製以及必需使用耐高溫之昂責 材質(如石英)作為基板,本發明之製備方法不僅快速且由 於加熱時間短暫(少於120秒),因此可直接使用一般破璃基 板或低熔點基板。實為一兼具突破性及實用性之發 【實施方式】 本發明將由以下實施例作為更詳盡之解說。 15 首先,請參閱圖1,其係本發明實施例之製程流程總 圖。本發明之製程流程包括S1〜S5共五個步驟,“為提供一 基板10,S2為於基板10上形成一非晶矽薄膜u,S3為鄰接 金屬板12或鄰接一片金屬板以達到更好的結晶效果,S4 為快速升溫退火處理以將非晶石夕薄膜11結晶形成多晶石夕薄 2〇 膜15,最後於步驟S5中將金屬板12移除。 實施例1 請參閱圖2 ’其係本實施例之多晶石夕材料製備方法之流 程圖。首先,於一玻璃基板10上形成一非晶石夕薄膜11(S2), 接著將一金屬板12覆蓋(鄰接)於非晶石夕薄膜1丨側,以形成一 8 1359460 堆疊層1(S3)。接著,將堆疊層1置 瓦層1置入快速升溫退火系統 (Rapid thermal annealing,RTA)中(圖未示),以紅外線光源 (圖未示)照射堆疊層1,而達到快速升溫(於9〇〇它, 秒)並接著退火處理(S4),以使非晶㈣㈣結晶形成多晶 *5矽薄膜Μ。最後,移除堆疊層丨之金屬板12,並得到一多晶 矽薄膜15(S5)。 ΒΒ 實施例2 請參閱圖3,其係本實施例之多晶石夕材料製備方法之流 。除了於步驟S2中’非W薄膜u係形成於玻璃基板 10 1〇之下方外,其餘與實施例1相同的方法製備一多晶矽薄膜 15 〇 實施例3 請參閱圖4,其係本實施例之多晶矽材料製備方法之流 程圖。首先,於一玻璃基板1〇上形成一非晶石夕薄膜1〖(S2)。 15 接著取二片金屬板12、14分別覆蓋(鄰接)於非晶矽薄膜u 側以及玻璃基板10側,以形成一堆疊層1(S3)。接著,將堆 > 疊層1置入一快速升溫退火系統(Rapid thermal annealing , RTA)中.(圖未示)’以紅外線光源(圖未示)照射堆疊層1,而 達到快速升溫(於700 °C,46秒)並接著進行退火處理 -20 (S4),以使非晶矽薄膜11結晶形成多晶矽薄膜15。最後,移 除堆疊層1二侧之金屬板12以及金屬板14,並得到一多晶矽 薄臈 15(S4)。 實施你丨4 9 1359460 請參閱圖5,其係本實施例之多晶矽材料製備方法之流 程圖°除了於步驟S2中,非晶矽薄膜11係形成於玻璃基板 10之下方外,其餘與實施例3相同的方法製備一多晶矽薄膜 15。 5 實施例5 請參閱圖6,其係本實施例之多晶矽材料製備方法之流 程圖。首先’於一玻璃基板1〇上形成一非晶矽薄膜11(S2), 接著將一金屬板12覆蓋(鄰接)於玻璃基板1〇側,以形成一堆 疊層1(S3)。接著’將堆疊層1置入一快速升溫退火系統 10 (RaPld thermal annealing ’ RTA)中(圖未示)’以紅外線光源 (圖未示)照射堆疊層i,而達到快速升溫(於9〇(rc ,1〇6 秒)並接著退火處理(S4),以使非晶矽薄膜11結晶形成多晶 矽薄膜15。最後’移除堆疊層1之金屬板12,並得到一多晶 矽薄膜15CS5)。 15 實施例6 請參閱圖7,其係本實施例之多晶矽材料製備方法之流 .程圖。首先,於一玻璃基板10下方形成一非晶矽薄膜 11(S2) ’接著將一金屬板12覆蓋(鄰接)於玻璃基板側,以 形成一堆疊層1 (S3)。接著,將堆疊層1置入一快速升溫退火 .20 系統(Rapid thermal annealing,RTA)中(圖未示),以紅外線 光源(圖未示)照射堆疊層1,而達到快速升溫並接著退火處 理(S4)’以使非晶矽薄臈11結晶形成多晶矽薄膜15。最後, 移除堆疊層1之金屬板12,並得到一多晶矽薄膜15(S5)。 25 [實驗例1 ] X光繞射分析 1359460 取實施例1〜5所製備得到之多晶矽薄膜,並分別進行χ 光繞射分析,以觀察其個別之結晶性,所得到結果分別如 圖8A〜8E所示。 從圖8A-8E可看到,吸收峰(in)的出現則代表本發明 5之實施例1〜5所製備得到的多晶矽薄膜皆具有良好的結晶 性。由半高寬FWHM的結果可以看到(FWHM的值越小則代 表結晶性越好),如圖8C及8D所示,實施例3及4具有更顯著 (sharp)之吸收峰(111),其係代表實施例3及4的多晶矽薄膜 具有更佳的結晶性’亦即表示,於製作過程中,雙片金屬 10板的使用可使多晶石夕薄膜具有更佳的結晶性。實施例5的製 備過程中,雖然金屬板並未直接鄰接於非晶矽薄膜,而是 鄰接於玻璃基板側,仍可由圖犯的吸收峰(m)觀察出結晶 的形成。也就是代表著,雖然金屬板鄰接於玻璃基板側, 仍具有其效果。 15 [實驗例 2]拉曼散射光譜(Raman scattering spectroscopy, Rs)分析 ’ 取實施例1〜5所製備得到之多晶矽薄膜,並分別進行拉 曼散射光s普分析,以觀察其個別之結晶性,所得到結果分 20 別如圖9A〜9E所示。 以矽單晶吸收峰訊號位置52〇cm-i作為基準(參考值), 本實施例1〜5測得之吸收峰皆非常接近52〇cm,i,且以雙片 金屬板製作之多晶矽缚膜(實施例3及4,圖9(:及9]〇)所測得 值更接近520cm·1 (皆為519 4 cm-q,代表其具有更佳的結晶 25性。此外,由半高寬FWHM的結果亦可以看到(FWHM的值 1359460 越小則代表結晶性越好),以雙片金屬板製作之多晶矽薄膜 其結晶性確實較佳。 [實驗例3]知描式電子顯微鏡(scanning electron 5 micr〇scope,SEM )分析 多晶矽薄膜的電性與阻值,與其晶粒大小息息相關, 欲得到具有好的電性的多晶矽薄膜,則其晶粒尺寸則越大 越好。傳統製備方法十’多晶矽薄膜的晶粒尺寸僅可做到 1 約為1000A〜2000A左右。 10 取實施例1〜5所製備得到之多晶矽薄膜分別進行掃描 式電子顯微鏡分析,以觀察其個別之結晶晶粒大小及形 狀,所得到結果分別如圖10A〜10E所示。 如圖10A、10B及10E所示’本發明之實施例卜2及5中, 使用單片金屬板所製備之多晶矽薄膜之結晶晶粒分別具有 15 4000A、39〇〇A及3700A的平均大小。且以雙片金屬板 製作之多晶矽薄膜(實施例3及4,圖1〇c及1〇D)之結晶晶粒 平均大小更可分別達到83〇〇A及85〇〇人^因此,本發 明所製備之多晶矽薄膜,可具有優秀的結晶晶粒平均大 小。更由此得知,雙片金屬板的使用可使多晶矽薄膜具有 20 更佳的結晶性》 綜上所述,本發明之多晶矽薄膜之製備方法,利用金 屬板導熱以及快速升溫退火系統的應用,而達到多晶矽薄 膜的快速製備(1G6秒以内),並且所製得之多晶梦薄膜不僅 具有良好的結晶性,亦具有大的晶粒尺寸。本發明改善了 25習知傳統方法中需要長時間高溫下的製程步驟,使得製程 12 中載板的種類可有更多選擇, 制,且以本發明之製備方 ?長二 的發明。 尺寸,實為-種非常具有突破性 上述實施例僅係為了方#邙 ^ 使5兒明而舉例而已,本發明所 主張之權利範圍自應以申請專 於上述實施例。 ㈣圍所述為準,而非僅限 【圖式簡單說明】 1〇圖1係本發明之多晶石夕材料製備方法之流程總圖。 圖2係本發明實施m之多晶砂材料製備方法之流程圖。 圖3係本發明實施例2之多㈣材料製備方法之流㈣。 圖4係本發明實施例3之多晶石夕材料製備方法之流程圖。 圖5係本發明實施例4之多晶石夕材料製備方法之流程圖。 15圖6係本發明實施例5之多晶矽材料製備方法之流程圖。 • 圖7係本發明實施例6之多晶石,材料製備方法之流程圖。 圖8Α〜8Ε係分別為本發明實施例丨〜5之多晶矽薄膜之χ光繞 - 射分析圖。 圖9Α〜9Ε係分別為本發明實施例^之多晶矽薄膜之拉曼 2〇 散射光譜分析圖。 圓10Α〜10Ε係分別為本發明實施例^之多晶矽薄膜之掃 描式電子顯微鏡分析圖。 13 1359460 【主要元件符號說明】 1堆疊層 10玻璃基板 11非晶矽薄膜 12金屬板 14金屬板 15多晶矽薄膜

Claims (1)

1359460 申請專利範圍: 1. 一種多晶矽薄膜: (A)提供一基板; 第96144736號* 100年12月修正頁
(B) 形成一非晶矽薄膜於該基板之一側; (C) *k供至少一與該基板分離之金屬板; (D) 鄰接該至少一金屬板於該非晶矽薄膜及該基板中 之至少一者之表面,並形成一堆疊層; (E) 照光於該堆疊層,使該非晶矽薄膜轉換成該多晶矽 薄膜;以及 10 15
(F)移除該至少一金屬板; 其中’該步驟(E)之照光步驟係使用一快速升溫退火系 統(RTA ’ Rapid Thermal Annealing)進行。 2. 如申請專利範圍第1項所述之多晶矽薄膜之製備方 法’其中’步驟(D)之該至少一金屬板係鄰接於該非晶矽薄 膜側及該基板側。 3. 如申請專利範圍第1項所述之多晶矽薄膜之製備方 法’其中’該快速升溫退火系統利用一紅外線光源或一紫 外線光源。 20 4.如申請專利範圍第1項所述之多晶矽薄膜之製備方 法’其中’該步驟(E)之一照光時間係為12〇秒以下。 5:如申請專利範圍第1項所述之多晶矽薄膜之製備方 法’其中’該步驟(E)之一照光最高溫度係介於400〜11 〇〇cc 之間。 15 6.如申請專利範圍第1項所述之多 中,该金屬板之材質係選自一由 結鳐'金、鋅、錫、銦、鉻、始 組成之群組。 5 7.如申請專利範圍第1項所述之多 法’其中’該基板之材質為玻璃、塑膠 材質。
晶矽薄膜之製備方 铭、鐵、銅、銀、 、鎢、及其合金所 晶矽薄膜之製備方 、或其他可撓曲性 16
TW096144736A 2007-11-26 2007-11-26 A method of fabricating a polycrystalline semicond TWI359460B (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW096144736A TWI359460B (en) 2007-11-26 2007-11-26 A method of fabricating a polycrystalline semicond
US12/155,697 US8008171B2 (en) 2007-11-26 2008-06-09 Method of fabricating polycrystalline semiconductor
JP2008183445A JP5268464B2 (ja) 2007-11-26 2008-07-15 多結晶半導体を製造する方法
KR1020080078971A KR101020360B1 (ko) 2007-11-26 2008-08-12 다결정 반도체 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096144736A TWI359460B (en) 2007-11-26 2007-11-26 A method of fabricating a polycrystalline semicond

Publications (2)

Publication Number Publication Date
TW200924066A TW200924066A (en) 2009-06-01
TWI359460B true TWI359460B (en) 2012-03-01

Family

ID=40670102

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096144736A TWI359460B (en) 2007-11-26 2007-11-26 A method of fabricating a polycrystalline semicond

Country Status (4)

Country Link
US (1) US8008171B2 (zh)
JP (1) JP5268464B2 (zh)
KR (1) KR101020360B1 (zh)
TW (1) TWI359460B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61289620A (ja) * 1985-06-18 1986-12-19 Sony Corp 半導体薄膜の熱処理方法
JPS61289619A (ja) * 1985-06-18 1986-12-19 Ricoh Co Ltd シリコン単結晶膜の製造方法
JP2872425B2 (ja) * 1990-03-24 1999-03-17 キヤノン株式会社 半導体デバイスの形成方法
US5358574A (en) * 1993-11-22 1994-10-25 Midwest Research Institute Dry texturing of solar cells
AU1093800A (en) * 1998-09-21 2000-04-10 Penn State Research Foundation, The Metal-contact induced crystallization in semiconductor devices
US6642092B1 (en) * 2002-07-11 2003-11-04 Sharp Laboratories Of America, Inc. Thin-film transistors formed on a metal foil substrate
TWI254456B (en) * 2003-06-12 2006-05-01 Ind Tech Res Inst A thermal plate crystallization method
KR100628989B1 (ko) * 2004-09-17 2006-09-27 진 장 비정질 실리콘 박막의 결정화 방법

Also Published As

Publication number Publication date
US8008171B2 (en) 2011-08-30
JP5268464B2 (ja) 2013-08-21
TW200924066A (en) 2009-06-01
US20090137104A1 (en) 2009-05-28
JP2009130350A (ja) 2009-06-11
KR20090054364A (ko) 2009-05-29
KR101020360B1 (ko) 2011-03-08

Similar Documents

Publication Publication Date Title
Yoon et al. Metal-induced crystallization of amorphous silicon
CN1187791C (zh) 一种用于结晶硅层的方法
TW200416834A (en) Manufacturing method for crystal semiconductor material and manufacturing method for semiconductor device
US20100041214A1 (en) Single crystal substrate and method of fabricating the same
KR20160089453A (ko) 저온 다결정실리콘 박막 및 그 제조방법, 트랜지스터
JP2007502025A (ja) シリコン薄膜の焼鈍方法およびそれから調製される多結晶シリコン薄膜
US20070155067A1 (en) Method of fabricating polycrystalline silicon film and method of fabricating thin film transistor using the same
Kanno et al. Ge-fraction-dependent metal-induced lateral crystallization of amorphous-Si 1− x Ge x (0≦ x≦ 1) on SiO 2
Li et al. Al-Induced crystallization of amorphous Ge and formation of fractal Ge micro-/nanoclusters
TWI359460B (en) A method of fabricating a polycrystalline semicond
Kim et al. Growth of large-grain poly-Si by FE-SMC
JP2010278116A (ja) 半導体素子基板の製造方法及び半導体素子基板並びに表示装置
Jiang et al. Seed-induced crystallization of polycrystalline germanium thin films at low temperature
TWI311213B (en) Crystallizing method for forming poly-si films and thin film transistors using same
Choi et al. Temperature dependence of the growth of super-grain polycrystalline silicon by metal induced crystallization
JP5943341B2 (ja) 単結晶状GeSn含有材料の製造方法
McMahon et al. Textured (111) crystalline silicon thin film growth on flexible glass by e-beam evaporation
TW200841474A (en) Method for fabricating thin film transistors
CN100585838C (zh) 多晶硅层、制造其的方法和平板显示器
JP4701467B2 (ja) 多結晶膜の製造方法および半導体装置の製造方法
Fan et al. A novel two-step annealing technique for the fabrication of high performance low temperature poly-Si TFTs
Li et al. Nickel induced lateral crystallization behavior of amorphous silicon films
JP2000232066A (ja) 半導体基板の製造方法
CN105990098B (zh) 形成多晶硅薄膜的方法及包含多晶硅薄膜的薄膜晶体管
JP2004119956A (ja) ポリシリコン層製造方法