TWI357000B - Low-latency data decryption interface - Google Patents

Description

1357000 九、發明說明： 【發明所屬之技術領域】 本發明大體係關於資料加密，且更特定言之係關於用於 減小與解密先前加密資料相關聯之潛時的方法及裝置。 【先前技術】 晶片上系統（SOC)大體上包括：單一晶片上之一或多個整 合處理器核心、某類型之嵌入式記憶體如在處理器核心之 間共用之快取記憶體、及周邊介面如記憶體控制組件及外 • 部匯流排介面，以形成一完整（或接近完整）系統。良好地建 立快取S己憶體階層之使用以藉由減小及/或消除對外部主 要記憶體之讀取存取請求來改良處理器效能。如本文所 用，術語”潛時”大體上係指在來自用於當前於一鄰近（L14 L 2)快取記憶體中不可用之資料之記憶體控制的一請求之 後在資料於處理器核心處可用之前的時間量。 作為增強之安全特徵之部分，某些s〇c在將資料儲存於

客獲取諸如視訊遊戲之取得版權之程式的指令或可用於經 由反向工耘來判定該等指令之資料。在任一計算中處理器

之資料的 需要而引入一額外潛時。

104540.doc 1357000 潛時衝擊最小。 【發明内容】 本發明大體上提供用於減小 的方法及裝置。 涉及解密加密資料之潛時量 一實施例提供一減小與解密— 貝科封包中傳輪之力0穷音 料相關聯的潛時量之方法。該方法大 加密資料塊之至少-部分的帛 i .接收含有 P刀的第—資料封包之至少-部分； 緩衝加密資料塊之已接收部分·

丧叹邛刀，及將加密資料塊之已接收 部为官道輸送至一解密引擎以在 ν , 你按收第一資料封包之剩餘 部分之前開始解密加密資料塊。

，另；貫施例提供一減小與解密資料相關聯之潛時的方 法-亥方法大體上包括：⑷接收含有加密資料塊之至少一 部分的-資料封包之至少一部分；(b)緩衝加密資料塊之已 接收部分；⑷將加密資料塊之已接收部分管道輸送至一解 密引擎以在檢查資料封包之資料傳送錯誤之前開始解密操 作’⑷重複操作⑷至⑷直至資料封包經全部接收為止；及 ⑷檢查整個資料封包之-或多個資料傳送錯誤。 另一實施例提供一用於解密加密資料封包之系統，該系 統大體上包括—緩衝設備、-封包驗證組件、-解密引擎 及一封包解碼器。封包解碼器經大體上組態以接收—資料 封包之部分；緩衝緩衝設備中之資料封包之已接收部分； 二:若資料封包含有加密資# ’則將資料封包之已接收部 =管道輸送至解密引擎以在接收一資料封包之剩餘部分之 别開始解密加密資料。 104540.doc 1357000 另一實施例提供一晶片上系統（soc)，該系統大體上包 括.-或多個處理器核心；一共用快取記憶體，其用於保 持由一或多個處理器核心存取之資料；—解密引擎；及一 封包解碼器。該.封包解碼器經大體上組態以接收含有加密 資料之第-資料封包之部分且將資料封包之已接收部分管 道輸送至解密引擎以在料完整資料封包及檢查完整資^ 封包之負料傳送錯誤之前開始解密加密資料。 ’ 【實施方式】 本發明之實施例可用於減小與解密加密資料相關聯之潛 時衝擊。勝於等待直至驗證整個加密資料封包為止（例如1 藉由檢查資料傳送錯誤）’當加密資料經接收時將其管道輸 送至一解密引擎，因此允許解密在驗證之前開始。對於某 些實施例而言，可向解密引擎通知在驗證處理期間偵測^ 資料傳送錯誤’以防止報告錯誤安全違例。 如本文所用，術語”資料封包，，大體上係指以預定格式經 一匯流排發送之資料流，其例如包括一含有關於封包中所 含有之資料之資訊的標頭。經常，資料封包將包括作為資 料之功此而產生之某類驗證值，不管其實際類型、其係 循環冗餘檢查（CRC)值、哈希值（hash value)或是某其它類型 值，本文一般稱為總和檢查碼。此外，雖然以下描述中在 指令及按該等指令運行之資料之間做出區別，但是應瞭解 該資料及指令兩者皆可作為資料包含於資料封包中。 一例示性系統 圖1說明包括中央處理單元（CPU)no之例示性電腦系統 l04540.d〇c 1357000 1 00，其中可利用本發明之實施例。如說明，CPU i i 〇可包 括一或多個處理器核心112，其每一可包括任一數目之不同 類型功旎單7G’該等功能單元包括（但不限於）算術邏輯單元 (ALU)、浮點單元（Fpu)及單指令多資料（SIMD)單元β利用 多個處理器核心之CPU之實例包括自ΙΒΜ可購得之cpu之 Power PC線路。 如說明，每一處理器核心112可存取其固有之第一級（L1) 快取έ己憶體114以及一較大第二級（L2)快取記憶體i丨6。L2 快取記憶體116可由每一處理器核心U2共用或每一處理器 核心112可具有其固有之]；^快取記憶體116。通常，處理器 核心112利用之資料複本可局部儲存於L2快取記憶體u 6 中’防止或減小相對較慢存取外部主要記憶體14〇之數目。 類似地，經常由處理器核心112利用之資料可儲存於其L1 快取s己憶體114中’防止或減小相對較慢存取L2快取記憶體 116之數目。 CPU 110可經由一系統或前端匯流排（FSB)128與外部設 備如圖形處理單元（GPU)130及/或記憶體控制器136通信。 CPU 110可包括FSB介面120以經由FSB 128在外部設備與 處理器核心112之間傳送資料（經由L2快取記憶體）。gpu 130上之FSB介面132可具有與FSB介面120相似之組件，其經 組態以與一或多個圖形處理器134、輪入輸出（ϊ/0)單元138及 記憶體控制器136(如與GPU 130整合而說明性展示）交換資 料。對於某些實施例而言，GPU 130可利用本文描述之相同 技術及/或裝置，以減小與解密加密資料相關聯之潛時。 104540.doc _9 1357000 如說明，FSB介面120可包括實體層122、鏈路層124及處 理（transaction)層126。實體層122可包括用於實施經FSB 128接收及發送資料所需之硬體協定的硬體組件。實體層 122可與鏈路層124交換資料，該鏈路層124可將自處理層 126接收或發送至處理層126之資料格式化。如說明，處理 層126可經由核心匯流排介面（cbi) 118與處理器核心Π2交 換資料。 如先前描述’作為增強之安全特徵之一部分，CPU 110 可在將資料儲存於主要記憶體丨4〇中之前，加密資料之某些 部分（將資料之該等加密部分說明性地展示為主要記憶體 14〇中之受保護資料142)。因此，CPU 110可包括用於在藉 由FSB介面120經FSB 128傳輸該資料之前加密該資料的安 全組件150。在稍後檢索加密資料後，安全組件15〇即亦可 用於在將加密資料傳送入L 2快取記憶體i丨6之前解密該加 密資料’以由一或多個處理器核心u 2使用。 如圖2中展示，若干資料流（亦稱為虛擬通道）可建立以在 處理器核心U2與外部設備之間交換資料。建立獨立流可改 良總系統效能’例如允許—處理核心傳送資料而另_處理 核心處理資料（且不傳送資料）。如說明，該等流可共用公並 緩衝池2Π)，鱗-流利用其固有之緩衝池m之部分:實 際上建立獨立緩衝器211至217。 對於某些實施例而言，資料可作為封包而經咖發送因 此，鏈路層124可含有電路，諸如封包編碼器233,发❸ 態以編碼人自處理層126接收之封包或”分包”資料^封、勺 104540.doc -10· 1357000 解碼器234’以解碼自實體層122接收之資料封包。如展示， 實體層122可包括分別用於產生及接收該等封包之串化器 243及解串化器244。財，封包解碼器…將包括封包驗 組件235,其經組態以例如藉由比較在已接收資料上計算 總和檢查瑪與包含於資料封包中之總和檢查碼來檢查一

接收資料封包之資料傳送錯誤。 已

低潛時資料解密 封包解碼器234可將已接收資料轉送至一或多個接收緩 衝器215至217。接收緩衝器215至217之主要目的可為用於 FSB介面120之輸入介面與輸出介面之間之”速度匹配"。如 本文使用，術語"速度匹配"大體上係指需要在轉送資料之 前累積足夠量之資料以解決輸入介.面與輸出介面（例如， FSB 128與CBI 118)之間之時脈速度及/或資料寬度之差異。 如說明，某些資料如發送至緩衝器215及216之資料請求 及回應指令可為未加密的且因此可直接傳送至快取記憶體 116«另一方面，回應資料可包括加密資料及未加密資料兩 者。雖然未加密資料可直接傳送至快取記憶體丨丨6，但是必 須首先解密加密資料25 1。因此，加密資料25丨可投送至解 密引擎154。解密引擎154可解密加密資料251且返回傳送解 密資料2 52。如說明，解密資料252可與未加密資料合並且 使用多工器電路253傳送至快取記憶體116。舉例而今，告 田 解密資料252可用以傳送至快取記憶體丨丨6時解密引擎i 54 可確定（assert) —至多工器電路253之訊號。 如先前描述，在習知解密方案中，當正在解密資料時解 104540.doc 1357000 密處理可導致顯著潛時。在習知解密方案中，在將資料發 达至解密引擎154之前驗證一完整資料封包。然而，本發明 之實施例可藉由在接收及驗證整個資料封包之前將已接收 加密資料251管道輸送至解密引擎154來減小通常與資料解 密相關聯之潛時量。 舉例而。，當加密資料25 1經接收時封包解碼器234可將 加在-貝料251傳送至解密引擎154。並行地，可由驗證組件 235例如藉由當加密資料251經接收時在加密資料251上產 生總和檢查碼來執行資料驗證。因此，解密操作可在驗證 之前開始’減小總的全部潛時。此外，藉由允許將加密資 料251管道輸送轉密引擎⑸且允許解密資料252返回與 未加密貧料合併’可釋放封包解碼器234以接收隨後之未加 ^資料封包。結果’與習知解密方案對比，根據本發明之 實施例之方案可防止與解密相關聯之潛時阻擋隨後接從之 未加密資料封包之傳送。 _圖3說明可例如藉由FSB介面12〇中說明之組件執行之例 不性操作300,以在驗證_含有加密資料之資㈣^ 密該加密資枓。在步驟3〇2處，藉由接收一資料封包之— 分資料而開始操作。 舉例而言’資料可藉由封包解碼器234而自解串化器244 接收。為考慮藉由封包驗證組件235稍後驗證資料封勺 步驟304處由封包解碼器234緩衝資料（例如，為速度^ 的）。如先前描述，去又 挪處判定資料未加密且如步驟31G處判定資料並非封= 104540.doc •12· 1357000 之最後資料，則操作返回至步驟302以接故另一部分資料。 然而’若資料已加密’則在步驟308處首先將加密資料管 道輸送至解密引擎154 »結果，解密引擎154能夠開始解密 加密資料而無需等待直至接收及驗證整個資料封包為止。 藉由在驗證封包之前允許開始解密，可減小與解密相關聯 之總潛時。 在某些狀況下，歸因於經FSB 128傳送資料之高速度，可 發生資料傳送錯誤。因此，如步驟31〇處判定一旦接收封包 之所有資料，則在步驟312處驗證封包。可諸如藉由比較作 為封包中之資料之一功能而產生之總和檢查碼與同封包一 起發送之總和檢查碼而使用任一適當之已知或未知技術來 驗證封包《如先前描述，總和檢查碼可為任一類型之適當 值如CRC值或哈希值。用於產生總和檢查碼之電路可包括 於封包驗證組件235中。 防止錯誤安全違例 對於某些實施例而言，某類型之機制可適於例如藉由檢 驗解密資料252來偵測歸因於加密資料25丨未經授權而竄改 之安全違例。然而，在某些狀況下，歸因於資料傳送錯誤， 不可辨別如由解密引擎154接收之加密資料251中的未經授 權之竄改與變化。不幸地，在歸因於未經授權之竄改的加 密資料25 1之修正與歸因於資料傳送錯誤之修正之間的辨 別錯誤可導致報告錯誤安全違例。 因此，對於某些實施例而言，在將解密資料252傳送至快 取圮憶體116之前，解密引擎154可首先判定含有加密資料 ^4540^ •13- 1357000 之資料封包是否已驗證。如圖2說明，對於某些實施例而 言，封包驗證組件235可產生一（有效/無效）訊號以通知解密 引擎154已在資料封包中偵測驗證（資料傳送）錯誤。回應於 該訊號，解密引擎可丟棄解密資料252且忽略任一偵測之安 全違例。 圖4说明可例如藉由封包驗證組件235及解密引擎執 行之操作400的一例示性次序，以偵測封包驗證錯誤且防止 報告錯誤安全違例。在以下描述中，^已接收—完整資 料封包。 在步驟402處，藉由檢查完整封包之資料傳送錯誤而開始 操作4〇〇 〇若如步驟4〇4處判定偵測到任一資料傳送錯誤， 則在步驟406處忽略解密資料252。此外，由於任一資料傳 送錯誤已破壞發送至解密引擎154之加密資料，在步驟4〇8 處心略由解毪引擎j 5 4偵測之任一安全違例。在步驟4⑺ 處，可執行再試讀取加密資料之操作。 另方面，若未谓測到資料傳送錯誤，則可假定解密引 擎1 54接&到無錯誤之加密資料。因泣匕，在步驟化處债測 之任一安全違例（例如，如以上描述之使用局部ICV)可假定 :有效的(例如，由加密資料之竄改引起)且在步驟416處報 °若未偵測到女全違例，則在步驟414處將解密資料252 專送至夬取。己隐體i i 6。如先前描述，對於某些實施例而 吕，解密資料252可與隨後接收之未加密資料合併。 結論 藉由在驗也3有加密資料之完整封包之前將加密資料管 104540.doc -14- j輸送至-解密引擎，可減小與習知解密機制相關聯之潛 而’仍可向解密引擎通知驗證錯誤，以防止傳送益 效資料及報告錯誤安全違例。此外，對於某些實施例而= 在完成解密操作之前可傳送隨後接收之未加密資料。。 日雖然:述内容係針對本發明之實施例，但是可設計本發 :之其它及進一步實施例而不偏離由以下申請專利範圍判 疋之其基本範疇及其範疇。 【圖式簡單說明】 圖1說明包括一中央處理單元（CPU)之例示性系統，其中 可利用本發明之實施例。 圖2係根據本發明之一實施例之CPU組件之方塊圖。 圖3係根據本發明之一實施例的用於解密資料之例示性 操作之流程圖。 圖4係根據本發明之一實施例的用於偵測資料傳送錯誤 之例示性操作之流程圖。 【主要元件符號說明】 100 110 112 114 116 例示性電腦系統 中央處理單元（CPU) 處理器核心 第一級（L1)快取記憶體 第二級（L2)快取記憶體 118 核心匯流排介面（CBI) U0、132 FSB介面 122 實體層 104540.doc -15- 124 1357000

126 128 130 134 136 138 140 150 152 154 210 211 、 212 、 213 、 214 、 215、216、217 233 235 243 244 251 252 253 254 104540.doc 鏈路層 處理層 前端匯流排（FSB) 圖形處理單元（GPU) 圖形處理器 記憶體控制器 輸入/輸出（I/O)單元 主要記憶體 受保護資料 安全組件 加密引擎 解密引擎 公共緩衝池 緩衝器 封包編碼器 封包解碼器 封包驗證組件 串化器 解串化器 加密資料 解密資料 多工器電路 多工器電路/未加密寫入資料 16-

Claims (1)

1. I35/UUU 第094130107號專利申嗜宏 >'年匕月〒日修正本 種減小與解密在—資料封包中傳輸之加密資料相關聯 之潛時量的方法，該方法包含： 胃抖相關聯 =了含有―加密資料塊之至少—部分的第—資料封 包之至少一部分； 緩衝該加密資料塊之該已接收部分； 將該加密資料塊之該已接收部分管道輸送至―解密引 擎’以在接收該第—資料封包之剩餘部分之前開始解密 該加密資料塊；及 在接收忒第一資料封包之剩餘部分之後， 使用該加密資料之緩衝部分來檢查該第一資料封包 之資料傳送錯誤； 在解密該加密資料塊之後使用$全引擎檢查安全遠 例；及 心略任一偵測之安全違例以回應偵測資料傳送鈣 誤。 a 2·如叫求項1之方法，其進一步包含：當該加密資料塊之部 刀&接收時’計算_錯誤驗證值以用於檢查該第一資料 封包之資料傳送錯誤。 3_ -種減小與解密在_f料封包中傳輸之加密資料相關聯 之潛時量的方法，該方法包含： 接收一含有一加密資料塊之至少一部分的第一資料封 包之至少一部分； 緩衝該加密資料塊之該已接收部分； 104540-1000623.doc 1357000 。加密資料塊之該已接收部分管道輸送至-解密引 ，以在接收該第-資料封包之剩餘部分之前開始解密 該加密資料塊；及 在完成解密該第—資料封包中含有之該加密資料塊之 前， 接收一含有一未加密資料塊之至少一部分的第二資 料封包之至少一部分；及 貝 緩衝該未加密資料之該已接收部分。 4. 一種減小與解密資料相關聯之潛時的方法，該方法包含： (a) 接收一含有一加密資料塊之至少一部分的資料封包 之至少一部分； (b) 緩衝該加密資料塊之該已接收部分； (C)將該加密資料塊之該已接收部分管道輸送至一解密 引擎’以在檢查該資料封包之資料傳送錯誤之前開始解 密操作； (d) 重複操作（a)至（c)直至該資料封包經全部接收為止； (e) 檢查該整個資料封包之一或多個資料傳送錯誤；及 在解密該整個加密資料塊之後， (f) 藉由比較一使用該解密資料產生之完整性檢查值 與一儲存之完整性檢查值來檢查安全違例；及 (g) 忽略任一偵測之安全違例以回應偵測一或多個資 料傳送錯誤。 5. 如請求項4之方法，其進一步包含：在解密該整個加密資 料塊之後，倘若未偵測到安全違例或資料傳送錯誤，則 104540-1 〇〇°623*doc 1357000 合併該解密資料與隨後接收之未加密資料。 6. 一種減小與解密資料相關聯之潛時的方法，該方法包含. U)接收一含有一加密資料塊之至少—部分的資^封3包 之至少一部分； (b)緩衝該加密資料塊之該已接收部分； (0將該加密資料塊之該已接收部分管道輸送至一解密 引擎，以在檢查該資料封包之資料傳送錯誤之前開 密操作； ° W重複操作⑷至⑷直至該資料封包經全部接收為止； ⑷檢查該整個資料封包之一或多個資料傳送錯誤；及 ⑴在解密該整個加密資料塊之後，丢棄解密資料以回 應偵測一或多個資料傳送錯誤。 7. —種用於解密加密資料封包之系統，其包含： 一緩衝設備； 一封包驗證組件； 一解密引擎； 封包解碼器’其經組態以接收_資料封包之部分； 缓衝該緩衝設備中之該等f料封包之已接收部分；及若 該資料封包含有加密資料’則將該等資料封包之該等已 接收部分管道輸送至該解密引擎，以在接收—資料封包 之剩餘部分之前開始解密該加密資料； 其中該封包驗證組件經組態以： 檢查-完整資料封包之資料傳送錯誤；及若該資料 封包含有加岔資料，則通知該解密引擎以回應偵測資 104540-1000623.doc 丄乃川00 料傳送錯誤；及 其中該解密引擎經組態以： 檢查解密貧料之安全違例；及回應於自該資料驗證 組件接收所债測之資料傳送錯誤之通知，忽略任—偵 測之安全違例。 8- —種晶片上系統（s〇c)，其包含； 一或多個處理器核心； 决取。己憶體，其用於保持由該或該等一或多個處理 器核心存取之資料； 一解密引擎； 封L解碼器’其經組態以接收一含有加密資料之第 貝料封包之部分’且將該等資料封包之該等已接收部 分管道輸送至該解㈣擎，以在接收完整資料封包及檢 查該完整資料封包之資料傳送錯誤之前開始解㈣ 資料； 4 其中該封包解碼器經組態以： 檢查該第 :及 在接收該第-資料封包之剩餘部分之後 一資料封包之資料傳送錯誤；及 通知該解密引擎以回應偵測資料傳送錯誤 其中該解密引擎經組態以： 檢查解密資料之安全違例；及 回應於自該封包解碼器接收所债測之資料傳送錯 誤之通知，忽略任一備測之安全違例。 a 9. 一種晶片上系統（S〇c)，其包含； 104540-1000623.doc 丄乃/ϋΟΟ 一或多個處理器核心； 一快取記憶體， 器核心存取之資料 一解密引擎；及 其用於保持由該或該等一 或多個處理

   -封包解碼n，其經組態以接收__含有加 一資料封包之部分，且將哕簟 _貝；’·之第 八4 料㈣封包之該等已接收部 刀&道輸送至該解密引擎，以在接收完整 查該完整資料封包之眘广玎a及檢 資料； 以貝㈣賴誤之前開始解密該加密 其中該封包解碼器經進一 一㈣進步組態以.在完成解密該第 編于包中含有之該加密資料之前，緩衝 密資料之第二資料封包之已接收部分。 有未加 10.

   11. 如β求項9之SOC ’其中該封包解碼器經進一步組態以：在完成解密該第一資料封包中含有之該加密資料之前， 將該未加岔資料傳送至該快取記憶體。 ， 如。月求項1G之SOC，其進—纟包含用於合併來自該解密引 擎之將傳送至該快取記憶體之解密資料與該未加密資料 104540-1000623.d〇,