TWI351807B - Method of enabling and disabling diode emulation i - Google Patents

Description

1351807 九、發明說明： 迪關申請案的交互 此f請案是根據2_年3月12曰申請的美國臨時專 利申請案序號60/552,551以及2_年5月5日中請的美 國臨時專利巾㈣序號⑼⑽⑽，該兩個臨時_請案係 為了所有的意圖及目的而被納入在此作為參考。 【發明所屬之技術領域】 本發明係大致有關於電源電路以及直流至直流轉換 器，並S尤其是針對於延遲在直流至直流轉換器中之二極 體模擬的致能與禁g，其係包含被用來以避免由輸出電壓 跳動（bump)所造成之可能的損壞的此種方式以供電給微處 理器的轉換器。 【先前技術】 當直流至直流轉換器的負載電流是非常低的時候，運 作該轉換器在一個稱為“二極體模擬，，的模式中係導致該轉 換器消耗較少的電力。在二極體模擬的期間，電源電感器 中的電流係被阻止流動在相反的方向上（換言之，從輸出流 回到輸入）。當該轉換器未執行二極體模擬時，該電感器的 電流可以流動在任一方向上。因此，當二極體模擬被致能 或是禁能時，通過該電感器的電流之波形會改變。當該改 文發生時，電感器的電流在其平均電流上可能會有一個瞬 間的改變。在該平均電流是不同的短暫瞬間，該直流至直 流轉換器並不供應負載所要求的電流。為了補償來自該電 感器的電流上的改變，輸出電容器係供應電流，此係造成 的二：：的電壓改變。由於該電容器的電壓也是該轉換器 、心，壓，因此該輪出電壓亦改變。尤其，該直流至直 ’：換器的輪出電壓在二極體模擬被致能時向上“跳動”， ，且在二極體模擬被禁能時向下跳動。 :二極體模擬被致能或是禁能時所產生的輸出電麼跳 月匕會造成由該轉換器所供電的邏輯電路之故障。一種 二方案已經單純地S在提供電源給可能會被該電壓跳動 電路（例如’微處理器或類似者）時禁能二極體模 :而’該禁能的解決方案明顯地失去與二極體模擬相 的包切別有利於微處理器電路的電力節約之益處。因 該亩=與不月"* 一極體模擬的動作模式而同時排除對於由 是所要的。讀供電的邏.輯電路之任何可能的損壞 【發明内容】 的较&康本發月的冑實施例之一種用於-個直流至直流轉換器 個於Γ與禁能二極體模擬之方法，該直流至直流轉換11係產生一 輸出電壓，該方法係包含_—個指示致能或禁能二極體模擬 :極體顯請求信號以及延遲致能或禁能二極體模擬，直到該 =電㈣始改變之後為止。若該請求是致能二極體模擬，則該 包含相測該輸出電塵的降低並且接著致能二極體模擬。 5亥方法可以進一步包含在該輸出電塵已經降低-個預設的量之 1、或是在該輸出電壓開始減少後的—段延遲之後、或是在該輸 電壓已經降低-個預設的量並且接著在一段預設的延遲之後致 能二極體模擬。若該請求U能二極體模擬，則該方法可以包含 在該輸出電壓正在增加時 '或是在接㈣該請求後之—段預設的 延遲之後禁能：極體模擬。延遲可以藉由計數從該直流至直流轉 換器所提供的-個PWM信號之週期來加以決定。 根據本發明的一個實施例之一種用於一個直流至直流 轉換器的二極體模擬控制電路’該直流至直流轉換器係提 〃個輸出电壓，5亥二極體模擬控制電路係包含一個判斷 該輸出電壓何時改變的第一電路，以及一個在該輸出電壓 開始改變之後響應於一個二極體模擬的致能/禁能信號來選 擇性地致能或禁能二極體模擬的第二電路。 根據本發明的一個實施例之一種用於一個微處理器之 直机至：!：流轉換器係&含一個士刀換電路以及一個控制電 路。該微處理器係提供_個指示所要的供應電壓之vm作 號’並且與該VID信號同時提供—個二極體模擬請求信號: /刀換电路係切換一個輸入電壓通過一個輸出電感器以 根據個PWM ^ 5虎來提供—個供應電壓給該微處理器， ' /、係匕3個一極體模擬的動作模式。該控制邏輯係 接收該VID以及SLP信號，提供該pwM信號，並且包含 一個-極體模擬控制電路，該二極體模擬控制電路係用於在 該供應電壓開始改變之後選擇性地致能或禁能該切換電路 之二極體模擬的動作模式。 本心月的皿處、特點與優點在參照以下的說明以及所 附的圖式下將會變得更加能夠理解。 【實施方式】 以下的說明係被提出 以使得具有該項技術之通常技能 丄二>：)丄 δυ/ 者能夠完成及利用如同在一項特定的應用以及其要件的背 *内所提出之本發明β然而’該較佳實施例的各種修改對 於熟習此項技術者而言都將會是明顯的，並且在此所定義 之一般原理可被應用至立交音& y, # b貫施例。因此’本發明並非打 h限於在此所示及所述之特定的實施例，而是打算被授 予和在此所揭露的原理及新賴特點—致之最廣的範圍。 第1圖是根據本發明的-個實施例所做成之包含降壓 模式的mif寬度調變（PWM)直流至直流轉換^ 11〇之系統 100的簡化的概要方塊圖。該轉換器11〇係包含—個 控制器或是控制邏輯Η)丨’該控制邏輯係提供—個信號 至閘極驅動器103。該控制邏輯101亦發出一或多個控制 信號CTL至該閘極驅動$ 1〇3肖於控制其例如（致能/禁 能二極體模擬的動作模# ’即士。進一步在以下所述者。該 閘極驅動器103係控制一對電源開關元件或開關Qi與Q2 的導通與關斷。尤其’該開極驅動器1〇3係產生一個被提 供至上方的（或是高側的）開關QI的控制端子（例如，閘極） 之上方的閘極開關信號UG，並且其係產生一個被提供至 下方的（或是低側的）開關Q2的控制端子之下方的閘極開關 信號LG。在所示之特定的配置中，開關Q1與Q2係被描 繪為N通道金屬氧化物半導體場效電晶體（m〇sfet)，其 係使得其汲極-源極的電流路徑串聯耦接在一對電源執（例 如，VIN與接地（GND))之間。其它類型的電子開關元件亦 被思及。 開關Q1的汲極係耦接至該VIN輸入電壓，並且其源 極係在一個相位節點處耦 传耦·ίέ $ 至開關Q2的汲極。Q2的泝極 係耦接至-個例如是GN Y⑽極 準。該相位節點係轉接至—個：:'/'或是共同的電壓位 出電感器L係使得其接電“ L的一端’該輸 端，該端係形成一個生成：：至一個輸出電容器c的- :，。該電容器C的另—端係輕 二 利用的’一個節點以及>门在此所 參照，除非另有指日月1直/係以相同的名稱來 點v〇UT#、_以提供=直流轉換1 11G的輸出節 八電源至參照到GND的邏輯電 之一個電源輸入。儘管σ右0。 Λ 女田々 s /、有早一相位被展示，但是本發明 …相直流至直流轉換器。該邏輯…05是具有任 打包3個低功率模式的形式或類型，其中該邏輯電路I” 係以降低的電壓運#廿 曰 乍並且利用結合低輸入電壓的二極體模 斤要的例士口 ’在一個實施例中該邏輯電路1 是 Μ處理器（μΡ)或類似者。 δ玄邏輯電路105係提供一個電壓識別信號VID用於控 制該電壓位準V〇UTe儘管ν〇υτ是直流至直流轉換器ιι〇 的輸出，但它是邏輯電路1〇5的輸入電壓。在所描繪的實 施例中，VID是一個具有Ν個位元的數位信號，其中“Ν” 疋一個正整數。該VID信號係由控制邏輯1 01所接收，該 &制邏輯1 01係據此來控制該pWM信號以調節VOUT至 藉由VIN所指出之要求的電壓位準。該邏輯電路105亦提 供一個數位睡眠信號SLP以指出一個低功率的動作模式。 該SLP信號係由控制邏輯101接收，該控制邏輯101係據 1351807 南的電壓位準。因此’當二極體模擬被禁能時，該電感器 的電流波形並不必要改變、或者是並未顯著地被改變，因 而在輸出電壓VOUT上的跳動並未產生。 第2圖是實施根據本發明之一個範例的實施例之第1 圖的控制邏輯101之—部份’用於致能與禁能二極體模擬 的DE控制邏輯200之簡化的概要方塊圖。該DE控制邏 輯200係包含一個以習知的方式做成之二極體模擬控制區 塊20 1。該二極體模擬控制區塊2〇 1係接收一個二極體模 擬信號DE並且使得該控制邏輯1〇1根據該DE信號的位 準來致sb或禁能二極體模擬。在所示的實施例中，當該Djg 信號被發出為高的（例如，高的邏輯位準）時，二極體模擬 控制區塊201係致能二極體模擬，而當該DE信號被發出 為低的（例如，低的邏輯位準）時，則該二極體模擬控制區 塊20 1係禁能二極體模擬。該二極體模擬控制區塊丨可 以如圖所示地發出該些CTL信號、或者是指示給發出該些 CTL彳§號的控制邏輯1 〇 1之其它部份。 5玄數位VID信號係被提供至一個數位至類比轉換器 (DAC)203的輸入，該DAC 2〇3係輸出一個指出νι〇信號 之對應的類比信號VDAC。在一個實施例中，n=7並且^id 信號係包含7個位元或是vid[l 〇卜該類比vdac芦號 係被提供至電壓源、205的負端子以及一個轉換率膽） 控制II 207的輸入。電壓源、2〇5的正端子係被提供至比較 器2 0 9之非反相的（+)輪入， 出係被提供至該比較器209 並且該轉換率控制器207的輸 之反相的㈠輸入。該電壓源205 1351807 具有一個固定的偏移電壓VOFF，因而電壓源205的正端 子係生成一個電壓VD0 = VDAC+V0FF»該轉換率控制器207 的輸出係提供一個信號SOFT，該信號SOFT係響應於VDAC 的變化，以一個受控制的變化速率而斜波上升或下降。 該比較器209的輸出係提供一個指示V0UT信號下降 (或是到達）一個低電壓位準的電壓降信號VDR。在所描繪 的實施例中，該邏輯電路105係在相當短的期間内，例如， 在50奈秒（ns)或類似者之内改變VID信號。通過DAC 203 的延遲是相當短的，因而該VDAC信號係快速地響應於VID 的變化而改變，例如，在數百ns(例如，400ns)之内。該SOFT 信號係以一個慢於VDAC的變化之相當緩慢且固定的轉換 率改變。例如，VDAC可以在小於1微秒（μ5)内下降大約300 毫伏（mV)，而該轉換率控制器207係以一個較像是每秒3mV 的速率響應，因而該SOFT信號係花費大約100μδ來下降 300mV。該SOFT信號係被用來調節V0UT的電壓，因而 V0UT係追隨SOFT。為了解說的清楚及簡化起見，VDAC、 SOFT以及V0UT信號係在相同的電壓位準内變化（例如， VDAC係指出所要的V0UT電壓位準，SOFT係斜波變化 至新的VDAC電壓位準，並且V0UT係追隨SOFT)。在穩 定的狀態中，VD0係比SOFT大V0FF，因而VDR是高的。 當VDAC信號下降至一個較低的電壓位準時，SOFT仍然 是高的，因而VDR最初是變為低的。當SOFT(以及V0UT) 的電壓下降到VDAC的V0FF之内（或是當其下降到VD0) 時，VDR係再度變為高的，此係指出VOUT是在其目標的 12 1351807 低電壓位準的VOFF之内。在一個實施例中，VOFF是一 個相當小的電壓位準，例如，大約1 OmV。 該VDR信號係被提供至一個計數器（CTR)2 11的致能 (EN)輸入，該CTR 21 1係具有一個接收該PWM信號的時 脈輸入（CK)以及一個提供低電壓信號VLOW的輸出（0)。 VL0W係指出該SOFT信號（或是V0UT)已經到達一個在 VDAC的VOFF内之較低的電壓位準。當VDR是低的，計 數器2 1 1係被禁能並且發出低的VLOW信號。當VDR變 為高的，該計數器2 1 1係被致能並且在預設的數目個PWM 信號週期或是時脈脈衝（例如’五個或是更少的PWM週期） 之後發出高的VL0W信號。 該SLP信號係被提供至一個延遲區塊2 1 3的一個輸入 (I)，該延遲區塊21 3係具有一個接收該PWM信號的時脈 輸入以及一個提供一個延遲後的SLP信號DSLP之輸出。 該延遲區塊21 3係被做成一個計數器或是移位暫存器或類 似者，因而該DSLP信號是該SLP信號的一個延遲後的版 本，該SLP信號係被延遲預設的數目個PWM信號週期或 脈衝（例如，2至3個PWM週期）。VL0W以及DSLP信號 係被提供至兩個輸入的AND閘2 1 5之個別的輸入，該AND 閘21 5係具有一個提供該DE信號的輸出。當YL0W以及 DSLP兩者都是高的時候，該DE信號係被發出為高的以致 能該二極體模擬的模式，否則該DE信號係被發出為低的， 此係禁能二極體模擬。 第3圖是描繪DE控制邏輯200的動作之時序圖。 13 丄丄δυ/

為低的之前可能祐發Ψ泛A 遲區垃川β @的。該DSLP信號係在通過延 .一段代表—或多個PWM信號週期的延遲D1 之後的時間t2之處被發ψ * 一 > 出為咼的。母個pwiv[週期在持續 /月間上至少是幾個μ5，因品 因而只要VID信號與SLP信號大約 同時或者是在SLP作號+ < > β 。唬之則被發出，VLO W信號在DSLp 信號於時間t2變A文μ ‘、。、之前就會變為低的。以此種方式， 該DE信號到時間t2都是維持為低的。 ^ 0FT4口號在化間u經由轉換率控制器2〇7的動作 而開始斜波下降，並且控制邏輯ι〇ι係控制該pwM信號 以降低該VOUT信號以追陏 延隨SOFT。因此，VOUT係大致 追隨該SOFT信號而斜波下 ★士 a

反F降。最終’在時間t3，該SOFT 信號下降至VDO作號沾& # °唬的位準，並且比較器209係發出高 的VDR #號。言亥VDR信號係致能計數器2…該計數器叫 係計數預設數目個PWM週期，並且接著在一段延遲的之 後於4間t4發出问的VL〇w信號。該延遲係反映被規 劃到計數器211中之PWM週期的數目，例如，在_個範 例的實施例中為數十微秒的持續期間。由⑥脱p信號在 時間t4亦是高的’因此該加信號在大約時間“之處藉由 AND閘2 1 5而被發出為高的。該二極體模擬控制區塊加 倍藉由致能二極體模擬來響應之，此係在v〇uTe號上導 致-個微小的跳動或上升’即如緊接在時間以之後的時間 t5的301之處所示者。在ν〇υτ上的跳動3〇ι是毫不重要 的且無害於邏輯電路105，這是因為ν〇υτ的電麼位準已 經降低一個相當可觀的4。該跳動3〇1只是暫時的，因而 15 1351807 VOUT信號最終會穩定到其藉由SOFT信號所指示之目標 的低電壓位準。 之後在時間11 0，邏輯電路105係改變VID信號並且 發出低的SLP信號以增高電壓並且禁能二極體模擬。該 VDO信號變為高的，並且SOFT以及VOUT信號開始斜 波向上。由於VDO係維持超過SOFT，因此該VDR信號 維持為高的，因而 VLOW維持被發出為高的。在通過延 遲區塊213的延遲D1之後，該DSLP信號係在時間11 1 被發出為低的，因而AND閘215係在大約時間11 1之處 發出低的DE信號。當該VOUT信號已經在上升，該二極 體模擬控制區塊20 1係藉由禁能二極體模擬來響應。由 於VOUT在二極體模擬被禁能時已正在上升，因此跳動 或是異常並未發生在VOUT上，這是因為相當大量的電 流正被驅動至該輸出，此係蓋過二極體模擬禁能的任何 影響。 該DE控制邏輯200的數個變化例係被思及。如上所 述，該DE控制邏輯200係假設邏輯電路105是同時改變 VID以及SLP信號或是在發出高的SLP信號之前先改變 VID信號，以請求二極體模擬。若SLP信號是在VOUT維 持為高的時候或者遠在VOUT信號斜波下降之前就被發出 為高的以請求二極體模擬時，則一個正跳動係發生在該 VOUT信號上。再者，若SLP信號是在VOUT維持為低的 時候或者遠在VOUT信號開始斜波上升之前就被發出為低 的以禁能二極體模擬時，則一個負跳動係發生在VOUT上。 16 1351807 【主要元件符號說明】 100 101 103 105 110 200 201 203 205 207 209 211 213 215 301 糸統 PWM控制器（控制邏輯） 閘極驅動器 邏輯電路 直流至直流轉換器 DE控制邏輯 二極體模擬控制區塊 數位至類比轉換器（DAC) 電壓源 轉換率控制器 比較器 計數器（CTR) 延遲區塊 AND閘 跳動

18

Claims (1)

1. 丄:>：)丄

   十、申請專利範圍.： 1· 一種用於在一個產； 輸出電壓的直流至直流轉換器中致 能與禁能二極體模擬之方法，其係包括： 债測一個指示致能弗枯A(1 _ t 一7R此一極體模擬的二極體模擬請求信 號；以及 延遲致能或禁能二極體描批 體振擬’直到該輸出電壓開始改變之後 為止。 如申請專利範圍第1項之方法，其更包括： β亥憤測個一極體模擬請求信號係包括價測一項致能二極體 模擬的請求；以及 在該輸出電㈣始減少之後致能二極體模擬。 々申。月專$Ε圍第2項之方法，其中該致能二極體模擬 係包括在該輸出電壓減小—個預設的量之後致能二極體模擬。 4’如中π專利圍帛2項之方法，其中該致能二極體模擬 係包括在該輸出電壓開始減少並且在—段預設的延遲之後致能二 極體模擬。 / 5.如巾δ青專利|色圍第2項之方法，其中該致能二極體模擬 係匕括在4輸出電壓減小—個預設的量並且在―段預設的延遲之 後致能二極體模擬。 6. 如申請專利範圍第5項之方法，其中該預設的延遲係藉 由计數從該直流至直流轉換器所提供的-個脈衝寬度調變（PWM) 信號之週期來加以決定。 7. 如申凊專利範圍第1項之方法，其更包括： 。亥偵測一個二極體模擬請求信號係包括偵測一項禁能二極體 1JM8U7

   100年5月13曰修正替換頁 模擬的請求；以及 當該輸出電壓正在增加時，禁能二極體模擬。 8.如申請專利範圍第1項之方法，其更包括： •該偵測-個二極體模擬請求信號係包括賴―項禁能二極體 模擬的請求；以及 在一段預設的延遲之後禁能二極體模擬。 申請專利範圍第8項之方法，其中該預設的延遲係藉 —十數從4直Λιι_至直流轉換器所提供的—個脈衝寬度調變㈣M) 仏號之週期來加以決定。 _ 10.-種用於-個提供—輸出電壓的直流至直流轉換器 之二極體模擬控制電路，其係包括： -個判斷該輸出電壓何時改變的第一電路；以及 Λ 個耦接至S玄第一電路的第二電路，該第二電路係在 二1出電壓開始改變之後響應於_個二極體模擬的致能/禁 能信號來選擇性地致能或禁能二極體模擬。 广·如申睛專利範圍第10項之二極體模擬控制電路，其 第電路係包括一個判斷該輸出電壓何時已經下降一 個預設的量之比較器。 中i \2.如申5青專利範圍第11項之二極體模擬控制電路，其 t該第二電路係包括一個邏輯問，該邏輯閘係在該輸出電 °'已、·’至下降该預設的量之後致能二極體模擬。 13·如中靖專利範圍第11項之二極體模擬控制電路，其 中該第—電路更包括·· 個轉換器，其係轉換一個電壓識別信號成為一個指 1351807 100年5月13日修正替換頁 不一個新的電壓位準之電壓位準信號； :個：換率控制器，其係輪入有該些㈣位準信號並 心-目前的電壓料斜波變化至 準之軟電壓信號；以及 屯坠位 -個耦接至該轉換器的偏移電壓元件，其係輸出一個 電麼位準偏移信號； 其中該比較器係比較該電麼位準偏移信號與 信號。 匕 M·如申凊專利範圍第13項之二極體模擬控制電路，其 _ /第f路更包括一個搞接至該比較器的一個輸出之第 -延遲電該第一延遲電路係在該輸出電壓已經下降該 預》又的：E並且在一段預設的延遲之後輸出一個低電壓俨 號。 。 5 ·如申叫專利範圍第14項之二極體模擬控制電路，其 t 〇亥第延遲電路係延遲預設的數目個由該直流至直流轉換 器所產生的一個脈衝寬度調變（PWM)信號之週期。 1 6 ·如申请專利範圍第14項之二極體模擬控制電路，其 中該第二電路係包括： 一個第二延遲電路’其係接收該二極體模擬致能/禁能 信號並且輸出一個延遲後的二極體模擬致能/禁能信號；以 及 閘邏輯，其係在該低電壓信號以及該延遲後的二極體 模擬致能/禁能信號被提供時致能二極體模擬。 17_如申請專利範圍第16項之二極體模擬控制電路，其 21 XJ5l8〇7 100年5月13日修正替換頁 f該第二延遲電路係延遲預設的數目 器所產生的一個脈衝寬度調變（PWM)信號之週期。 18.如申請專利範圍帛1〇項之二極體模擬控制電路，其 中該第二電路係包括一個延遲電路，該延遲電路係響雇於 該二極體模擬致能/禁能信號而在一段預設的延遲之後禁能 —極體模擬。 19.一種用於一個微處理器之直流至直流轉換器，該微 處理器係提供一個指示一所要的供應電麼的電壓識別信號 並且與該電壓識別信號同時提供—個二極體模擬請求信 5虎’該直流至直流轉換器係包括： “ 個士刀換電路，其係切換一個輸入電壓通過一個輸出 電感器’以根據-個脈衝宽度調變(pwM)信號來提供一個供 應電壓給該微處理器，該切振 成切換電路係具有一個二極體模 的動作模式；以及 、 搞接至該切換電路的控制邏輯，其係接收該電壓識別 信號以及二極體模擬請求信號，提供該剛信號，並且包 含-個二極體模擬控制電路’該二極體模擬控制電路係用於 在該供應電壓開始改變之後選擇性地致能或禁能該切換電 路之二極體模擬的動作模式。 ▲ 2 〇.如申請專利範圍第19項之直流至直流轉換器，其中 該二極體模擬控制電路係包括. 個比較益電路，其係判斷該供應電壓何時減小 預設的量；以及 一個致能/禁能電路， 其係耦接至該比較器電路並且響 22 1351807 100年5月13曰修正替換頁 該預設的 增加之後 應於該二極體模擬請求信號，在該供應電 量之後致能二極體模擬，並且在該供應電壓開始 的一段第一預設的延遲之後禁能二極體模擬。 21.如申請專利範圍帛2〇$之直流至直流轉換器，其中 該比較器電路係包括： ' 一個數位至類比轉換器（DAC)，其雜換該電壓識別信號成 為一個類比電壓信號； 一個轉換率控制器 控制信號；以及 其係根據該類比電壓信號來產生一個軟 一個比較器’其係判斷該軟控制信號何時減小至該類比電壓 信號之一個預設的電壓偏移量之内。 22. 如申請專利範圍第2〇項之直流至直流轉換器，其更 包括一㈣接至該比較器電路的延遲電路，該延遲電路係 在該供應電壓減小該預設的量之後，而在致能二極體模擬 之前加上一段第二預設的延遲。 23. 如申請專利範圍第2〇項之直流至直流轉換器，其中 該致能/禁能電路係包括： 個延遲電路，其係延遲該二極體模擬請求信號該第 預α的延遲並且提供一個延遲後的二極體模擬請求信 號；以及 ° 閘远輯，其係響應於該比較器電路以及該延遲後的二 極體模擬請求信號。 23 1351807 100年5月13日修正替換頁 Η—、圖式： 1/2

   SLP > VID Ν

   1351807 2/2

   第3圖