TWI343703B - Low power differential signaling transmitter - Google Patents

Low power differential signaling transmitter Download PDF

Info

Publication number
TWI343703B
TWI343703B TW096149276A TW96149276A TWI343703B TW I343703 B TWI343703 B TW I343703B TW 096149276 A TW096149276 A TW 096149276A TW 96149276 A TW96149276 A TW 96149276A TW I343703 B TWI343703 B TW I343703B
Authority
TW
Taiwan
Prior art keywords
voltage
current
transistor
coupled
switch
Prior art date
Application number
TW096149276A
Other languages
English (en)
Other versions
TW200929857A (en
Inventor
Chien Chung Chen
Chien Cheng Tu
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to TW096149276A priority Critical patent/TWI343703B/zh
Priority to US12/057,394 priority patent/US7675330B2/en
Publication of TW200929857A publication Critical patent/TW200929857A/zh
Application granted granted Critical
Publication of TWI343703B publication Critical patent/TWI343703B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

NVT-2007-049 24906twf.doc/p 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種差動訊號傳輪裝置，且特別是有 關於一種低功率的差動訊號傳輸裝置。 【先前技術】 為了提升電子元件的敏銳度以及節省消耗功率，採用 差動輸入將可以使得微小的振幅被放大，利用振幅的大小 可以將資訊隱藏於此振幅’並當作資訊訊號傳送出去。傳 統的差動訊號傳輸器在電源電壓(VDD)大於2.5V時可正 常地操作，但當電源電壓小於2V(例如在〇,18_um製程使 用1.8V)時會因為VDD方向的餘裕空間(heacjroom)不夠而 導致失效。這是由於PMOS電晶體開關之有限導通電阻 (on-resistance)所造成。有限導通電阻會造成電晶體上的跨 壓而消耗掉餘裕空間，因此需要較高的電源電壓才能讓差 動訊號傳輸裝置正常地操作。 如圖1所示，圖1繪示傳統差動訊號傳輸裝置的電路 圖。此裝置10包括電流源11、13、反相器開關電路12與 阻抗14，其中’反相器開關電路12具有兩個輸出端點 OUTP與OUTN ’電流源π耦接於反相器開關電路12， 反相益開關電路12耦接於電流源13，阻抗14之兩端分別 耦接於反相器開關電路12之輸出端點〇υτρ與〇UTN。 反相器電路12包括電晶體12〇、121、123與〗24，電 晶體120與123是PMOS電晶體，電晶體121與124則是 NMOS電晶體。電晶體12〇與121墟，形成第一反相器； NVT-2007-049 24906twf.doc/p 電晶體123與124 _接，形成第二反相器。第一反相器接 收第一輸入電壓VINP，第二反相器接收第二輸入電壓 VINN。電流源11與13分別受控於偏壓訊號BP與BN， 並分別提供電流給反相器開關電路12。 當第一輸入電壓VINP為高準位，而第二輸入電壓 VINN為低準位時，電晶體123與121導通，而電晶體120 與124截止，因此電流會從電晶體123流到阻抗Μ，再流 到電晶體121，而輸出端點OUTP與OUTN所形成的差動 電壓訊號便等於流經阻抗14的電流乘上阻抗η的電阻 值，此時，輸出端點OUTP與OUTN的電壓差值為正值。 當第一輸入電壓VINP為低準位，而第二輸入電壓 VINN為高準位時，電晶體120與124導通，而電晶體121 與123截止，因此電流會從電晶體12()流到阻抗14，再 流到電晶體124 ’而輸出端點OUTP與OUTN所形成的差 動電壓訊號便等於流經阻抗14的電流乘上阻抗μ的電阻 值，此時，輸出端點OUTP與OUTN的電壓差值為負值。 如同前面所述，傳統的差動訊號傳輸裝置1〇在電源電 壓(VDD)大於2.5V時可正常地操作，但當電源電壓小於 2V時有可能會因為VDD方向的餘裕空間不夠而導致此差 動訊號傳輸裝置失效。因此，為了克服此一問題，美國專 利US2004/0150434提供了一種差動訊號傳輸裝置，此裝 置較圖1的裝置1〇少了電流源，因此，餘裕空間可以被減 少。美，專利US2004/0150434所提供之差動訊號傳輸裝 置主要是湘參考電流控制電路產生電晶體開關的問極電 NVT-2007-049 24906twf.doc/p I田要導通電晶體開關時則將其閘極搞合至閘極電壓， 若要截止電晶體開關時則將其PM〇S電晶體之閘極電壓拉 至VDD或是將NMOS電晶體之閘極電壓拉至GND(接地 點）。 請參照圖2 ’圖2繪示了美國專利US2〇〇4/〇15〇434所 提供之一種差動訊號傳輸裝置20的電路圖。此裝置2〇包 括開關控制電路21、參考電流控制電路3〇、開關電路22、 差動訊號輸出電路23、電阻25與差動放大器24。其中， 開關電路22祕於參考電流控制電路3()與開關控制電路 21，差動訊號輸出電路23輕接於開關電路22，電阻25之 兩端^職接於差動訊號輸出電路23之兩個輸出端，差動 放大态24之兩個輸入端分別轉接於電阻之兩端。 開關控制電路21用以提供開關控制訊號S1與幻，參 考電OIL控制電路30用以產生第—參考電壓VI與第二來考 電壓V2，開關電路根據開關控制訊號S1與S2於在其相 接之電阻25的兩端產生跨壓，差動放大器24將電阻 的兩端之跨壓放大。 如圖2所不，開關電路22包括開關22〇、221、222、 223、224、225、226 與 227。其中，開關 22〇、223、225 與226 X控於控制訊號S2，開關221、222、224盥227疼 控於控制訊號S1。開關220之—端用以接收第一參考電^ V卜開關220之另一端輕接於開關221，開關222之一端 用以接收第參考二電壓％開關222之另-端耗接於開關 223 ’開關224之一端用以接收第—參考電it Vi，開關224 NVT-2007-049 24906twfd〇c/i 之另一端耦接於開關225 參考電㈣，開_之^21之;端用以接收第二 生去 〈另—端耦接於開關227。 盘號輸出電路23則包括電晶體230、23卜232 與233 A ^體230與232為PM〇S電晶體’電晶體231 ^電晶體。電晶體230之閘_接於開關 曰f 237 ’電晶體231之閉極耗接於開關222與223，電 :體232之開軸接於開關故與奶，電晶體说 極耦接於開關227與226。 當控制訊號S2為高準位，si為低準位時，開關22〇、 223、225與226導通，開關22卜從、224與22?截止。 此¥，黾晶體230的閘極電塵為第一參考電壓V〗，電晶體 232的閘極電壓為VDD，電晶體231的閘極電壓為GN= 電晶體233的閘極電壓為第二參考電壓V2。藉由設計參考 電流控制電路30產生第--參考電壓VI，第二參考電壓 V2，則電晶體230與233導通’電晶體231與232截止， 此時流經電阻25兩端之電流為由下往上流，差動放大器 24所放大之差動電壓為負值。 當控制訊號S1為高準位’ S2為低準位時，開關220、 223、225與226會截止，開關221、222、224與227會導 通。此時’電晶體230的閘極電壓為VDD，電晶體232的 閘極電壓為第一參考電壓VI ’電晶體231的閘極電壓為第 二參考電壓V2，電晶體233的閘極電壓為GND。藉由設 計參考電流控制電路30產生第一參考電壓VI，第二參考 電壓V2，則電晶體231與232導通，電晶體230與233 NVT-2007-049 24906twf.d〇c/p 閘極耦合至閘極電壓，若錢止電晶其閘極 斷開，並利用主動式或被動式拉上/拉下(active 〇r pull up/d_)電路加速電晶體開關的閘極，進而讓此問極 可以達到其終值電壓。 睛參照® 4，目4緣示美國專利US6,927,6〇8所提供 之-種差動訊號傳輸裝置4〇的電路圖。此裝置4。包括電 流源4卜電晶體46、47、阻抗電路45、切換式電流源控 制模組42、第一切換式電流源43與第二切換式電流源44。 其中’第-娜式電流源43 _於切換式電流源控制模組 42阻抗電路45與電晶體46。第二切換式電流源44耦接 於切換式電流源控制模组42、阻抗電路45與電晶體47。 阻抗電路45之兩端分別搞接於電晶體46與47。電流源41 耗接於電晶體46與47。 .切換式電流源控制模組42接收輸入電壓vin_p與 Vin一η ’並根據輸人電壓Vin』與vin』產生控制訊號^ 與f2。第一切換式電流源43根據控制訊號si判斷是否產 生，考電流ID，第二切換式電流源44根據控制訊號判 =是否產生參考電流ID。阻抗電路45用以將其流經之電 μ ID轉為差動電壓訊號(即與说—η兩端之電壓 差）。電晶體46、47分別受控於輸入電壓Vin_p與Vin__n， 電流源41提供一參考電流ID。 一當輸入電壓Vin_P是高準位，Vin_n是低準位時，第 一切換式電流源44會產生參考電流，電晶體46導通， 電曰曰體47截止’參考電流ID自端點Vout_p流至Vout一η， NVT-2007-049 24906twf.doc/p 並在阻抗f路產生絲錢峨。#輸人電壓是低 準位’ Vin_n疋问準位日夺，第一切換式電流源43會產生參 考電流ID’而電晶體47導通，電晶體46截止，參考電流 ID自端點VGUt—n流至，並在阻抗電路產生差動電 壓訊號。 清參照® 5，圖5 !會示美國專利US6,927,6〇8所提供 之另一種差動訊號傳輸裝置5〇的電路圖。此裝置5〇包括 電流源52、電晶體56、57、阻抗電路％、切換式電流源 控制模組5卜第-切換式電流源53、第二切換式電流源 54、電容58與共模電壓調節電路59。其中，第一切換式 電流源53減於切換式電流源控糖組5卜阻抗電路^ 與電晶體56。第二切換式電流源54減於切換式電流源 控制模組51、阻抗電路55與電晶體57〇阻抗電路％之兩 端Vout_j>與Vout一η分別耦接於電晶體57與56。電流源 52耦接於電晶體56與57。電容58耦接於阻抗電路55。 共模電壓調節電路59耦接於阻抗電路55。 切換式電流源控制模組51接收輸入電壓Vinj)與 Vin_n，並根據輸入電壓Vin_p與Vin—n產生控制第一切^ 式電流源53與第二切換式電流源54產生參考電流ID。阻 抗電路55用以將其流經之電流ID轉為差動電壓訊號(即 Vout_p與V__n兩端之電壓差）。電晶體56、57分別受 控於輸入電壓Vin_p與Vin_n，電流源52則提供參考電流 ID。共模電壓調節電路59用以調整電流源52所提供之參 考電流ID,以使得共模電壓訊號達到所欲達到的電壓值。 1343703 NVT-2007-049 24906twf.doc/p 電流源控制模組51包括可調式電⑦ 器別、„ 512與5⑴射，緩^ f電^^^衝 電路勝開關512與513。可調犬H11耗接於電流鏡 整電壓Vadj，並根據啁敕電^v机見電路510接收調 Vgs refJf Φ產生閘極參考㈣ 衝益511。緩衝器511將閘極參考電麼 雨出，開關512與513。開關512與513分別受控於輪入 電堡νιη』與Vin_n，當輸入電壓Vin』為高準ς時，、 壓vVgS-:f會被輪出至第二切_ 田輸入電M Vm_n為高準位時’則開極參考電壓对 會被輸出至第—切換式電流源53。 — 可調式電流鏡電路51〇包括放大器51()1、電 测、電晶體51G2與51G3，其中，電流源51⑻叙接於電 晶體5102與51〇3，電晶體遞與電晶體⑽耗接，放 大器通耗接於電晶體51〇2與51〇3。第一切換式電流源 53包括電阳體531與主動式拉上/拉下電路53〇，其中，電 晶體531之閘極與主動式拉上/拉下電路53〇耦接，主動式 拉上/拉下電路530更用以接收輸入電壓Vin—n。第二切換 式電流源54包括電晶體541與主動式拉上/拉下電路54〇， 其中，電晶體541之閘極與主動式拉上/拉下電路54〇耗 接，主動式拉上/拉下電路540更用以接收輸入電壓 Vin_p。主動式拉上/拉下電路54〇、53〇的主要目的是要加 速電晶體541與531的開關速度，以補償緩衝器511所造 成的延遲。阻抗電路55包括兩個電阻550與55丨，電阻550 耦接於電阻551與電容58。共模電壓調節電路59包括放
12 1343703 NVT-2007-049 24906twf.doc/p 大态590，放大器590之兩個輸入端分別耦接於電阻 與參考電壓訊號VREF，放大器59G之輸出 源52。 饮义电抓
當輸入電壓Vin_p是高準位，Vin—η是低準位時 晶體541導通’第二切換式電流源' 54會產生參考電流 電晶體56導通’電晶體57截止，參考電流m自端點v〇ut 流至VouUi，並在阻抗電路產生差動電壓訊號。當 j 壓Vin』是低準位’ Vin-n是高準位時，電晶體531導通， 第-切換式電流源5 3會產生參考電、流ID，而電晶體5 通’電晶體56截止，參考電流仍自端點⑽n流至 Voutj ’並在阻抗電路產生差動電壓訊號。 — 請參照圖6 ’圖6繪示美國專利US6,927，_所提供 之另-種差動訊號傳輸裝置60的電路圖。此裝置6括 電流源52、電晶體56 ' 57、阻抗電路％、切換式電
=制卜第一切換式電流源63、第二切換式電流源: 64、電各58與共模電壓調節電路％。圖6與圖$的 第一切換式電流源幻、第二切換式電流源64 上/拉下·，而圖5収制主動式拉 ΐ ΐϋ圖6之操作_與細軸接關係與圖5相 ^ ^ $—切換式電流源63包括電容630與電 = 630 _其中’電晶體631之開極與電容㈣爐’電 收輸入電壓Vhl』。第二切換式電流源64 _與電晶體⑷，其中，電 電容__，電容⑽更肋接收輸人賴virJ。電
13 NVT-2007-049 24906twf.doc/p 容630與640分別構成上述之被動式拉上/拉下電路。 綜合以上所述’美國專利US6,927,608與 US2004/0150434所提供之差動訊號傳輸裝置，皆是利用控 制電路來產生間極電壓以控制電晶體開關。然而，此種作 法雖有改善餘裕空間的問題，但是卻依然多出了電流源， 為了解決此一問題，本發明提供了一種差動訊號傳輸裝 置’此裝置是_切換式電流源’讓電晶體開關同時也是 電流源。 【發明内容】 本毛明提供一種低功率差動訊號傳輸裝置，此裝置是 絲f奐式電流源’讓電晶體開關同時也S電流源。與傳 虎傳輸裝置相比’此低功率差動訊號傳輸裝置 可以在低電源電壓下操作，進而達到低功率消 ^發明又提供—種低功率差動訊號傳輸裝置，此 :裝===?裝置相比，此低功率差動訊號傳 致ί 了核低電源電壓下操作，進而達到低功率消耗的 ，發明提出-種低功率差動 式電流裝置與差動訊號產生裝置。，切換 置耗接於城錢流裝置。切動城產生裝 電壓舆第二輸人電壓，並根據裝$接收第-輸入 個參考電流=差動訊號產生裝置具有多生多多 1343703 NVT-2007-049 24906twf.doc/i 固…一電晶體'第一輸出電壓端與第二輸出電壓端，此多 =弟-與第二電晶體之導通/截止狀態受控於多個參考電 第了輸出電壓端用以輸出第一輸出電壓，第二輸出電 《端用以輸出第二輸出電壓，第—與第二輸出電壓是根據 此多個電晶體之導通/截止狀態決定。 在本發明之實施例中，上述之多個參考電流包括第一 >考電机、第二麥考電流、第三參考電流與第四參考電流。 鲁 1述之切換式電流裝置包括第-切換式電流模!且與第二切 換式電流模組。第-切換式電流模組用以接收第一與第二 輪入電壓’並根據第_與第二輸入電壓產生第一與^二參 ' ^電流。第二切換式電流模組用以接收第一與第二輸入電 壓，並根據第一與第二電壓產生第三與第四參考電流。且 上述之差動訊號產生襞置包括第一電晶體區段、第二電晶 體區段與共模電壓產生模組。第一電晶體區段耦接於第一 =換式電流模組，第二電晶體區段耦接於第二切換式電流 鲁 杈組。第一電晶體區段由多個第一電晶體所組成，此多個 第一電晶體之導通/戴止狀態受控於第一與第二參考電 流。第二電晶體區段由多個第二電晶體所組成，此多個第 二電晶體之導通/截止狀態受控於第三與第四參考電流。共 模電壓產生模組與第一及第二輸出電壓端耦接，根據流經 共模電壓產生模組的電流產生第一與第二輸出電壓，其 中’流經共模電壓產生模組的電流是自第一輸出電壓端流 至第二輸出電壓端或自第二輸出電壓端流至第一輸出電壓 蠕是受控於此多個第一與第二電晶體之導通/截止狀態。 15 1343703 NVT-2007-049 24906twf.doc/p 本發明提出一種低功率差動訊號傳輸裝置，包括第一 切換式電流模組、第二切換式電流模組、第一電晶體區段、 第二電晶體區段與共模電壓產生模組。其中，第一電晶體 區段耦接於第一切換式電流模組，第二電晶體區段耦接於 第二切換式電流模組，共模電壓產生模組耦接於第一與第 二電晶體區段。第一切換式電流模組用以接收第一與第二 輸入電壓，並根據第一與第二電壓產生第一與第二參考電 流。第二切換式電流模組用以接收第一與第二輸入電壓， 並根據第一與第二電壓產生第三與第四參考電流。第一電 體區段受控於第—與第二參考電流，根據第—與第二電 流產士第一差動電流或第二差動電流。第二電晶體區段受 控於第三與第四參考電流，根據第三與第四電流產生第三 ^動電流或第四差動電流。共模電壓產域組具有第一與 第二輸出電1：端’ _接於第—與第二電晶體區段，用以根 據第一、第二、第三與第四差動電流產生第一與第二輪出 電壓。 在本發明之實施例巾，上述之第-切赋電流模組包 ，第-加速電路、第二加速電路、第—開關、第二開關、 弟一電流源與聽電壓誤差放大器。第 加速，路’第二開_接於第二加速電路，共模電壓=差 放2二輕接於第—電流源。第—加速電路用以接收第二輸 时田[並加速第一電晶體區段之操作速度。第二加速電 收第—輸入電壓’並加速第—電晶體區段之操作 k又 開關叉控於第二輸入電壓，第二開關受控於第 16 1343703 NVT-2007-049 24906twf.doc/p 一輸入電壓，第一電流源用以提供第一電流。共模電壓誤 差放大器用以接收預設參考電壓與回授電壓，並根據預設 參考電壓與回授電壓控制第一電流源所提供之第一電流。 當第一開關導通時，第一切換式電流模組會產生第一參考 電流；當第二開關導通時，第一切換式電流模組會產生第 二參考電流。 本發明因利用切換式電流源，讓電晶體開關同時也是 電流源。本發明所提供之低功率差動訊號傳輸裝置與傳統 之差動訊號傳輸裝置相比，此低功率差動訊號傳輸裝置可 以省下兩個電>;IL源的餘裕空間，因此，此低功率差動訊號 傳輸裝置可以在低電源電壓下操作，進而達到低功率消耗 的效果，以符合目前電子產品邁向低功率消耗的趨勢。另 外，本發明可以藉由加速電路加速電晶體開關之切換速 度，因此本發明所提供之低功率差動訊號傳輪裝置具有高 操作速度的優點。 為讓本發明之上述特徵和優點能更明顯易懂，下文特 舉實施例’並配合所附圖式，作詳細說明如下。 【實施方式】 本發明主要是利用切換式電流源，讓電晶體開關同時 也是電流源，以達到低功率消耗的優點。請參照圖7，是 6兒明本發明提供之低功率差動訊號傳輸裝置的電路示意 圖。在此實施例中，低功率差動訊號傳輸裝置70包括切換 式電流裝置71與差祕號產生裝置72，差動訊號產生裝 置72耦接於切換式電流裝置71。
17 1343703 NVT-2007-049 24906twf.doc/p
切換式電流裝置71用以接收輸入電壓VINP與 VINN ’並根據輸入電壓VINP與VINN產生多個參考電流 II、12、13與14。差動訊號產生裝置72具有多個PMOS 電晶體T卜T2、T3、T4、多個NMOS電晶體T5、T6、 T7、T8與輸出電壓端〇UTN與OUTPdPMOS電晶體丁卜 T2、T3、T4與NMOS電晶體T5、T6、T7、T8之導通/戴 止狀態受控於參考電流II、12、13與14,輸出電壓端OUTP 用以輸出第一輸出電壓，輸出電壓端〇UTN用以輸出第二 輸出電壓，第一與第二輸出電壓是根據電晶體T1〜T8之 導通/截止狀態決定。 切換式電流裝置71包括第一切換式電流模組8〇與第 一切換式電流模組90。第一切換式電流模組8〇用以接收 輸入電壓VINP與VINN，並根據輸入電壓VINp與νίΝΝ 產生參考電流II與12。第二切換式電流模組9〇用以接收 輸入電壓VINP與VINN，並根據輸入電壓νϊΝρ與vmN 產生參考電流13與14。
差動訊號產生裝置72包括第一電晶體區段72〇、第二 电晶體區段721與共模電壓產生模組722。第一電晶體區 丰又720柄接於第-切換式電流模纪8〇，第二電晶體區段爪 搞接於第二切換式電流模組9〇’共模電壓產生模組瓜耦 ，於第一與第二電晶體區段72〇與721。第一電晶體區段 0由PM0S電晶體T1〜T4所組成，pM〇s電晶體口〜 導通/截錢較控於參考電流n與i2。第二電晶體 品& 721由NM0S電晶體τ5〜Τ8所組成，NM〇s電晶體
18 1343703 NVT-2007-049 24906twf.doc/p T5〜T8之導通/截止狀態受控於參考電流i3與i4。 共核電壓產生板組722具有輪出電壓端〇υτρ與 OUTN，共模電壓產生模組722根據流過自己本身的電流 產生第-與第-輸出電壓。第—輸出電壓是輸出電壓端 OUTP上的電壓’第二電壓是輸出電壓端〇UTN上的電 壓，輸出電壓端OUTP上的電壓減去輪出電壓端〇UTN上 的電壓就疋此差動汛號傳輸裝置70的輪出電壓差動訊 φ 號。其中’流經共模㈣產生模組722的電流是自輸出電 壓端OUTN流至輸出電壓端〇υτρ或者自輸出電壓端 OUTP流至輸出電壓端OUTN是根據電晶體丁1〜丁8之導 通/截止狀態所決定。 共模電壓產生模組722包括兩個電阻722〇與7221， 電阻7220與7221耦接。共模電壓產生模組722具有回授 電壓端FEEDBACK ’回授電壓端FEEDBACK位於電阻 7220與電阻7221中間，回授電壓端FEEDBACK輸出回授 電壓訊號Vs。在此實施例中，第一切換式電流模組8〇更 ί 用以接受回授電壓訊號Vs ’以控制參考電流η與I)的大 小，以藉此調整第一與第二輸出電壓的值。然而，此一實 施例並非用以限定本發明，例如：在設計者未要求輸出差 動電壓訊號的準確度時’共模電壓產生模組722可以僅用 一個電阻，而省略回授電壓端feedback與回授電壓Vs 之設計，而第一切換式電流模組8〇更不需要接收回授電壓 訊號Vs以調整第一與第二輸出電壓的值。 另外，上述之回授電壓Vs亦是設計給第一切換式電
19 1343703 NVT-2007-049 24906twf.doc/p 流模組80接收，並藉此調整第一與第二輸出電壓的值。簡 言之’設計回授路徑僅是為了獲得較精確的輸出電壓差動 訊號，此回授路徑僅是本實施例的一個特徵，並非用以限 定本發明。
第一電晶體區段720實際上是兩個電流鏡的組合， PMOS電晶體T1與T2可以看作一個電流鏡，pm〇S電晶 體T3與T4可以看作另一個電流鏡。PM〇s電晶體T1之 閘極耦接於PMOS電晶體T2之閘極與汲極，pm〇S電晶 肚· T1之及極耗接於共模電壓產生模組722之輸出電壓端 OUTN。PMOS電晶體T3之閘極耦接於pm〇S電晶體T4 之閘極與汲極，PMOS電晶體T3之汲極耦接於共模電壓 產生模組722之輸出電壓端OUTP。
第二電晶體區段721 f際上是兩個電流鏡的組合， NMOS電晶體T5與T6可以看作一個電流鏡，NM〇s電晶 體T7與T8可以看作另—個電流鏡。電晶體τ5之閣極耗 接於NMOS電晶體Τ6之閘極與汲極，NM〇s電晶體 ^及極耗接於共;^電壓產生模組722之輸出電壓端 ΤΝ。NMOS電晶體Τ7之閘極耗接於nm〇s電晶體以 之閘極與沒極，]SHVIOS雷曰糾τ-7 ^ ^ 電日日體T7之汲極耦接於共模電壓 產生杈組722之輸出電壓端〇υτρ。 當輸入電壓VINP為高準位，而侧為低準位時， # 組8〇會提供參考電流12、給PM0S電晶 =T4(此日參考電流n為零），而m 丁3疋-個電流鏡，因此，參考電流12會以—特定之_ 5 20 1343703 NVT-2007-049 249〇6twf.doc/p 被鏡射至PMOS電晶體T3。所以電晶體T3與T4導通， 而電晶體T1與T2截止。第二切換式電流模組90會提供 參考電流13給NMOS電晶體T6(此時，參考電流14為零）， 而NMOS電晶體Τ6與Τ5是一個電流鏡，因此，參考電 流13會以一特定之比例被鏡射至NMOS電晶體Τ5。所以 電晶體Τ5與Τ6導通，而電晶體Τ7與Τ8截止。此時，流 經共模電壓產生模組722的電流是由輸出電壓端〇υΤΡ流 向輸出電壓端OUTN。 相反地’當輸入電壓VINP為低準位，而VIIN為高 準位時，第一切換式電流模組80會提供參考電流η給 PMOS電晶體Τ2(此時’參考電流12為零），而pm〇S電晶 體Τ1與Τ2是一個電流鏡’因此，參考電流η會以一特 定之比例被鏡射至PMOS電晶體Τ卜所以電晶體Τ1與Τ2 導通’而電晶體Τ3與Τ4截止。第二切換式電流模組90 會提供參考電流14給NMOS電晶體Τ8(此時，參考電流13 為零）’而NMOS電晶體Τ7與Τ8是一個電流鏡，因此， 參考電流14會以一特定之比例被鏡射至nmos電晶體 Τ7。所以電晶體Τ7與Τ8導通，而電晶體Τ5與Τ6戴止。 此時，流經共模電壓產生模組722的電流是由輸出電壓端 OUTN流向輸出電壓端OUTP。 接著，請參照圖8，圖8繪示第一切換式電流模組80 貫施例的電路示意圖。第一切換式電流模組8〇包括加速電 路81、82、開關SI、S2、電流源83與共模電壓誤差放大 益84。其中，開關S1耦接於加速電路81，開關S2耦接
21 1343703 NVT-2007-049 24906twf.doc/p 於加速電路82 ’電流源83耗接於開關si與S2，共模電 壓誤差放大器84耦接於電流源83。 加速電路81包括反相器810與電容811，反相器810 耦接於電容811。反相器810接收輸入電壓並輸出 輸入電壓VINN之反相訊號。加速電路81可以加速電晶體 T1之導通/截止狀態的切換速度，換言之，就是第一電晶 體區段720的操作速度可以被提升。加速電路82包括反相 器820與電容821 ’反相器820耦接於電容821。反相器 820接收輸入電壓VINP並輸出輸入電壓viNP之反相訊 號。加速電路82可以加速電晶體T3之導通/截止狀態的切 換速度，換言之，就是第一電晶體區段720的操作速度可 以被提升。 電流源83用以提供電流IREF，開關S1與S2分別受 控於輸入電壓VINN與VINP。當輸入電壓VINN為高準 位’ VINP為低準位，則開關si導通，開關S2截止，此 時電流II等於IREF，電流12等於〇。當輸入電壓VINN 為低準位，VINP為高準位，則開關S2導通，開關S1截 止’此時電流12等於IREF，電流η等於〇。 共模電壓誤差放大器84用以接收預設參考電壓Vcm 與回授電壓端FEEDBACK之回授電壓Vs，並根據預設來 考電壓Vcm與回授電壓Vs控制電流源83所提供之電流 IREF。利用此共模電壓誤差放大器84可以使回授電壓 達到預設參考電壓Vcm的值。換言之，就是可以精確地控 制輸出共模電壓訊號的值。 &
22 1343703 NVT-2007-049 24906twf.doc/p 另外，如同前面所述，若沒有回授路徑，則共模電壓 誤差放大器84可以移除。若不考慮電晶體切換速度的問 題’上述之加速電路80與81亦可以移除。簡言之，圖8 所繪示之第一切換式電流模組8 0僅是一種實施方式，並非 用.以限定本發明。 接著’請參照圖9，圖9繪示第二切換式電流模組9〇 的電路圖。第二切換式電流模組90包括加速電路91、92、 開關S3、S4與電流源93。其中，開關S3耦接於加速電路
91 ’開關S4耗接於加速電路92，電流源93搞接於開關· S3 與 S4。 P 加速電路91包括反相器910與電容911，反相器910 輕接於電容911。反相器910接收輸入電壓VINN並輸出 輸入電壓VINN之反相訊號。加速電路91可以加速電晶體 T5之導通/截止狀態的切換速度，換言之，就是第二電晶 體區^又721的操作速度可以被提升。加速電路92包括及柏 器，與電容奶，反相謂_於:二= %〇接收輸入電壓VINP並輸出輸入電壓VINp之反相訊 號。加速電路92彳以加速電晶體T7之導通/截止狀態的切 換速度，換言之，就是第二電晶體區段721的操作速度可 以被提升。 電流源93用以提供電流IREF’，開關％與S3分別受 控於輸入電壓VI顺與篇卜當輸入電壓v画為高準 1 ’ VINP為低準位，則開關S4導通，開關W截止，此 4電流14等於騰，’電流13特Q。當輸人電壓^應 23 1343703 NVT-2007-049 24906twf.doc/p 為低準位’ VINP為高準位，則開關S3導通，開關S4截 止’此時電流13等於IREF’，電流14等於0。共模電壓誤 差放大器，耦接於該第一電流源，用以接收一預設參考電 壓與該回授電壓端之一回授電壓，並根據該預設參考電壓 與該回授電壓控制該第一電流源所提供之該第一電流。 另外’如同前面所述，第二切換式電流模組90也可 以包括一個共模電壓誤差放大器，但前提是第一切換式電 流模組80不需再包括一個共模電壓誤差放大器以獲得所 欲得到的輸出共模電壓訊號。若不考慮電晶體切換速度的 問題，上述之加速電路90與91可以移除。簡言之，圖9 所繪示之第二切換式電流模組9〇僅是一種實施方式，並非 用以限定本發明。 綜上所述’本發明利用切換式電流源，讓電晶體開關 同時也是電流源。本發明所提供之低功率差動訊號傳輸裝 置與傳統之差動訊號傳輸裝置相比，此低功率差動訊號傳 輸裝置可以省下兩個電流源的餘裕空間，因此，此低功率 差動訊號傳輸裝置可以在低電源電壓下操作，躺達到低 功率消耗的效果’以符合目前電子產品邁向低功率消耗的 趨勢。另外，本發明更提供了具有回授路徑與加速電路的 低功率差動訊號傳輸裝置’除了可以讓此低功率差動訊號 傳輸裝置可以低電源電壓下高速操作之外，亦可以藉由此 回授路徑’讓此低功率差純麟輸裝置精確地輸出共模 電壓訊號的電壓值。 雄然本發明已以實施例揭露如上，然其並非用以限定
24 NVT-2007-049 249〇6twf.doc/p 本發明’任何所屬技術賴巾具有 本發明之精神和範_，t可 不脫離 i發明之保物纽•㈣ 【圖式簡單說明】 圖11會示傳統差動訊號傳輸裝置10的電路圖。
圖2繪示了美國專利US2〇〇備湖4所提供之 差動訊號傳輸裝置20的電路圖。 圖3繪示參考電流控制電路30的電路圖。 圖4繪示美國專利US6,927,6〇8所提供之—種差動訊 號傳輸裝置40的電路圖。 圖5繪示美國專利US6,927,6〇8所提供之另一種差動 訊號傳輸裝置50的電路圖。 圖6繪示美國專利US6,927,608所提供之另一種差動 訊號傳輸裝置60的電路圖。
圖7是本發明提供之低功率差動訊號傳輸裝置7〇 路圖。 电 圖8繪示第一切換式電流模組80的電路圖。 圖9繪示第二切換式電流模組90的電路圖。 【主要元件符號說明】 1〇 :差動訊號傳輸裝置 11 ' 13 :電流源 U:反相器開關電路 120〜124 :電晶體
25 1343703 NVT-2007-049 24906twf.doc/p 14 :阻抗 20 :差動訊號傳輸裝置 21 :開關控制電路 22 :開關電路 220〜227:開關 23 :差動訊號輸出電路 230〜233 :電晶體 24 :差動放大器 25 :電阻 30 :參考電流控制電路 300 :運算放大器 301、304、305 ··電晶體 ' 302、303 :電阻 306 :電流源 40 :差動訊號傳輸裝置 41 ·電流源 # 42 :切換式電流源控制模組 43 :第一切換式電流源 44 :第二切換式電流源 45 :阻抗電路 46、47 :電晶體 50 :差動訊號傳輸裝置 51 :切換式電流源控制模組 510 :可調式電流鏡電路 26 1343703 NVT-2007-049 24906twf.doc/p 5100 :電流源 5101 :放大器 5102、5103 :電晶體 511 :緩衝器 512、513 :開關 52 :電流源 53 :第一切換式電流源 530 :主動式拉上/拉下電路 * 531 :電晶體 54 :第二切換式電流源 540 :主動式拉上/拉下電路 541 :電晶體 ' 55 :阻抗電路 550、551 :電阻 56、57 :電晶體 58 :電容 • 59:共模電壓調節電路 590 :放大器 60 :差動訊號傳輸裝置 63 :第一切換式電流源 630 :電容 631 :電晶體 64 :第二切換式電流源 640 :電容 27 1343703 NVT-2007-049 24906twf.doc/p 641 :電晶體 70 :低功率差動訊號傳輸裝置 71 '·切換式電流裝置 72 :差動訊號產生裝置 720:第一電晶體區段 721 :第二電晶體區段 722 :共模電壓產生模組 7220、7221 :電阻 80 :第一切換式電流模組 81、82 :加速電路 810、 820 :反相器 811、 821 :電容 • 83 :電流源 84 :共模電壓誤差放大器 90 :第二切換式電流模組 91、92 :加速電路 • 910、920:反相器 911、921 :電容 93 :電流源 S1〜S4 :開關 T1〜T4 : PMOS電晶體 T5〜T8 : NMOS電晶體
28

Claims (1)

1343703 99-12-28 十、申請專利範圍： 1. 一種低功率差動訊號傳輸裝置，包括： 一切換式電流裝置，用以接收一第一輸入電壓與一第 二輸入電壓以及一共模電壓，並根據該第一、第二輸入電 壓以及該共模電壓產生複數個參考電流；以及 一差動訊號產生裝置，耦接於該切換式電流裝置，具 有複數個第一電晶體、複數個第二電晶體、一第一輸出電 壓端與一第二輸出電壓端，該些第一電晶體與該些第二電 * 晶體之導通或截止狀態受控於該些參考電流，該第一輸出 電壓端用以輸出一第一輸出電壓，該第二輸出電壓端用以 輸出一第二輸出電壓，該第一輸出與該第二輸出電壓是根 據該些電晶體之導通或截止狀態所決定， 其中，該共模電壓等於該第一輸出電壓與該第二輸出 電壓的平均電壓。 2. 如申請專利範圍第1項所述之低功率差動訊號傳輸 裝置，其中該切換式電流裝置包括： φ 一第一切換式電流模組，用以接收該第一輸入與該第 二輸入電壓，並據以產生一第一參考電流與一第二參考電 流；以及 一第二切換式電流模組，用以接收該第一輸入與該第 二輸入電壓，並據以產生一第三參考電流與該第四參考電 流。 3. 如申請專利範圍第2項所述之低功率差動訊號傳輸 裝置，其中該差動訊號產生裝置包括： 29 1343703 99-12-28 Ή年u月阳後止督换頁 一第一電晶體區段，耦接於該第一切換式電流模組， 由該些第一電晶體所組成，該些第一電晶體之導通或截止 狀態受控於該第一參考電流與該第二參考電流； 一第二電晶體區段，耦接於該第二切換式電流模組， 由該些第二電晶體所組成，該些第二電晶體之導通或截止 狀態受控於該第三參考電流與該第四參考電流；以及 一共模電壓產生模組，具有該第一輸出電壓與該第二 輸出電壓端，耦接於該第一電晶體與該第二電晶體區段， 用以根據流經該共模電壓產生模組的電流，決定該第一電 壓與該第二電壓值的大小，其中，流經該共模電壓產生模 組的電流是從該第一輸出電壓端流至該第二輸出電壓端或 從該第二輸出電壓端流至該第一輸出電壓端是受控於該些 第一電晶體與該些第二電晶體之導通或是截止狀態。 4.如申請專利範圍第3項所述之低功率差動訊號傳輸 裝置，其中該第一切換式電流模組包括： 一第一加速電路，用以接收該第二輸入電壓，並加速 該些第一電晶體之導通或截止狀態的切換速度； 一第二加速電路，用以接收該第一輸入電壓，並加速 該些第一電晶體之導通該截止狀態的切換速度； 一第一開關，耦接於該第一加速電路，受控於該第二 輸入電壓； 一第二開關，耦接於該第二加速電路，受控於該第一 輸入電壓；以及 一第一電流源，耦接於該第一開關與該第二開關，用 30 &伟Μ湖狂替換$ 99-12-28 以提供一第一電流，其中， ^ *當該第一開關導通時，該第一切換式電流模組會產生 苐《考電机’當§亥第二開關導通時，該第一切換式電 流模組會產生該第二參考電流。 5. 如申凊專利範圍第3項所述之低功率差動訊號傳輸 裝置’其中該共模電壓產生模組包括： 一第一電阻，耦接於該第一電壓輸出端；以及 一第二電阻，耦接於該第一電阻與該第二電壓輸出端， 其中’該共模電壓產生模組更具有一回授電壓端，該回授 電壓端位於該第一與該第二電阻之間。 6. 如申請專利範圍第5項所述之低功率差動訊號傳輸 裝置，其中該第一切換式電流模組更包括一共模電壓誤差 放大器’耦接於該第一電流源，用以接收一預設參考電壓 與該回授電壓端之一回授電壓，拉根據該預設參考電壓與 該回授電壓控制該第一電流源所提供之該第一電流。 7. 如申請專利範圍第4項所述之低功率差動訊號傳輪 裝置，其中該第一加速電路包括： 一反相器，用以接收該第二輸入電t，並輸出s亥第一 輸入電壓之反相訊號·，以及 一電容，耦接於該反相器。 8. 如申請專利範圍第4項所述之低功率差動訊號傳輸 裝置，其中該第二加速電路包括： -反相器，用以接收該第〆輸人電壓’並輸出該第一 輸入電壓之反相訊號；以及 1343703 η年叫μ日修正替換^ . 一電容，耦接於該反相器。 * 申研專利範圍第2項所述之低功率差動訊號傳輸 裝置二其^該第二切換式電流模組包括： ^ :第二加速電路，用以接收該第二輸入電壓，並加速 。亥二第二甩晶體之導通或截止狀態的切換速度； 二第四加速電路，用以接收該第一輸入電壓，並加速 該些第，電晶體之導通絲止狀態的切換速度；
一第二開關，耦接於該第三加速電路，受控於該第一 輸入電壓； ' 第四開關，轉接於該第四加速電路，受控 一 輸入電壓；以及 、弟一 一弟二電流源，耦接於該第三與該第四開關 供一第二電流，其中， 你當该第三開關導通時’該第二切換式電流模組會產生 該第广參考電流；當該第四開關導通時，該第二切換式電 流模組會產生該第四參考電流。 、 M 範㈣9項所述之低料差動訊號傳 輸#置，、中δ亥苐二加速電路包括： 妗入二1目：用以接收該第二輸入電壓’並輸出該第二 輸入電壓之反相訊號；以及 一電谷，輕接於該反相器。 11.如申Μ專利^圍帛9項所述之低功率 輸裝置，其中該第四加速電路包括： 唬傳 一反相器’用以接收該第—輪人電壓，並輪出該第一 32 1343703 ff年丨日修正替換頁 99-12-28 輸入電壓之反相訊號；以及 一電容，耦接於該反相器。
12‘如申請專利範圍第3項所述之低功率差動訊號傳 輸裝置，其中該些第—電晶體包括一第一 PM〇S電晶體、 一第二PMOS電晶體、一第三PM〇s電晶體與一第四 PMOS電晶體；該第—pM〇s電晶體之一閘極耦接於該第 二PMOS電晶體之—閘極與一汲極，該第一 pM〇s電晶體 之一汲極耦接於該共模電壓產生模組之該第二輸出電壓 鈿，该第二PM0S電晶體之一閘極耦接於該第四PMOS電 晶體之一閘極與一汲極，該第：pM〇s電晶體之一汲極耦 接於該共模電壓產生模組之該第一輸出電壓端。
•如申請專利範圍第3項所述之低功率差動訊號傳 輸裝置S中5亥些第—電晶體包括一第—Nm〇s電晶體、 第一 NMOS電晶體、一第三NM〇s電晶體與一第四 NMOS電晶體；該第—NM〇s電晶體之一閘極搞接於該第 二NMOS電晶體之-閘極與—祕，該第—nm〇s電晶 ，之j汲極_於該共模雜產生敝之該第二輸出電壓 而口亥第—NM0S電晶體之—間極相接於該第四刪〇s 體之—閘極與―沒極，該第三顧〇s電日日日體之-沒極 輕接於糾#錢產生模組之該第—輸出電壓端。 H. —種低功率差動訊號傳輸裝置，包括： ★ -第-切換式電流模組，用以接收—第一輸入電麗、 了第二輸入電壓以及一共模，並根據該第一輸入電壓 與該第二電壓產生—第-參考電流與-第二參考電流； 33 99-12-28 晚月以日修正替換頁丨 該第Γ第二切換式電流模組，用以接收該第一輸入電壓、 雷t輪入電壓以及該共模電壓，並據以產生一第三參考 W與1四參考電流； 受押於A第電阳體區#又，柄接於該第一切換式電流模組， 二、；4第一芩考電流與該第二參考電流，並據以產生一 一差動電流與一第二差動電流； 受幹、▲第Γ電晶體區段，耦接於該第二切換式電流模組， =於4第三參考電流與該第四參考電流，並據以產生一 〜差動電流與一第四差動電流；以及 山—共模電壓產生模組，具有一第一與第二輸出電壓 ^ ’轉接於該第一與第二電晶體區段，根據該第一、該第 —、遠第三及該第四差動電流產生該第一輸出電壓與該第 二輸出電壓，其中該共模電壓等於該第一輸出電壓與該第 —輸出電壓的平均電壓。 15.如申請專利範圍第14項所述之低功率差動訊號傳 輸裝置’其中該第一切換式電流模組包括： 一第一加速電路，用以接收該第二輸入電壓，並加速 該第一電晶體區段之操作速度； 一第二加速電路’用以接收該第一輸入電壓’並加速 該第一電晶體區段之操作速度； 一第一開關，耦接於該第〆加速電路，受控於該第二 輸入電壓； 一第二開關，耦接於該第二加速電路，受控於該第一 輸入電壓； 34 1343703 99-12-28 Π年μ月4日修正替換頁 一第一電流源，耦接於該第一與該第二開關，用以提 供一第一電流；以及 一共模電壓误差放大器，耦接於該第一電流源，用以 接收一預设參考電壓與一回授電壓，並根據該預設參考電 壓與該回授電壓控制該第一電流源所提供之該第_電流， 其中， 當該第一開關導通時，該第一切換式電流模組會產生 該第一參考電流，當該第二開關導通時，該第—切換式電 流模組會產生該第二參考電流。 16·如申請專利範圍第14項所述之低功率差動號傳 輸裝置，其中該共模電壓產生模組包括： ， 一第一電阻，耦接於該第一電壓輸出端；以及 一第二電阻’耦接於該第一電阻與該第二電壓輸出端， 其中，該共模電壓產生模組更具有一回授電壓端，用以輸 出該回授電壓，該回授電壓端位於該第一電阻與該第二電 阻之間。 Φ 17.如申凊專利範圍第15項所述之低功率差動訊號傳 輸裝置，其中該第一加速電路包括： U 一反相器，用以接收該第二輸入電壓，並輪出該第二 輸入電壓之反相訊號；以及 一電容，耦接於該反相器。 18.如申凊專利範圍第15項所述之低功率差動訊號傳 輸裝置，其中該第二加速電路包括： 一反相态，用以接收该弟一輸入電壓，並輪出該第〆 35 1343703 ^ h年μ月访日修正替換頁 輪入電壓之反相訊號；以及 一電容，搞接於該反相器。 19. 如申請專利範圍第14項所述之低功率差動訊號傳 輸裝置，其中該第二切換式電流模組包括： 一第三加速電路，用以接收該第二輸入電壓’並加速 s亥弟二電晶體區段之操作速度； 一第四加速電路，用以接收該第一輸入電壓’並加速 §亥第一電晶體區段之操作速度； 一第三開關，耦接於該第三加速電路’受控於該第一 輸入電壓； 一第四開關，耦接於該第四加速電路，受控於該第二 輸入電壓；以及 一第二電流源，耦接於該第三開關與該第四開關，用 以提供一第二電流，其中， 當該第三開關導通時，該第二切換式電流模組會產生 該第三參考電流，而當該第四開關導通時，該第二切換式 電流模組會產生該第四參考電流。 20. 如申請專利範圍第19項所述之低功率差動訊號傳 輸裝置，其中該第三加速電路包括： 一反相器，用以接收該第二輸入電壓，並輸出該第二 輸入電壓之反相訊號；以及 一電容’耦接於該反相器。 21. 如申請專利範圍第19項所述之低功率差動訊號傳 輸裝置，其中該第四加速電路包括： 36 1343703 _ 11年卜月u日修正替換頁 99-12-28 一反相器，用以接收該第一輸入電壓，並輸出該第一 輸入電壓之反相訊號；以及 一電容，柄接於該反相器。 22. 如申請專利範圍第14項所述之低功率差動訊號傳 輸裝置，其中該第一電晶體區段包括： 一第一電流鏡，耦接於該第二輸出電壓端，受控於該 第一參考電流，用以產生該第一差動電流；以及 一第二電流鏡，耦接於該第一輸出電壓端，受控於該 第二參考電流，用以產生該第二差動電流。 23. 如申請專利範圍第14項所述之低功率差動訊號傳 輸裝置，其中該第二電晶體區段包括： 一第三電流鏡，耦接於該第二輸出電壓端，受控於該 第三參考電流，用以產生該第三差動電流；以及 一第四電流鏡，耦接於該第一輸出電壓端，受控於該 第四參考電流，用以產生該第四差動電流。
37
TW096149276A 2007-12-21 2007-12-21 Low power differential signaling transmitter TWI343703B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW096149276A TWI343703B (en) 2007-12-21 2007-12-21 Low power differential signaling transmitter
US12/057,394 US7675330B2 (en) 2007-12-21 2008-03-28 Low power differential signaling transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096149276A TWI343703B (en) 2007-12-21 2007-12-21 Low power differential signaling transmitter

Publications (2)

Publication Number Publication Date
TW200929857A TW200929857A (en) 2009-07-01
TWI343703B true TWI343703B (en) 2011-06-11

Family

ID=40787834

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096149276A TWI343703B (en) 2007-12-21 2007-12-21 Low power differential signaling transmitter

Country Status (2)

Country Link
US (1) US7675330B2 (zh)
TW (1) TWI343703B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642820B2 (en) * 2007-12-24 2010-01-05 Elite Semiconductor Memory Technology Inc. Triangle wave generator and spread spectrum control circuit thereof
US7906994B2 (en) * 2009-02-24 2011-03-15 Standard Microsystems Corporation Fast common mode feedback control for differential driver
KR101063872B1 (ko) * 2009-05-07 2011-09-15 포항공과대학교 산학협력단 아날로그 디지털 변환기용 저전력 저역입력 잡음 비교기 회로
WO2013043198A1 (en) * 2011-09-23 2013-03-28 Intel Corporation Push-pull source-series terminated transmitter apparatus and method
US9013221B2 (en) * 2013-09-17 2015-04-21 Stmicroelectronics (Grenoble 2) Sas Low-voltage differential signal receiver circuitry
US9467109B2 (en) * 2014-06-03 2016-10-11 Texas Instruments Incorporated Differential amplifier with high-speed common mode feedback
US10622994B2 (en) * 2018-06-07 2020-04-14 Vishay-Siliconix, LLC Devices and methods for driving a semiconductor switching device
US10608630B1 (en) * 2018-06-26 2020-03-31 Xilinx, Inc. Method of increased supply rejection on single-ended complementary metal-oxide-semiconductor (CMOS) switches
CN114625195B (zh) * 2020-12-14 2024-03-29 北京晶视智能科技有限公司 传送器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3171175B2 (ja) * 1998-12-08 2001-05-28 日本電気株式会社 差動トライステート発生方法及び差動トライステート回路
EP1274171A1 (en) * 2001-07-05 2003-01-08 Telefonaktiebolaget L M Ericsson (Publ) Differential line receiver
TW584986B (en) 2003-01-20 2004-04-21 Realtek Semiconductor Corp LVDS driving device operated by low power
US6927608B1 (en) 2003-09-05 2005-08-09 Xilinx, Inc. Low power low voltage differential signaling driver
JP4940684B2 (ja) * 2006-02-10 2012-05-30 富士通セミコンダクター株式会社 位相調整回路および位相調整方法
TW200812228A (en) * 2006-08-29 2008-03-01 Novatek Microelectronics Corp RSDS/LVDS driving circuit suitable for low working voltage
JP2008147940A (ja) * 2006-12-08 2008-06-26 Toshiba Corp 半導体集積回路

Also Published As

Publication number Publication date
US20090160495A1 (en) 2009-06-25
TW200929857A (en) 2009-07-01
US7675330B2 (en) 2010-03-09

Similar Documents

Publication Publication Date Title
TWI343703B (en) Low power differential signaling transmitter
US9000742B2 (en) Signal generating circuit
TWI379184B (en) Reference buffer circuits
JP5394968B2 (ja) 差動増幅回路
TW200907916A (en) Apparatus and method for generating VCOM voltage in display device
TW201229709A (en) Voltage regulator
TW201001916A (en) Reference buffer circuit
TW200950335A (en) Reference buffer circuit
TWI228868B (en) Apparatus and method for increasing a slew rate of an operational amplifier
TWI357717B (en) Rail-to-rail operational amplifier capable of redu
US20080048728A1 (en) Stable sense amplifier
EP2047593A1 (en) Stacked buffers
US11290061B2 (en) Amplifier circuit with overshoot suppression
TWI535196B (zh) 放大器及其操作方法
TWI463792B (zh) 具有過衝抑制功能的放大電路
TWI239139B (en) Class AB operation buffer
TW200926578A (en) Circuit for buffering having a coupler
TW201715326A (zh) 具有經調節偏壓電流放大器的穩壓器
TWI360947B (en) Slew-rate enhancement output stage and output buff
US20080231372A1 (en) Dynamic biasing amplifier apparatus, dynamic biasing apparatus and method
JP2008017566A (ja) 電源発生回路
US20090231039A1 (en) Differential amplifier
JP5203809B2 (ja) 電流ミラー回路
US9287874B2 (en) Level-shifting device
JP2011254226A (ja) パルス幅調整回路及びこれを用いたデューティ比補正回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees