TWI338497B - Linear distributed pixel amplifier - Google Patents

Description

1338497 九、發明說明： 【發明所屬之技術領域】 本發明一般係關於數位影像處理且更特定言之係關於— 種用於像素讀出之方法及裝置。 【先前技術】 當前，CMOS主動像素成像器可能用作低成本成像裝置 係很重要。下面參考圖1說明一 CMOS主動像素感測器 (APS)之一範例性像素電路。主動像素感測器可在像素内 具有一或多個主動電晶體，可與(：]^〇8技術相容，並且與 被動像素感測器相比較保證更高的讀出速率。圖1解說— 影像感測器5中之一範例性像素4T單元1〇，其中"4T"指定 使用四個電晶體來操作該像素1〇,如此項技術中所共同瞭 解。一 4Τ像素具有一光二極體12、一傳送電晶體丨丨、—重 置電晶體13、一源極隨耦器電晶體14及一列選擇電晶體 15。應明白，圖1顯示用於操作一單一像素之電路，而在 實際使用中會存在ΜχΝ的相同像素陣列，其係使用該陣列 之像素配置成列與行並使用列與行選擇電路來存取，下面 將詳細說明》 該光二極體12將入射光子轉換成電子，其係透過傳送電 晶體11傳送至一儲存節點FD。一源極隨耗器電晶體Μ具有 連接至節點FD之其閘極並放大出現於節點FD之信號。當 該列選擇電晶體1 5選擇一特定的列包含像素丨〇時，將電晶 體14放大的信號傳遞至一行線17從而傳遞至該讀出電路。 該光二極體12在基板的一摻雜區域累積—光生電荷。應明 117956.doc • 6- 1338497 白’該CMOS成像器5可以包括：一 置’以替代一光二極體產生光生電

重置電壓源Vrst透過重置電晶體13選擇性地耦合至節點 FD。將傳送電晶體u之閘極搞合至一傳送控制線，其係用 於控制將光二極體12連接至節點FD之傳送操作。將重置電 晶體13之閘極耦合至-重置控制，線’其係用於控制將Vrst 連接至節點FD之重置操作。—般將該列選擇控制線叙合至 陣列之相同列的所有像素。將一供應電壓 隨輕器電晶體UM盡管圖丨中未顯示，行線17係二 列之相同行的所有像素並於—端—般具有—電流槽電晶體 1 6。將列選擇電晶體1 5的閘極耦合至列選擇控制線。

光閑極或其他光轉換裝 荷0 如此項技術中所知，使用一兩步驟程序從像素1〇讀取一 值在重置週期期間，藉由開啟重置電晶體丨3來重置節 點印’並㈣f置電壓施加至節點FD並且藉由該源極隨 耦器電晶體14(透過啟動的列選擇電晶體15)將該電壓讀出 至行線1 7。在一電荷整合週期期間，該光二極體丨2將光子 轉換成電子。在該整合週期之後，啟動該傳送電晶體1 ^， 從而允許來自光二極體12之電子於節點FD處收集。節點 FD處之電荷係藉由源極隨耦器電晶體14放大並藉由列存取 電晶體1 5選擇性地傳遞至行線丨7。因此，從該像素1 〇讀出 該等兩個不同值（重置電壓（Vrst)與影像信號電壓（Vsig))並 藉由行線1 7將其傳送至讀出電路，其中對各電壓取樣並保 持用於如此項技術中所知來進一步處理。 同時將一列中的所有像素讀出至個別行線17上並將其储

U7956.doc C S ^38497 存於個別取樣與保持電路中 . 電路中n €路中。然後’啟動該等取樣與保持 中的仃電路用於重置與信號電愿讀出處理。

成已T像素1(3中的源極隨搞器電晶體14達 並可藉由列選擇電晶體15來選擇。由於源極 輕益電晶體Μ與電流槽電晶體16之有限輸出阻抗所致， 此源極隨耗器電晶體U具有一少於1(_〇8)之増益。此外， ^原極隨耗器電晶體14—般係—接地基板中的_ν通道電 晶體，從而由於背閘極偏壓(還稱為主體效應或整體效應。 所致而導致針對整個信號範圍之—增益非線性。程序變更 還可以k成從一像素至另一像素的一略微不同之増益。此 與該非線性組合會將額外kTC雜訊與pRNU(光回應非均勻 性）添加至該影像感測器5。最後，由於低迴路增益與小源 極隨耦器增益所致，該源極隨耦器的穩定時間在選擇時可

能相當，。此較長穩定時間會使該源極隨耦器電晶體“受 RTS(例如1/f)雜訊影響以及增加該列讀出時間從而造成較 低的圖框速率.一般而言，該源極隨耦器電晶體14下面的 氧化物中之陷阱造成該RTS雜訊。該源極隨耦器電晶體放 大一信號越久，該RTS雜訊變得越差。若可以減低該像素 輸出的穩定時間，則該RTS雜訊會顯著地改良。 圖2顯示一 CMOS主動像素感測器整合之電路晶片2，其 包括一像素10之陣列與一控制器23，該控制器提供時序與 控制信號以使得能夠以熟習此項技術者皆知之一方式讀出 儲存於該等像素中的信號。範例性陣列具有ΜχΝ個像素之 尺寸’而該陣列5之尺寸取決於一特定應用。使用行平行 117956.doc 1338497

讀出架構一次一列地讀出該成俸器、該控制器23藉由控制 列定址電路21(垂直定址電路）與列驅動器22之操作來選擇 該陣列5中的一特定像素列。在該行線17(圖丨）上，以上述 之方法將儲存於所選擇像素列中的電荷信號提供至一讀出 電路25。然後，可以將從該等行之各行讀取的像素信號 (重置電壓Vrst與影像信號電壓vsig)讀出、取樣並保持， 從而使用一行定址電路進行相減（Vm_Vsig)並將結果依順 序傳送至進一步處理（例如數位化）。提供對應於讀出重置 信號（Vrst)與影像信號（Vsig)的差動像素信號（VW、 作為該讀出電路25之個別輸出v〇utl、v〇ua用於減法及後 續處理。或者’讀出電路25提供該等兩個信號加、⑽ 之一組合差動信號。 如所述，該源極隨耦器電晶體14限制該像素輸出信號可 用的輸出擺動’其中该增益可能限制於施加至該源極隨耦 需要增加施加至像素

器電晶體的輸入閘極之信號的〇 8 輸出信號之增益。 【發明内容】 +货明提供 味田I就處理路徑中使用一 動放大Is整合像素架構來針對像素輸出信號提供一增加 =-新的APS像素架構。本發明之一範例性具體實 例具有源極隨耦器作為— 大窃的差動輸入級之部分ϋ 泫差動放大器之大多數以— 【實施方式】 料订電路的形式駐留。 在以下S羊細說明中，將灸本 >考形成本說明内容之一部分 117956.doc 1338497 附圖’且其中以解說方式顯示可實·施本發明的各種具體實 施例。以充分細節說明此等具體實施例使得熟習此項技術 者能夠製造與使用本發明。應明白，可使用其他具體實施 例且可作結構、邏輯與電性變化以及所使用材料之變化而 不致脫離本發明之精神與範嘴。 在詳細說明本發明之前，提供一傳統差動放大器之一簡

單說明。圖3顯示具有差動輸入級之一傳統整體增益差動 放大器’其由輸入電晶體65與68、尾電流電晶體67、一負 載電流61、62與63、串疊電晶體64、69及二極體連接之電 晶體66組成，而電路61.、62與63作為電流鏡》電晶體64與 65包含正輸入接腳而電晶體68與69包含負輸入接腳。將該 輸入級之輸出72與73饋送至一差動輸出放大器兄。放大器 56之輸出於終端54處提供一輸出電壓。藉由線以回饋終端 54處的輸出電壓作為電晶體68的閘極之一輸入。放大器％ 合迴路整體增益緩衝器。使用一 中的負回授74實施一閉

接近1之增益將在該"輸入"終端52上的電壓緩衝至輸出苛 點”輸出|，。藉由電流鏡62來偏壓二極體連接之\通道電盖 體66以針對整個輸入共用模式範圍調節一幾乎值定的μ 橫跨輸入電晶體65與68並穿過串疊電晶體以與的。此提令 改良之CMRR(共模抑制比），其與整體增益緩衝器線性』 接相關1所調節串疊輸人級還在該輸人級中提供一較導 :二從而允許一較低輸出級增益，其進而將引起整個放力 :輸：雜訊的元件限制於僅少數電晶體。該輸出放大器5 可以糸任何已知的放大器輸出級。應注意，電流鏡“及 II7956.doc 10· 1338497 以係使用偏壓電壓連接之二極體，其係依據所選擇 益拓撲來連接至串疊電晶體64或69及極中任一者。 現參考圖4至9說明本發明。圖4顯示包括—像素3〇〇的一 影像處理系統之—像素陣列5G1之—部分。像素⑽包 括光-極體312、傳送閑極3〇1、浮動擴散區域及重置 電晶體3 0 2 »此外，兮後本—^ ^ 。亥像素包括一差動輸入電晶體314、輸 入串疊電晶體305、串疊取樣電晶體取及_疊保持節點

3 13儘s針對一光二極體進行說明，但本發明並不僅限 於此而可使用將以光子形式接收的能量轉換成電荷的任何 類似之元件。

透過該傳送電晶體301將該光二極體3 12耦合至該正差動 輸入電晶體3 14之閘極。將該浮動擴散區域3〇3定位在該正 差動輸入電晶體314與該傳送電晶體3〇1之間。將該傳送電 晶體301之閘極耦合至傳送信號線Τχ—n 3〇9 ^將該重置電 晶體302之源極/汲極區域之一者耦合至該浮動擴散區域 303並將該重置電晶體3〇2之另一源極/汲極區域耦合至串 疊信號線306 ^將該重置電晶體302之閘極耦合至重置信號 線 Rst_n 3 10。 將該輸入串疊電晶體305之源極/汲極區域之一者耦合至 該正差動輸入電晶體3 14並將輸入串疊電晶體3〇5之另一源 極/及極區域耦合至負載線307。將未耦合至該輸入串疊電 晶體305的正差動輸入電晶體3丨4之源極/汲極區域耦合至 負載線308。將該串疊取樣電晶體3〇4之一源極/汲極區域 耗合至該輸入串疊電晶體305之閘極並將辛疊取樣電晶體 117956.doc 1338497 304之另一源極/汲極區域耦合至串疊線3〇6。將該串疊取 樣電晶體304之閘極耦合至該列選擇信號線R〇w_n 3丨1。 圖5描述在一像素陣列5〇1的更大部分之環境中的圖4之 像素陣列501 ^圖5描述作為該影像處理系統5〇〇之部分的 陣列501之四個像素3〇〇、3〇〇a、3〇〇b及3〇〇c。從圖5看 出，該等像素300、300a、30015及3〇〇(；係具有行的 一陣列50 1之部分，儘管僅顯示四個像素。存在橫跨該陣

列501的所有行的沿列選路而排列的傳送控制線（即

Tx_n)、重置控制線（即Rst—n)及列選擇控制線（即。 例如，針對第η列，存在傳送控制線Τχ—n 3〇9、重置控制 線Rst_n 3 1 0及列選擇控制線R〇w_n 3丨丨。此外，針對第 n+1列，存在傳送控制線Τχ_η+1 389、重置控制線^ 390及列選擇控制線R〇w_n+1 391。還存在橫跨該陣列训 的所有列的沿行選路而排列的串疊控制線、頂部負载線及 底部負載線。例如，針對“行’存在一串叠控制線规、 頂部負載線307及底部負載線3〇8。此夕卜，針對第爪+1行， 存在一串疊控制線386、頂部負載線387及底部負載線 388。該等頂部與底部負載線係橫跨該像素陣列训之行而 分佈的負輸入電晶體。 攸圖4與5看出，藉由致動該像素的相關聯串疊控制線 列線並理想上停用所有其他串叠控制線與列線來存取一 素300用於一重置（與一讀出）操 -Γ价》α 在執仃一續出操作 月1J，需要執行一消失操作以清除 .^ , 际4坻确邊像素300而使: 在该像素300巾不具有㈣剩 丨°現為了存取像素3< II7956.doc 1338497 用於一讀出，例如藉由一邏輯"高"信號來致動串疊線3〇6 與Row—η 311。下面更詳細地說明該像素3〇〇之操作。 圖6係依據本發明之一範例性具體實施例的耦合至相關 聯行放大器電路的像素陣列501之一像素300之一示意圖。 從圖6看出，該影像處理系統5〇〇包括像素陣列5〇ι、一強 制信號電路516及一行放大器51〇。該像素陣列5〇1包括複 數個列與行，儘管僅顯示一欲讀出之像素。圖6所示之像 素300代表該像素陣列5〇1中之一像素（如參考圖斗與5所 述）’其屬於當前所選擇列並位於與放大器51〇相同之行。 行放大器510包括一二極體電路52〇、一負輸入接腳電路 530及一差動放大器54〇。包含二極體連接之電晶體52丨與 像素電晶體304、305及3 14的電晶體包含針對行放大器51〇 的正輸入接腳。藉由電晶體532、533及534形成該行放大 器510之負輸入接腳530。因而，該負輸入接腳53〇包括電 晶體532、533及534,其與相同行之像素3〇〇中的正輸入接 腳電晶體304、305及3 14互補。尾電流鏡561為正輸入接腳 304、305、314與負輸入接腳53〇兩者皆提供偏壓電流。 該差動輸出放大器540具有兩個分支’一分支包括電晶 體541、542、543及544而另一分支包括電晶體546、547、 548及549 ^將電晶體541與546之閘極耦合至一外部偏壓電 壓偏壓3，將542與547耦合至一外部偏壓電壓偏壓4，將 543與548耦合至一外部偏壓電壓偏壓5，並將544與549連 接為-寬擺動串疊之電流鏡。該輸出級與廣為人知的折疊 串疊放大器拓撲相@。將該差動放大器54〇之一分支的輸 M7956.doc •13- 1338497 入麵合至負載線307並將該差動放大器540之另一分支的輸 入柄合至負載線308。將該差動放大器540之輸出提供於線 3 35上從而提供至一下游電路並回饋入該負差動輸入電晶 體5 34以形成一閉合迴路整體增益放大器。 該二極體電路520透過一接觸電晶體579將串疊線306耦 合至負載線308。當從該行中的像素3〇〇讀出信號時選擇性 地致動該接觸電晶體579 ;當在該強制信號電路5 1 6中的任 一電晶體處於活動狀態時，則停用電晶體579以減低透過 该行放大器5 10之功率損失。電路560選擇性地將底部負載 線3 0 8耦合至接地，藉由偏壓1控制。 该強制信號電路5 1 6選擇性地控制將該串疊線306耦合至 接地、耦合至供應電壓或使該串疊線3〇6浮動。該強制信 號電路516包括一 n通道電晶體514與一 p通道電晶體512。 將串疊線306透過電晶體512耦合至一電壓源並將串疊線 306透過電晶體514耦合至接地。藉由將一邏輯低信號提供 至其閘極來關閉電晶體5 12 *藉由提供一邏輯高信號來關 閉電晶體514。 現參考圖7之簡化信號時序圖來說明成像處理系統5〇〇讀 出像素重置Vrst與影像Vsig信號之操作。 在從一像素300執行一重置或讀出之前，有必要清除除 當前所選擇列以外的所有列中的所有串疊保持節點313中 的任何殘留k號並使其保持一接近接地的電壓。僅要求當 前所選擇列的串疊保持節點313具有一顯著高於接地的電 壓因此，藉由升高該強制低信號來啟動電晶體5 14以將 H7956.doc 14 1338497 串疊線306耦合至接地，而高譟定除當前所選擇以外的所 有列中的R。”電壓以將來自φ疊線咖之接地傳遞至 串疊保持節點313内。在此時間期間，該/強制高信號保持 高狀態以使電晶體512保持關閉。將針對除當前所選擇列 以外的每一列的Row_n信號311返回至接地以在所有串疊 保持節點3Γ3上取樣並保持一接近接地之電壓，與未來= 疊線306電壓無關。在串疊保持節點313上的一接近接地之 電壓會有效地針對除當前所選擇列以外的所有其他列來關 閉串疊電晶體305並防止除當前所選擇以外的任何其他列 影響該讀出。 為執行該像素300之一重置，藉由在該/強制高輸入上施 加一低彳&號而造成p通道電晶體5 12傳導來將該串疊信號線 306設定為一高信號。此時，將該強制低信號設定為低從 而關閉電晶體5 14 »因此，將一供應電壓透過電晶體5丨2耦 合至串疊線3 06。藉由升高Reset(n)來致動連接至電晶體 302之閘極的重置控制線，從而暫時啟動重置電晶體3〇2並 將該浮動擴散區域303透過該串疊線306耦合至一供應電 壓。為讀出該浮動擴散重置信號，然後將該R0w_n信號 3 11設定為高，從而啟動列電晶體3〇4並將輸入串疊電晶體 305之閘極耦合至串疊線306。該串疊線306處於邏輯高狀 態從而開啟電晶體305，從而將電晶體3 14耦合至該負載線 307。在該浮動擴散區域3〇3上的電荷與相關電壓控制差動 輸入電晶體314開啟多少並因此控制多少尾電流561不透過 負接腳530從該負載307流向負載308從而影響該差動放大

Il7956.doc 1338497 器540的兩個輸入。 在此操作模式下的整體增益緩衝器之線性係比一源極隨 耗器好，但由於在透過電晶體512強制該等兩個輸入級串 疊電晶體305與533處於高狀態時較差的CMRR所致其仍遭 受影響。為進一步改良在整個放大器迴路已穩定之後的線 性，關閉電晶體512從而使該串疊線3〇6浮動而然後致動接 觸電晶體579。此例示一第二調節迴路，其包含負載線 3〇8、串疊二極體52丨、串疊線306，穿過所致動串疊取樣 電晶體304及532至串疊電晶體305及533。此迴路變得與已 知輸入級架構50中的二極體將電晶體66耦合入串疊裝置64 與69内相同。從而，藉由將電晶體561與67、314與65、 305與64、534與68、533與69及52^66相關’圖3與圖7在 此組態中在操作上相關。因此，在線335上從該像素3〇〇透 過一行放大器510至一下游電路讀出一重置信號。 將線335上的輸出回饋至電晶體534，其處於由電晶體 534、533、532形成的差動放大器54〇之負輸入接腳，所有 電晶體534、533、532與電晶體314、3〇5、3〇4形成的差動 放大器540之正輸入互補，實現從所選擇列浮動擴散至 輸出線335之一整體增益並將其施加至該像素信號，此刻 其係该重置信號Vrst。該R0W—n信號3丨丨保持致動，並致動 該信號309從而暫時關閉傳送電晶體3〇1並將該光二極 體312耦合至該浮動擴散區域3〇3，從而允許將該光二極體 的電荷傳送至遠浮動擴散區域3 ^該浮動擴散區域 3〇3上的電荷控制差動輸入電晶體3 14開啟多少並因此控制 H7956.doc -16· 1338497 多少電荷從該負載307流向負載線而影響該放大器54〇之輸 入。因此，在線335上從該像素300透過該行放大器至一下 游電路讀出—影像信號。同樣地，從輸出線335至電晶體 534之回授路徑設定一整體增益。 可以將線335上的輸出饋送至一傳統取樣與保持電路， 其捕獲該等重置Vrst與影像Vsig信號/藉由將一行差動放 大器之部分併入該像素電路來減低該kTC雜訊及其他的該 等兩個樣本的共同雜訊源之變異，其係一熟知為cds(相關 雙重取樣）之技術。 圖8係依據本發明之另一範例性具體實施例的一像素電 路。圖8之像素電路類似於圖6之像素電路，除圖8之像素 電路在輸出335與電晶體534之間的回授路徑中包括電路 898以外。由於圖6之放大器電路設定為一整體增益電路， 故可能需要增加所處理信號之增益超過丨。電路898控制施 加至電晶體534之回授數量》可以藉由調整該等分壓電容 器892、894之值來設定該放大器增益。如傳統上所熟知 的，藉由改變電路898中的電容器值，可以調整放大器電 路810之增益。為適當地操作，電路898中的回授電容器需 要重置電路（未顯示）。在Vrst讀出期間，可藉由重置該回 授電容器892來併入CDS。 可以在圖2描述之像素陣列讀出電路中採用本發明，可 以進而將該電路耦合至一處理系統。圖9顯示一處理系統 1100，其包括一成像處,理裝置500，該成像處理裝置具有 圖2之一般構造並採用相對於圖4至8說明之本發明作為該 117956.doc 1338497 讀出電路之部分。該系統1100係具有可包括影像感測器裝 置之數位電路之一範例性系統。此類系統可無限制地包括 一電腦系統、相機系統、掃描器、機器視覺、車輛導航、 視訊電話、監視系統、自動聚焦系統、星體追蹤儀系統、 運動偵測系統、影像穩定系統、及其他影像採集或處理系 統。 系統1100(例如一相機系統）一般包含一中央處理單元 (CPU)lllO(例如一微處理器），其透過一匯流排117〇與—輸 入/輸出（I/O)裝置1150進行通信。成像處理裝置5〇〇還透過 該匯流排1170與該CPU 1110進行通信。系統11〇〇還包括隨 機存取記憶體（11八1^)1160，並可包括可移除記憶體113〇(例 如快閃記憶體），其還透過匯流排117〇與該cpu 111〇進行 通信。可將該成像處理裝置500與一處理器（例如一 cpu、 數位k號處理器或微處理器）組合於一單一積體電路上戍 不同於該處理器之-晶片上’不論具有或不具有記憶體儲 存器。 應明白，本發明之其他具體實施例包括製造該系統ιι〇〇 之一方法。例如，在一範例性具體實施例中，製造— CMOS讀出電路之一方法包括在一基板之一部分上製造— 整合之單一積體電路的步驟，具有上述相對於圖4至9說明 之一讀出電路的至少一影像感測器使用已知的半導體製造 技術。 儘管已參考特定範例性具體實施例說明並解說了本發 明，但應明白可進行許多修改及替代而不脫離本發明之精 117956.doc •18· 1338497 神及料。因此，不應將本發明視為受mu 疋僅嗳申請專利範圍之範疇的限制。 5 而 j 【圖式簡單說明】 . ’考附圖且根據上面提供的範例性具體實施例之： 日月已明白本發明之前述及其他優點與特徵，其中：、田說 圖1係一傳統主動像素之一方塊圖； • 圖2係一傳統成像晶片之一方塊圖； 馨 圖3係一傳統折疊串疊放大器之一方塊圖； 圖4係依據本發明之一範例性具體實施例之— 路； 豕常電 圖5係依據本發明之一範例性具體實施例的像素陣列之 一部分； 圖6係依據本發明之一範例性具體實施例的像素陣列的 一行之一部分與相關聯行放大器電路。 圖7係顯示操作圖4至6之電路的一方法之一時序圖； φ 圖8係依據本發明之另一範例性具體實施例的一像素電 路；以及

" 圖9係依據本發明之一範例性具體實施例的併入一CMOS - 成像裝置的一處理器為主的系統之一方塊圖。 【主要元件符號說明】 2 5 10 11 電路晶片 影像感測器/CMOS成像器/陣列 像素 傳送電晶體 117956.doc •19· 1338497 12 光二極體 13 重置電晶體 14 源極隨耦器電晶體 15 列選擇電晶體 16 電流槽電晶體 17 行線 21 列定址電路 22 列驅動器 23 控制器 24 行定址電路 25 讀出電路 50 輸入級架構 52 終端 54 終端 56 差動輸出放大器 61 負載電流/電路/電流鏡 62 負載電流/電路/電流鏡 63 負載電流/電路/電流鏡 64 串疊電晶體 65 輸入電晶體 66 二極體連接之電晶體 67 尾電流電晶體 68 輸入電晶體 69 串疊電晶體 H7956.doc 20- 1338497 72 輸出 73 輸出 • 74 線/回授 . 300 像素 300a 像素 300b 像素 • . 300c 像素 301 傳送閘極 ® 302 重置電晶體 303 浮動擴散區域 304 串聯取樣電晶體/正輸入接腳電晶體 305 輸入串疊電晶體/正輸入接腳電晶體 306 串疊信號線/串疊控制線 307 頂部負載線 308 底部負載線 • 309 傳送信號線Tx_n/傳送控制線Tx_n 310 重置信號線Rst_n/重置控制線Rst_n - 311 列選擇信號線R〇w_n/列選擇控制線Ro .. 312 光二極體 3 13 串疊保持節點 314 差動輸入電晶體/正輸入接腳電晶體 335 線 386 串疊控制線 387 頂部負載線 117956.doc -21 - 1338497 388 底部負載線 389 傳送控制線Tx_n+1 390 重置控制線Rst_n+1 391 列選擇控制線Ro w_n+1 500 影像處理系統 501 像素陣列 510 行放大器 5 12 P通道電晶體 514 η通道電晶體 516 強制信號電路 520 二極體電路 521 二極體連接之電晶體 530 負輸入接腳電路 532 電晶體 533 電晶體 534 電晶體 540 差動放大器 541 電晶體 542 電晶體 543 電晶體 544 電晶體 546 電晶體 547 電晶體 548 電晶體 I17956.doc -22- 1338497 549 560 561 579 8 10 892 894 電晶體 . 電路 尾電流鏡 接觸電晶體 放大器電路 分壓電容器/回授電容器 分壓電容器 898 電路 1100 處理系統 1110 中央處理單元（CPU) 1130 可移除記憶體 1150 輸入/輸出（I/O)裝置 1160 隨機存取記憶體（RAM) 1170 匯流排

117956.doc -23 -

Claims (1)

1338497, 年月日修(<)正替換頁 i|o m _—- '‘第096102149號專利申請索 •，中文申請專利範圍替換本(99年 十、申請專利範圍： 1. 一種成像器讀出電路，其包含： . 一第一電路，其係提供於至少一像素中用於提供一像 素輸出； 一差動放大器，其具有一差動輸入電路用於接收該像 素輸出與另一差動輸入電路用於接收表示該差動放大器 之輸出的一信號，該另一差動輸入電路傳遞一電流，其 鏡射透過該一差動輸入電路傳遞之電流，其中該第一電 路包含該放大器之該一差動輸入電路的—第—接腳； -第二電路’其包含該放大器之該另_差動輸入電路 的-第二接腳，該第二接腳傳遞一電流，其鏡射透過該 第-接腳傳遞之一電流’其中該第二電路鏡射該第一電 路之一電晶體組態；以及 一致動電路，其^致動該第—及該第二接腳之操 作。 2. 一種針對一成像系統之像素，該像素包含： 一讀出電路，其係可選擇；以及 一差動行讀出電路，其係用於提供—像素輸出信號並 ^含可選擇性地耦合至該像素讀出電路之—輸入與耦合 至接收該讀出電路之—輪出的—電路之另—輸入 3.:請求項2之像素，其中該差動行讀出電路之_部分包 一輸入電晶體；以及 正差動輸入電晶體

—源極或 I17956-991007.doc 1338497 4. 5. 6. 7. 8. 9. 10. 11. 汲極之-者Α③^純日 極之—者。 电日日組之一源極或汲 如叫求項4之像素，其一 艾匕3 —傳送電晶體，1中 ㈣送電晶體之—源極 ’、令 -λ _ n 者係耗合至該正差動 輸入電晶體之—閘極。 I動 如请求項4之像夸，1 ^ , 係耗合於該傳送電B r ^ 3 動擴散區域’其 ,^ . 、電日日體與该正差動輸入電晶體之間。 :二項5之像素，其進一步包含-光接收區域，其將 "、電晶體之_源極或汲極之—者耦合於 入電晶體之另一惻上。 勖輸 2求項6之像素，其進-步包含-光接收區域，其將 入電之—源極或祕之—者轉合於該正差動輸 入冤日日體之另—側上。 如請求項5之像素，其進一步包含一重置電 耦合至該浮動擴散區域 月长項8之像素’其進一步包含一串叠取樣電晶體 其中該_疊取樣電晶體之m聽之—者係耗合』 一輸入串疊電晶體。 如》月求項9之像素，其中在該輸人_疊電晶體之另一 ^ 的。亥串疊取樣電晶體之-源極或汲極之-者係耦合至- 相關聯_疊信號線’其中該φ疊取樣電晶體之該間極《 耦合至一相關聯列選擇信號線。 如》月求項1 0之像素’其中在該正差動輸入電晶體之另 晶體’其令 側 的該輸入串疊電晶體之一源極或汲極之一者係耦 117956-99l007.doc I I1338497 10 r..^,. _____ 至一相關聯頂部負載線。 h求項11之像素’其中在該浮動擴散區域之另一側上 的式重置電日日日體之-源極或祕之—者耗合至該相關 聯串疊信號線，其中該重置電晶體之開極係耗合至一相 關聯重置控制線。 3,如β求項12之像素，其中該傳送電晶體之閘極係麵合至 一相關聯傳送控制線。 14·如π求項13之像素，其中在該輸人串疊電晶體之另一側 上的該正差動輸人電晶體之—源m極之—者係搞合 至一相關聯底部負載線。 15. —種像素電路，其包含： 一像素，其具有一鏡電路之部分；以及 行放大器，其與该像素相關聯並具有該鏡電路之另 -部分’其中結合使用該鏡電路之兩個部分以讀出來自 該像素之信號。 16. 如請求項丨5之像素電路，其中在該像素中的該鏡電路之 該部分進一步包含： 一正差動輸入電晶體； 一輸入串疊電晶體；以及 一串疊取樣電晶體。 17. 如請求項16之像素電路，其中在該行放大器中的該鏡電 路之該部分進一步包含： 第一、第二及第三電晶體。 18. 如請求項！7之像素電路，其中該第―、該第二及讀第三 117956-991007.doc X33B49?

電晶體鏡射該正差動输入電晶體，該輸入串疊電晶體及 該串疊取樣電晶體。 19· 種操作一像素電路之方法’其包含以下步驟： 消失該像素電路； 在該像素電路中重置一像素； 從該像素取樣一重置信號；以及 從該像素取樣一整合信號。 2〇· —種操作如請求項1 9之像素電路之方法，其中該消失步 驟進一步包含抵消該像素。 21. —種操作如請求項2 〇之像素電路之方法，其中抵消該像 素之遠步驟包含將與該像素相關聯之一信號線耦合至接 地。 22. 一種操作如請求項20之像素電路之方法，其中該重置步 驟進一步包含： 將違像素之-浮動擴散區域麵合至該信號線。 23. 一種操作如請求項22之像素電路之方法，其中取樣一重 置信號之該步驟進一步包含： 讀出一儲存於該浮動擴散區域之信號。 24. 一種操作如請求項23之像专雷玫# 士^ 〜m京電路之方法，其中取樣—整 合信號之該步驟進一步包含： 將该像素之一光二極體知入s 一 ▲ 體耦合至忒洋動擴散節點；以及 讀出-儲存於該浮動擴散節點之信號。 25· —種成像系統，其包含： '像素陣列’其包含： li7956-991007.doc -4- 年月日修(又)正替換頁 —成像器讀出電路，其包含：· 第一電路，其係提供於至少一像素中用於提供一像 素輸出； 差動放大器，其具有一差動輸入電路用於接收該像 素輸出與另一差動輸入電路用於接收表示該差動放大器 之輸出的一信號，該另一差動輸入電路傳遞一電流，其 鏡射透過該一差動輸入電路傳遞之電流，其中該第一電 路包含該放大器之該一差動輸入電路的一第一接腳； 一第二電路，其包含該放大器之該另一差動輸入電路 的一第二接腳，該第二接腳傳遞一電流，其鏡射透過該 第一接腳傳遞之一電流，其中該第二電路鏡射該第一電 路之一電晶體組態；以及 一致動電路，其用於該致動第一及該第二接腳之操 作。 、 26. 一種成像系統，其包含： 一像素’其係用於一成像系統，該像素包含： 一讀出電路，其係可選擇；以及 一差動行讀出電路，其係提供一像素輸出信號並包 含可選擇性地柄合至該像素讀出電路之—輪入與耗人 至接收該讀出電路之一輸出的一電路之另—輸入。 27. 如請求項26之系統，其中該差動行讀出電路之一部分包 含： 〇刀匕 一輸入電晶體；以及 一正差動輸入電晶體’其中該輸入電晶體之—源極或 117956-991007.doc 1338497

正差動輸入電晶 體之一源極或汲 28. 29. 30. 31. 32. 33. 34. 35. . v* / *. 汲極之一者係耦合至該 極之一者。 如1求項27之系統，其進—步包含—傳送電晶體，其中 該傳送電晶體之—源極或汲極之—者係搞合至該正差動 輸入電晶體之一閘極。 如叻求項28之系統’其進一步包含—浮動擴散區域，其 係耦合於該傳送電晶體與該正差動輸入電晶體之間。 如請求項29之系統’其進-步包含-光接收區域，其將 該傳送電日日日體之-源極纽極之—者_合於該正差動輸 入電晶體之另一側上。 ’ 如請求項30之系統，其進一步包含一光接收區域其將 。玄傳送電日aa體之-源極线極之—者搞合於該正差動輪 入電晶體之另一側上。 如岈求項29之系統’其進一步包含一重置電晶體，其係 麵合至該浮動擴散區域。 如清求項32之系統，其進—步包含_事疊取樣電晶體， 其中4串疊取樣電晶體之—源極或沒極之—者係輕合至 該輸入_疊電晶體。 如請求=33之系統，其中在該輸入電晶體之另—側 的忒串豎取樣電晶體之一源極或汲極之一者係耦合至— 相關如串疊仏说線，其中該串疊取樣電晶體之閘極係耦 合至一相關聯列選擇信號線。 如請求項34之系統，其中在該正差動輸人電晶體之另_ 側上的該輸入串疊電晶體之一源極或汲極之一者係耦合 至一相關聯頂部負載線。 117956-99IQ07.doc 1338497

~^L·. 36. 如請求項35之系铋，一· 的該重置電晶體 < 該浮動擴散區域之另一側上 聯串疊信號線，沒極之一者係輕合至該相關 重置電晶體之間極係輕合至一相 37. 如請求項36之系統，立由 ，、中。玄傳送電晶體之閘極 一相關聯傳送控制線。 〇至 38. 如請求項37之系統，其中在該輸入串疊電晶體之另—側 上的該正差動輸入電晶體之—源極或汲極之—者係輕合 至一相關聯底部負載線。 13

117956-991007.doc