TWI333336B - Bit-adjacency capacitor-switched dac, method, driver and display device - Google Patents
Bit-adjacency capacitor-switched dac, method, driver and display device Download PDFInfo
- Publication number
- TWI333336B TWI333336B TW096100076A TW96100076A TWI333336B TW I333336 B TWI333336 B TW I333336B TW 096100076 A TW096100076 A TW 096100076A TW 96100076 A TW96100076 A TW 96100076A TW I333336 B TWI333336 B TW I333336B
- Authority
- TW
- Taiwan
- Prior art keywords
- capacitor
- cch
- csh
- bit
- digital analog
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/667—Recirculation type
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
1333336 23032pif
I 的電壓通過開關SB2、SB3和SBINIT的打開而得以維持。 在隨後的共用模式中,如下過程會發生:通過打開開關 SBO、SBl、SB3和SBINIT,同時關閉開關SB2 ,充電電 容器cCH上的電荷將被共用電容器CsH所共用。 隨著每一次重複’電荷被逐漸累積到共用電容器CSH 上。當充電/共用的循環被重複至第N個位元時,累積的電 荷將通過開關SB3的關閉和開關SB2、SBINIT的打開而
k供給運异放大存(operational amplifier,op-amp) 702 的 非反相輸入端(non-inverting input)。 一般而言’ CDAC 700的轉換過程至少會因為以下兩 種情況而發生失真:(丨)由充電電容器Cch以及共用電容 口。CSH之間的電谷态不匹配誤差(^叩狀丨恤 error) (例如,由於製造上的容忍度(t〇lerance))而導致;(2) 由開關SB3引起的電荷注入誤差而導致。 為了消除上述的失真,業界嘗試了各種方案。1中一 5 =未繪示)是在CDAC7⑽中增加額外的開關 = 及共用電容器C-可以在可選配置形 式之間,、現3C換。特別是,在第—配置形式下 — 器被作為充電電容器CcH連接到電路中:谷 被作為共用電容器CsH連接到電路中。在电容器 下’情況剛好相反’即第—電容器被—配置形式 連接到電路中,同時第二電容器被作為充ς,容器CSH 接到電路巾。在*考慮需要被轉換的資料^ M CCH連 可從第-種配置形式或者第二種配置形式中::情;兄下’ .選—種開始 23032pif · ^位疋的轉換。是否需要針對第丨個位元進〜 累積運算的結果決定的。進一步的,鑒於订交換是根據 乂最低有效位元(the least significant bit,lsb衿換本身是 放位元(the most significant bit,MSB ),因此麥到最咼有 决疋運异(swap-decision calculation )需要事券丁'知的轉換 位凡進行,這是由於此運算是從最高有致 針斜整個N 位元。 凡到最低有效 【發明内容】 本發明的實施例提供一種循環式盍 —。此CDAC可包括:第一=,比轉換器 =态C2;在至少兩種充電_共用配置形 ]和第二電 弟-電容器C1和第二電容器C2可選擇控制性:::可將 關配置’第一種配置形式具有作為充—广連接的開 電奋口。C1以及作為共用電容器c !勺第一 c-cliCsH=C2,^^;^ c-SH:二及一個基於給定輸出字元 器配置形㈣:w式⑽_配置觸發= 和第本供—種使用第-電容器α :r.=r下步驟 辽兀,根據上述檢剩,在兩種配置 4目# 電容器C1和第二電容器C2選擇性=中之—中將第— 形式中的第-電容器C1為充電 接’即第—種配置 态CCH且第二電容器 1,333336 23032pif C2為共用電容器CSH,而第二配置形式中的第一電容器 C1為共用電容器Csh且第二電容器C2為充電電容器Cch。 本發明的再一個實施例提供一種顯示裝置。此顯示裝 置可以包括:顯示面板;驅動此顯示面板的閘極驅動器和 源極驅動器。此源極驅動器包括多個循環式數位類比轉換 器,而每個循環式數位類比轉換器可以包括:多個第一電 容器C1和多個第二電容器C2,在至少兩種配置形式其中 之一中可將第一電容器C1和第二電容器C2可選擇控制性 的連接開關配置,第一種配置形式具有作為充電電容器 CCH的第一電容器C1以及作為共用電容器CSH的第二電容 器C2,即Cch=C1,Csh=C2,而第二種配置形式具有Cch=C2 且CSH二Cl;以及一個基於給定輸出字元的相鄰位元可使在 第一配置形式和第二配置形式之間的開關配置觸發的控制 器。 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂,下文特舉本發明之較佳實施例,並配合所附圖式, 作詳細說明如下。 【實施方式】 可以理解,如果某個元件或者層與另一個元件或層之 間的關是被描述為“在......上”或“相對”或“連接至” 或“耦合至”,那麼此元件或層與另一個元件或層之間可 能是直接的“在......上”或直接“相對”或直接“連接 至”或直接“耦合至”的關是,也可能是兩者之間包含有 仲介的元件或層。相反,如果某個元件或者層與另一個元 8 丄…wo 23032pif 件或層之間的關是被 對,,或“直接連接至,上或直接相 層與另-個元件或層之門接H,那麼此兀件或 樣的元件標號始終i應=沒有任何^介的科或層。同 語被使用時,即意味;牛二“和/或,,這個片 何以及所杨合可ί其包括—減更多侧項之間的任 之下”、“在……下面” “低於” 當“在 ‘‘在......之上” ‘‘上 「一' 時,這些詞語僅僅是間位置的詞語被使用 描述某個元地根據圖中所繪示的情形 的關3f l技術特徵與另一個元件或者技術特徵之間 表述理解岐’除了圖中所繪示的情形外,這類 二=二/的詞語還可以包括所使用或操作的襄置的其 —個]杜Γ間形態。例如,如果圖中的裝置被翻轉,那麼 吱“兀相對於另一個元件或技術特徵的“在……下面” 5在...θ·•之下’’的關是在空間上就會變成“在……之 ,關疋。因此,類似於“在……下面”之類的詞語其 空間上的“在......下面”和“在……之上,,兩種 |義。如果裝置可以其他的方式定位(例如旋轉90度等), Ρ麼對應於空間位置的相應描述也能夠如上所述的變化。 儘管類似於“第―”、“第二”之類賴語可能被用 田it不同的元件、部件、區域、層和/或部分,但可以理 此這些元件、部件、區域、層和7或部分不應該受這 ^巧語的限制。這些詞語僅僅是用作區分某個元件、部件、 °。域層或部分與另一個區域、層或部分。因此,在不脫 9 1333336 23032pif 離當前發明的技術啟示的前提下, 件、部件、區域、層或部分也可以文中所提到的第一兀 區域、層或部分。 皮稱作第二元件、部件、 本文中所用的術語僅僅是為 應當被看作是對本發明的限制。如:34典型的實施例而不 別清楚的歸,㈣表示單數_^文巾所用,除非被特 也可以包括多數的情形在内。
圖1A是本發明的典型實施例所述的位元鄰接電容器 器切換循環式數位齡職器(CDAC)的示音圖。 如圖Μ中所述,CDAC⑽包括M〇s型開關 SW1-SW11 (其中除SW5為低電位觸發外,其他都是高電 位觸發),電容器C1和C2 ;運算放大器(〇p_amp) 8〇,
個”和“這個 其非反相輸入纟而連接到爹考電壓HVDD,此參考電嚴 HVDD大約是糸統電壓VDD值的一半,其正向電源端連 接至VDD而負向電源端連接至vss ;以及一開關信號發 生為(switching signal generator,SSG) 82。電容器的電 容值盡可能的接近最低製造容忍度所允許的電容值。 第一開關SW1和第二開關SW2分別可選擇地將參考 電壓VREF連接至節點(n〇de) N1和節點N2。第三開關 SW3和第四開關sw4分別可選擇地將系統接地電壓Vss ,接至節點Nl和節點N2。第五開關SW5可選擇地連接 即點N1和節點N2。電容器C1的第一端連接至節點N1。 屯谷益C2的第一端連接至節點N2。第六開關SV/6可選 擇地將電容器C2的第二端(即第三節點N3)連接至運算 1333336 23032pif 放大器80的非反相輸入端。帛七開關可選 =】的第二端連接至運算放大器8〇的非反相, 二連接至vss。第九開關 第m s 8㈣㈣端連接至節謂, =擇地將運算放大器8〇的反相輪入端連 如第十—開關議可選擇地將運算放大哭 80的輸出端連接至運算放大㈣的反相輸人端r °。 =信號發生器82對需要自數位轉換成類比的資料 按日” DATA )和時鐘信號CLK進行操作。信號DATA 知N-b】t字兀的順序排列,Dn丨、队』、 、D” D、 =0°開關信號發生器82依次產生開關信號Sqj、s〇」、 的:2以及S2'SU °具體的關於開關信號發生器82 =作=將在下文中介紹。開關】被開關信號 ~ ~2、s1-1、Sl-2和S2_S11分別控制。具體的關 ;開,SW1-SW11的操作細節將在後文中介紹。 參見圖1A ’方框102位於CDAC 100上,方框 表不開關補償電壓-電荷轉換(v〇ltage_t〇_charge,vcc )带 = ^02(根據本發明的典型實施例)。關於此電壓-電 -、私路102的更詳細的操作細節將在下文中描述。同^ ,如圖1A中所示,方框104位於CDAC 100上,方樞 ^4表=單位增益放大器(根據本發明的典型實施例)。 二方;此單位增益放大器1〇4的更詳細的操作細節將 中描述。 又 根據本發明的典型實施例,圖繪示出在第圖^八中 1333336 23032pif 的位元鄰接電容器器切換循環式數位 加表示電荷注入保護電路的方框後的帝τ換器100中增 關於此電荷注入保護電路】0 I : 在下文中描述。 平細的操作細節將 本文中對CDAC⑽的介紹從描述 CDACs的兩個品質因素開始,即積分: 麵-Hnearity,INL )誤差和微分非線性 时㈣ non-linearity,DNL)誤差。INL 誤差 (丨ffere血1
#t (ideal transfer function) ^ ^ 〇 DNL 出CDAC的步長(step size)誤差,因此(认、义以 :定的量而言)’DNL誤差等於實際步長減去:;個 也就是說,INL·誤差相當於DNl誤差的總合。心/長 在得到本發明的-個或者多個實施例的^ 者瞭解到以下内容。在先前技術中的CDAC (圖 < 操作過程中,無論被轉換的資料字元是什麼,其:二目 ,的電容器,C1或者C2,用作最低有效位元的充恭電容 器cCH。然而’如果電容器C1或者C2不允許被任音^定, 而是必須根據被轉換的資料來指定’那麼INL誤差以被 减小。尤其是,如果一個判別規則被用於將電容器C1或 電容器C2初始指定為最低有效位元的充電電容器CcH,那 麼INL誤差可以被減小。上述的判別規則在本發明的一個 或多個實關巾均有揭示,其巾別規則的實施例可 以是: 、 規則 (η 12 1333336 23032pif 規則 (2) 如果 d ( i+] ) =di, 則交換電容器; 否則,如果d ( i+1 )关di, 則不交換電容器。 上述位元鄰接轉換決定規則的優點不僅在於其降低了 電容器的不匹配誤差(本質上是通過消除了位元0、 1 ' ......、N-1在轉換過程中累積的殘餘電壓),而且實現 這種優點的CDAC僅需要較少的記憶體即可,因此結構相 對簡單、晶片面積小、成本低等。交換電容器的一個實例 就是.若CI^Cch而C2=Csh ’則交換電容'使得C1=Csh 而C2=Cch,反之亦然。 圖2A至圖2G是定時序波形圖,其繪示了例如圖1A 中所示的開關補償電壓-電荷轉換電路的操作運算(根據本 發明的典型實施例)。 更詳細地說,圖2A至圖2G中的波形圖描述了開關補 償電壓-電荷轉換電路102在以轉換9-bit序列11000011 1 為特例時的操作運算。在圖2A至圖2G中,假設使用上述 規則(1 ),這樣,當(30二1時,電容器C1=CCH而電容器 C2=CSH。進一步的根據圖2A至圖2G所示,假設電容器 C1和電容器C2已經被初始化。例如,在一個時間間隔T0 的初始化過程可以通過對電容器Cl進行放電(再次地, C1=CCH(T0))而完成,電容器C1的放電是通過關閉開關 SW8並打開開關SW1、SW3、SW5實現,與此同時,電 14 L333336 23032pif 容器C2 (再次地,C2=CSH(T0))的初始化是通過對電容器 C2放電完成,對電容器C2的放電是通過關閉開關SW4 並打開開關SW2、SW6、SW9、SW10實現。換句話說, 開關SW8的功能能夠通過類似於以不同方式控制開關 SW3的途徑來實現。 在時間間隔T1期間,對應於位元dO的轉換,電容器 Cl (C1=CCH(T1))和電容器 C2 (C2=CSH(T1))通過打開 開關SW5而被隔離開。如圖2A至圖2G所示,在時鐘信 號週期的前半部分實行充電模式,此處Ti對應一個時鐘信 號週期,〜9。由於信號Sl_l的正脈衝(例如邏輯“1”) 使得開關SW1關閉,且信號S0_1的空脈衝(例如邏輯 “〇”)使得開關SW3打開,因此電容器C1(C1二CCH(T1)) 被充電至VREF(因為d0=l)。同樣的,通過信號Sl_2和S0_2 中的邏輯“0”使得開關SW2和SW4分別被打開,由此電 容器C2 ( C2=CSH(T1))被放電至Vss。 在時間間隔T1的後半部分(圖2A至圖2G中的陰影 以及元件標號202所示),進入到共用模式(或稱之為放 電模式)。此處,由於信號S2中的邏輯Ί”使得開關SW5 關閉,電容器Cl (C卜CCH(T1))上的電荷被分享至電容器 C2 (C2=CSH(T1))。與此同時,信號 S1—:!、Sl_2、S0J、 S0_2中的邏輯“0”使得開關SW卜SW2、SW3、SW4分 別打開。 在下一個時間間隔T2内,對應於位元dl的轉換,由 於dl = l (dl =d0 ) ’根據規則(2 )之規定’電容器需要被 15 23〇32pif =,因此’電容器C卜CSHff2)而電容器 ’而信號S0_2 電容器C2 在日痛1隔丁2的前半部分,當進入到充電槿气日:,二 信號SL2中的邏輯“〗,,使得開關sw2_,、W,由於 中的邏輯使得開g SW4打開,因此 (C2=Cch(T2))被充電至、(因為㈣) ,虎SI—卿」中的邏輯“〇,,將開關^ m cucbCsH(T2))由此被 在時間間隔T2的後半部分 :至Vss。 由於信號S2中的邏輯“Γ,使二二,式。此處, C2 ( C2-C 卜Μ ^開 關閉,電容器 2 ( C2-Cch(T2))上的電荷被分享至電容哭 (ci=csh(T2))。與此同時,僧號S1卜幻2 s〇 J 中的邏輯“0”使得開關州、SW2、SW3—、咖打2 在下-個時間_T3内,對應於位元们的轉換 ^ d2=〇 (儘管化1) ’根據規則⑺之規定,電容器不 而要被父換。在時間間隔T4内,對應於位元汜的轉換, =於d3=0=d2,根據規則(2 )之狀,電容器需要被交換。 為了簡潔起見,關於圖2A至圖2G中所繪示的電容器交換 決定的更多的描述在此不作贅述。 、 —圖3A是圖]B中所繪示的電荷注入保護電路以及差動 輪入放大器(differential input amplifier)的簡化示意圖。 圖3A中所示的電荷注入保護電路1〇6包括:運 ::器電容器 C2;開關 SW6、SW9、SWi〇 sw。 对於電狀人保護電路⑽而言 1,333336 23032pif 開關信號發生器(SSG)包括:接收信號DATA中的 每個字元的移位寄存器(shift register ) 5〇 ;轉換檢測器 (transition detector) 52,其從移位寄存器50接收第i個 位兀di和時鐘信號CLK,且其至少可用作鎖存器 (latch);互斥或閘(Exclusive-〇R,X〇R) 54,其從轉 換檢測為52接收被轉換檢測的出(transiti〇n_detectecldi, DTD)作為其中一個輸入信號;比較結果鎖存器% ’其接 收互斥或閘54的輸出(其執行比較運算);資料(或D) 鎖存為58,其從轉換檢測器52接收DTD值並將其做相應 的1遲以將di+i輸人至互斥或閘54的另—個輸入端;第 。/: 5虎t生5 6G ’其接收鎖存器56的輸出信號和時鐘信 二亚產生開關化就如―1和Sl—l; S二信號產發生 f接收鎖存器56的反相輪出值(通過反相器59) =、·里b虎CLK ’亚產生開關信號s〇 2和S1 2 ; 1 I4 5 CLK ^ ^ , 斥^位可存Λ %、轉換檢測器52、D_鎖存器58以及互 個二二5可以被看作是實現上述交換決定規則(2)的一 個例子。根據圖2A至圖2G中斛-,,,,, 術人員可以很容易的領會如何實二。本的技 6〇、第二信號產發生-上產發生器 圖5是一個以液晶顯示哭. 電路的系統方塊圖。。。為_使關ία至圖m令 2顯示器(LCD) 9Q包括:L⑶面板 動,;閘極驅動器13Q;計時請。源極驅動器= 1,333336 23032pif 包括:資料鎖存器103,舉例來說,其保存一個單N-bit 字元並將其並行(in parallel )輸出;CDAC 1 ] 1、112〜]]η 的組合體]05,其從資料鎖存器103接收N-bit字元;一組 緩衝放大器121、122〜〗2n,其設置在上述的組合體]05 與LCD面板92之間。每個CDAC lli相當於一個CDAC 100且其至少包括電壓-電荷轉換電路102和開關信號發生 器82。 圖6是操作位元鄰接電容器器切換CDAC的流程圖 (根據本發明的典型實施例)。 如圖6中所示,所述流程開始於步驟602,然後執行 至步驟604,將數i初始化,例如,i=0。然後執行判定步 驟606,判斷最低有效位元d0是否等於零。如果d0等於 零(即判斷結果為是),則執行步驟608,將第一電容器 C1指定為時間間隔T0内的充電電容器Cch 1即 C1=CCH(T0),並將第二電容器C2指定為第一日寺間間隔丁0 内的共用電容器CSH,即C2=CSH(T0)。如果d0不等於零 (即判斷結果為否),則執行步驟610,將第一電容器C1 指定為第一時間間隔T0内的共用電容器Csh ’即 C]=CSH(T0),並將第二電容器C2指定為時間間隔T0内的 充電電容器CCH,即C2=Cch(T0)。應該瞭解步驟606-610 對應於上述的規則(1)。
執行完步驟608或步驟610後,接著執行步驟612, 充電電容器CCH根據di的邏輯值進行充電,而共用電容器 CSH上的電荷被保留。然後執行步驟614,充電電容器CCH 19 1333336 23032pif 的電荷被共用電容器CSH共用。然後執行步驟616,判斷i 是否等於N。如果等於(即判斷結果為是),則執行步驟 61 8,充電電容器Cch與共用電容器Csh被隔開,共用電容 器CSH上的電荷被提供給運算放大器80的反相輸入端,充 電電容器CCH被放電。執行完步驟618之後,執行步驟 628,結束流程。如果步驟616的判斷結果為否,則執行判 斷步驟620。 在判斷步驟620中,判斷後一鄰接位元是否與當前位 元相同,即di+l=di是否成立。如果相同(即判斷結果為 是),則執行步驟622,將電容器交換。交換電容器的一 個實例就是如果C2=Cch且C1 =Csh 1則各開關設定被調 整’使得C2=Csh且C1=Cch ’反之亦然。如果步驟620的 判斷結果為否,則執行步驟624,不交換電容器。應該瞭 解步驟620-624對應於上述的規則(2)。 結束步驟622或步驟624之後,接著執行步驟626,i 被加1,即i=i+1。執行完步驟626之後,返回執行步驟612。 相比於先前技術中的累積交換決定法則,由於電容器 C1與電容器C2之間存在0.2%的不匹配誤差,本發明的至 少一個實施例在使用位元鄰接轉換決定規則(2 )和判別規 則])後可以使得INL誤差的均方根(root mean square, RMS)改進13.4%,而DNL誤差的均方根改進99.6%。此 外,此實施例中的最大INL誤差與先前技術相同,但是最 大DNL誤差僅僅是先前技術中的最大DNL誤差的〗%。 本發明的一個或複數實施例至少表現出以下的一個或 20 多個優點:電容器的不匹配誤差通過電容器交換得到補 償;電荷注入誤差和/或時脈饋入(colck feedthrough)誤 差通過單位增益放大器被減小;INL/DNL特性得到改善; 更好的性能和更高的精度(accuracy );低成本;晶片佔 據面積被減小(這可能是非常重要的優點,例如將其應用 在LCD中);以及轉換速度的改善。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精神 和範圍内,當可作些許之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者為准。 【圖式簡單說明】 圖1A是本發明的典型實施例所述的位元鄰接電容器 器切換循環式數位類比轉換器(CDAC)的示意圖。 圖1B繪示出根據本發明的典型實施例在圖1A中的位 元鄰接電容器切換循環式數位類比轉換器中增加表示電荷 注入保護電路的方框後的電路。 圖2A至圖2G是時序波形圖,其繪示了圖1A中所示 的開關補償電壓-電荷轉換電路的操作運算(根據本發明的 典型實施例)。 圖3 A是圖1B中所繪示的電荷注入保護電路以及差動 輸入放大器的簡化示意圖。 圖3B至圖3F是時序波形圖’其繪不了圖3A中所示 的電荷注入保護電路與差動輸入放大器的操作運算(根據 本發明的典型實施例)。 1.333336 23032pif 據此,電荷注入誤差即使未被實質消除也會被減小。 圖4繪示了圖1A至圖1B中所示的開關信號發生器的 示意圖(根據本發明的典型貫施例)。 圖5是一個以液晶顯示器為例的使用圖1A至圖1B中 電路的系統方塊圖(根據本發明的典型實施例)。 圖6是操作位元鄰接電容器器切換CDAC的流程圖 (根據本發明的典型實施例)。 圖7是先前技術所述的連續電荷再分配循環式數位類 比轉換器(CDAC)的示意圖。 【主要元件符號說明】 50 移位寄存器 52 轉換檢測器 54 互斥或閘 56 鎖存器 58 資料鎖存器 59 反相器 60、62、64 :信號發生器 80 :運算放大器 82 :開關信號發生器 90 :液晶顯示器 92 : LCD面板 100、11〗〜1 In、700 :循環式數位類比轉換器 102 :開關補償電壓-電荷轉換電路 103 :資料鎖存器 22 1333336 ' 23032pif 104 :增益放大器單元 105 :組合體 10 6 .電何注入保護電路 110 :源極驅動器 12]〜12η :緩衝放大器 130 :閘極驅動器 140 :計時器 602〜628 :步驟 _ Cl、C2 :電容器 CCH :充電電容器 CsH ·共用電容器 d0〜d8、di :位元 、DN-2〜D2、D,、D〇、DATA、CLK :信號 HVDD、VREF :參考電壓 N1、N2、N3 :節點 SO_l、SO—2、Sl_l、Sl_2、S2〜S11 :開關信號 • SB0〜SB3、SBINIT、SW1 〜SW11 :開關 T0〜T9 :時間間隔 - VDD :系統電壓 - Vss :系統接地電壓 23 (S )
Claims (1)
1333336 23032pif * 十、申請專利範圍: 1. 一種循環式數位類比轉換器,包括: 第一電容器C1和第二電容器C2 ; 在至少兩種充電-共用配置形式的其中之一中將所述 第一電容器C1和所述第二電容器C2可選擇控制性連接的 開關組合,第一配置形式具有作為充電電容器CCH的所 述第一電容器C1以及作為共用電容器CSH的所述第二電 容器C2,即CCH=C1且CSH=C2,而第二種配置形式具 有 CCH=C2 且 CSH=C1 ;以及 可基於給定輸出字元的相鄰位元使在所述第一配置形 式和所述第二配置形式之間的所述開關組合觸發的控制 σσ 2. 如申請專利範圍第1項所述之循環式數位類比轉換 器,其中所述控制器可進一步進行如下操作: 指定一個α電容器和一個β電容器作為所述第一電容 器C1和所述第二電容器C2,即Cdt=Cl且CP=C2,或反 之,Cdi=C2 且 CP=C1 ;以及 根據所述指定將所述開關組合初始化。 3. 如申請專利範圍第1項所述之循環式數位類比轉換 器,其中所述控制器可進一步進行如下操作: 基於一個 N-bit 輸出字元 dN-1、dN-2、......、d]、dO 的第i位元,根據以下規則在所述第一配置形式和所述第 二配置形式之間觸發, 如果d(i+l)=d(i),則觸發, 24 1333336 23032pif 如果d(i+1)#d(i),則不觸發。 4.如申請專利範圍第1項所述之循環式數位類比轉換 器,進/少包括單位增益放大器,以放大所述第二電容器 C2之電麈。 5·如申請專利範圍第4項所述之循環式數位類比轉換 器,其中所述單位增益放大器包括: 可選擇的將所述第二電容器C2設定為所述單位增益 放大器的回饋電容器的另一間關組合。 |
6_〆種=環式數位類比轉換器,包括: 第〆也谷态Cl和第二電容器C2 ; 在多少^兩種配置形式的其中之一中將所述第一電容器 C]和所述第一電容器C2可選擇控制性連接的開關組合, 第一配f形式具有作為充電電容器CCH的所述第一電容 器C1以及作為共用電容器CSH的所述第二電容器c2,即 CCH-C1見SH、C2 ’而第二種配置形式具有ccH=C2且 CSH=C〗;以及
藉由從最低有效位元至最高有效位元的次序标作 給定輸出字兀的位元使得在所述第〆酞置形式和所述第二 配置形式之/間^所述開關組合觸發的控制器。 7’種循&式數位類比轉換哭,用於轉換N-bit孚元, 所述循環式數,比轉換器包括: 第1容器Cl和第二電容器C2; 在至Ί兩_種§己置形式的其中之〆中將所述第〆電容器 C1和所述第―電容器C2可選擇控制性連接的開關雄合’ 25 1333336 23032pi「 第一種配置形式具有作為充電電容器CCH的所述第一電 容器C1以及作為共用電容器CSH的所述第二電容器C2, 即CCH二C1且CSHC2,而第二種配置形式具有CCI-I=C2 且CSH二Cl ;以及 控制器,在不必檢測所有N個位元的前提下,對於 N-bit輸出字元的第i位元,使得在所述第一配置形式和所 述第二配置形式之間的所述開關組合觸發。 8. —種數位類比轉換的方法,利用第一電容器C1和第 二電容器C2的充電-共用方案實現,此方法包括以下步驟: 檢測給定輸出字元的相鄰位元;以及 根據所述檢測,以兩種配置形式的其中之一將所述第 一電容器C1和所述第二電容器C2可選擇性連接,即第一 種配置形式中的所述第一電容器C1為充電電容器CCH, 且所述第二電容器C2為共用電容器CSH,而第二配置形 式中則反之。 9. 如申請專利範圍第8項所述之數位類比轉換的方 法,進一步包括以下步驟: 指定一個α電容器Cdt和一個β電容器C0作為所述第 一電容器C1和所述第二電容器C2,即C&=C1且CP=C2, 或反之,Cd=C2且Cp=Cl ;以及 根據所述指定將開關組合初始化。 10. 如申請專利範圍第9項所述之數位類比轉換的方 法,其中所述指定步驟包括以下步驟: 根據參考值判斷最低有效位元d0是否與邏輯參考值 26 1333336 ;3〇32Pif 有相同的邏輯值;以及 如果判斷結果為是,則指定Cdt=ci真cp==C2,如果 列斷結果為否,則指定Cdt=C2且cp=C】° 】]•如申請專利範圍第8項所述之棼仪類比轉換的方 法’進一步包括以下步驟: 對於 N-bit 輸出字元 dN-1、dN-2、.·....、dl、d〇 的苐 i位凡,根據以下規則在所述第—配置衫式和所述第二配 - 襄形式之間觸發, 如果d(i+l)=d(i),則觸發, 如果d(i+l)妾d(i),則不觸發。 12·一種數位類比轉換的方法,利用第〆電容器Cl和 第;電容器C2的充電-共用方案實現,所述數位類比轉換 白勺方法包括驟: 通過按照從最低有效位元至最高有效位元的次序操作 給定輪出字元的位元’以兩種配置形式的其中之一將所述 第〆電容器C1和所述第二電容器C2選擇性連接,即第一 适己ί形式中的所述第一電容器C1為充電電容器CCH,且 # 所述第二電容器C2為共用電容器CSH ’而第二配置形式 中則反之。 13. —種數位類比轉換的方法,利用第^電容器C1和 第二電容器C2的充電-共用方案實現,所述數位類比轉換 的方法包括: 提供所述第一電容器C1和所述第二電容益C2 ; 在至少兩種配置形式的其中之,中將所述第一電容器 C -S 27 1333336 23032pif C]和所述第二電容器C2可選擇控制性連接,在第一配置 形式具有作為充電電容器CCH的所述第一電容器C1以及 作為共用電容器CSH的所述第二電容器C2,即CCH=C1 且CSH=C2,而第二種配置形式具有CCH=C2且 CSH=C1 ;以及 在不必檢測所有N個位元的前提下,對於N-bit輸出 字元的第i位元在所述第一配置形式和所述第二配置形式 之間觸發。 • M.—種顯示裝置,包括: 顯示面板;以及 閘極驅動器與源極驅動器,以驅動所述顯示面板; 所述源極驅動器包括多個循環式數位類比轉換器,每 個所述循環式類比數位轉換器至少包括: 多個第一電容器C1和多個第二電容器C2 ; 在至少兩種配置形式的其中之一中將所述第一電 容器C1和所述第二電容器C2可選擇控制性連接的開關組 g 合,第一種配置形式具有作為充電電容器CCH的所述第 一電容器C1以及作為共用電容器CSH的所述第二電容器 C2,即CCH=C1,CSH=C2,而第二種配置形式具有 - CCH=C2 且 CSH=C1 ;以及 基於給定輸出字元的相鄰位元在所述第一配置形 式和所述第二配置形式之間使所述開關組合觸發的控制 器。 15.如申請專利範圍第14項所述之顯示裝置,其中所 28 1333336 23032pif 述控制器可進一步進行如下操作: 指定一個α電容器Cdt和一個β電容器C0作為所述第 一電容器C]和所述第二電容器C2,即C6=C1且CP=C2, 或反之,C6=C2且Cp=Cl ;以及 根據所述指定將所述開關組合初始化。 16. 如申請專利範圍第14項所述之顯示裝置,其中所 述控制器可進一步進行如下操作: 對於N-bit輸出字元dN]、dN-2、......、dl、dO白勺第 i位元,根據以下規則在所述第一配置形式和所述第二配 置形式之間觸發, 如果d(i+l)=d(i),則觸發, 如果d(i+l)尹d(i),則不觸發。 17. 如申請專利範圍第14項所述之顯示裝置,其中每 個所述循環式數位類比轉換器進一步包括: 放大所述第二電容器C2之電壓的單位增益放大器。 18. 如申請專利範圍第17項所述之顯示裝置,其中所 述單位增益放大器包括: 選擇性將所述第二電容器C2設定為所述單位增益放 大器的回饋電容器的另一開關組合。 29
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060000272A KR100690434B1 (ko) | 2006-01-02 | 2006-01-02 | 디지털 아날로그 변환기, 데이터 라인 드라이버,디스플레이 장치, 및 그 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200733573A TW200733573A (en) | 2007-09-01 |
TWI333336B true TWI333336B (en) | 2010-11-11 |
Family
ID=38102584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096100076A TWI333336B (en) | 2006-01-02 | 2007-01-02 | Bit-adjacency capacitor-switched dac, method, driver and display device |
Country Status (4)
Country | Link |
---|---|
US (1) | US7425913B2 (zh) |
JP (1) | JP4832282B2 (zh) |
KR (1) | KR100690434B1 (zh) |
TW (1) | TWI333336B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8866653B2 (en) | 2012-09-26 | 2014-10-21 | Realtek Semiconductor Corp. | Successive approximation analog to digital converter and method thereof |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100945514B1 (ko) * | 2007-03-27 | 2010-03-09 | 삼성전자주식회사 | 파이프라인 구조의 싸이클릭 디지털 투 아날로그 변환기 |
KR100947249B1 (ko) | 2007-08-28 | 2010-03-11 | 한국전자통신연구원 | 디지털-아날로그 변환기 및 그것을 이용한 아날로그-디지털변환기 |
JP5566211B2 (ja) * | 2010-07-15 | 2014-08-06 | ローム株式会社 | スイッチドキャパシタ型d/aコンバータ |
CN102385830A (zh) * | 2010-09-03 | 2012-03-21 | 奇美电子股份有限公司 | 缓冲装置及显示系统 |
US8284089B2 (en) | 2010-12-09 | 2012-10-09 | Stmicroelectronics Asia Pacific Pte Ltd | Cyclic digital-to-analog converter (DAC) with capacitor swapping |
US10498228B1 (en) * | 2010-12-20 | 2019-12-03 | Anadyne, Inc. | Sub-circuit with cyclically swapped standby circuits |
KR101723624B1 (ko) * | 2015-10-08 | 2017-04-06 | 동국대학교 산학협력단 | 싸이클릭 디지털-아날로그 변환기의 코어 회로 및 이를 포함하는 디지털-아날로그 변환기 |
KR102642577B1 (ko) * | 2016-12-12 | 2024-02-29 | 엘지디스플레이 주식회사 | 외부 보상용 드라이버 집적회로와 그를 포함한 표시장치, 및 표시장치의 데이터 보정방법 |
EP3657682B1 (en) * | 2018-11-26 | 2021-07-07 | Nxp B.V. | Digital to analog and analog to digital converter |
US11431348B2 (en) | 2020-02-21 | 2022-08-30 | Semiconductor Components Industries, Llc | Two-capacitor digital-to-analog converter |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4803462A (en) | 1987-08-11 | 1989-02-07 | Texas Instruments Incorporated | Charge redistribution A/D converter with increased common mode rejection |
US4831381A (en) | 1987-08-11 | 1989-05-16 | Texas Instruments Incorporated | Charge redistribution A/D converter with reduced small signal error |
JPH0946230A (ja) | 1995-07-27 | 1997-02-14 | Yamaha Corp | D/aコンバータ |
US5923275A (en) | 1997-10-22 | 1999-07-13 | National Semiconductor Corporation | Accurate charge-dividing digital-to-analog converter |
JP2000049612A (ja) * | 1998-08-03 | 2000-02-18 | Hitachi Ltd | D/a変換器 |
JP3564347B2 (ja) * | 1999-02-19 | 2004-09-08 | 株式会社東芝 | 表示装置の駆動回路及び液晶表示装置 |
US6225931B1 (en) * | 1999-08-30 | 2001-05-01 | Industrial Technology Research Institute | D/A converter with a gamma correction circuit |
JP4237347B2 (ja) | 1999-09-21 | 2009-03-11 | 日本テキサス・インスツルメンツ株式会社 | D/a変換方法及びd/aコンバータ |
US6359475B1 (en) | 2000-08-30 | 2002-03-19 | Microchip Technology Incorporated | High-speed, low-power sample and hold circuit |
JP2002297363A (ja) | 2001-03-28 | 2002-10-11 | Ricoh Co Ltd | 画像出力装置、画像出力方法、画像出力方法をコンピュータに実行させるプログラム、およびそのプログラムを記録したコンピュータ読み取り可能な記録媒体 |
US6838930B2 (en) * | 2001-11-28 | 2005-01-04 | Freescale Semiconductor, Inc. | Switched capacitor amplifier with high throughput architecture |
JP4047594B2 (ja) | 2002-02-04 | 2008-02-13 | 東芝松下ディスプレイテクノロジー株式会社 | 信号処理回路 |
US6778121B2 (en) * | 2002-06-13 | 2004-08-17 | Engim, Inc. | High linearity digital-to-analog converter |
GB0318611D0 (en) | 2003-08-08 | 2003-09-10 | Koninkl Philips Electronics Nv | Circuit for signal amplification and use of the same in active matrix devices |
US6924760B1 (en) | 2004-02-27 | 2005-08-02 | Standard Microsystems Corporation | Highly accurate switched capacitor DAC |
GB2425416B (en) * | 2005-04-19 | 2009-10-14 | Wolfson Microelectronics Plc | Improved switched capacitor DAC |
KR100660886B1 (ko) * | 2005-11-08 | 2006-12-26 | 삼성전자주식회사 | 커패시터와 op 앰프를 이용하는 디지털 아날로그 컨버터 |
-
2006
- 2006-01-02 KR KR1020060000272A patent/KR100690434B1/ko active IP Right Grant
- 2006-12-26 US US11/644,991 patent/US7425913B2/en active Active
- 2006-12-28 JP JP2006354899A patent/JP4832282B2/ja active Active
-
2007
- 2007-01-02 TW TW096100076A patent/TWI333336B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8866653B2 (en) | 2012-09-26 | 2014-10-21 | Realtek Semiconductor Corp. | Successive approximation analog to digital converter and method thereof |
Also Published As
Publication number | Publication date |
---|---|
US20070216563A1 (en) | 2007-09-20 |
JP4832282B2 (ja) | 2011-12-07 |
US7425913B2 (en) | 2008-09-16 |
TW200733573A (en) | 2007-09-01 |
JP2007184930A (ja) | 2007-07-19 |
KR100690434B1 (ko) | 2007-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI333336B (en) | Bit-adjacency capacitor-switched dac, method, driver and display device | |
US7812757B1 (en) | Hybrid analog-to-digital converter (ADC) with binary-weighted-capacitor sampling array and a sub-sampling charge-redistributing array for sub-voltage generation | |
US9219492B1 (en) | Loading-free multi-stage SAR-assisted pipeline ADC that eliminates amplifier load by re-using second-stage switched capacitors as amplifier feedback capacitor | |
TWI325683B (en) | Offset adjusting circuit and operational amplifier circuit | |
US6753801B2 (en) | Fully differential reference driver for pipeline analog to digital converter | |
TWI353110B (en) | Offset adjustment device, semiconductor device, di | |
TWI332768B (zh) | ||
TWI454062B (zh) | 自我校正的電流源及使用該電流源的數位類比轉換器及其操作方法 | |
JP2945805B2 (ja) | A/d変換器 | |
EP2401814B1 (en) | Capacitive voltage divider | |
JP2007049637A (ja) | 逐次比較型ad変換器。 | |
CN101133556A (zh) | 具有缩放参考电压的开关电容器电路 | |
KR101253224B1 (ko) | 아날로그 디지털 변환기 | |
WO2001047123A1 (fr) | Convertisseur n/a de haute precision | |
KR100945514B1 (ko) | 파이프라인 구조의 싸이클릭 디지털 투 아날로그 변환기 | |
EP1076874A1 (en) | Method and circuit for compensating the non-linearity of capacitors | |
TW589782B (en) | Pseudo-differential amplifier and analog-to-digital converter using the same | |
US6778121B2 (en) | High linearity digital-to-analog converter | |
US10833692B1 (en) | Small low glitch current mode analog to digital converters for artificial intelligence | |
US10797718B1 (en) | Tiny low power current mode analog to digital converters for artificial intelligence | |
US10862495B1 (en) | Glitch free current mode analog to digital converters for artificial intelligence | |
US10476513B1 (en) | SAR ADC with high linearity | |
WO2010033391A1 (en) | Gray code current mode analog-to-digital converter | |
US7414556B2 (en) | Analog-to-digital converter | |
US7683820B2 (en) | Charge-domain pipelined charge-redistribution analog-to-digital converter |