TWI330005B - Encoding and decoding methods and systems - Google Patents
Encoding and decoding methods and systems Download PDFInfo
- Publication number
- TWI330005B TWI330005B TW095142964A TW95142964A TWI330005B TW I330005 B TWI330005 B TW I330005B TW 095142964 A TW095142964 A TW 095142964A TW 95142964 A TW95142964 A TW 95142964A TW I330005 B TWI330005 B TW I330005B
- Authority
- TW
- Taiwan
- Prior art keywords
- code
- encoder
- information
- bit
- lit lit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/296—Particular turbo code structure
- H03M13/2972—Serial concatenation using convolutional component codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1191—Codes on graphs other than LDPC codes
- H03M13/1194—Repeat-accumulate [RA] codes
- H03M13/1197—Irregular repeat-accumulate [IRA] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2939—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using convolutional codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/296—Particular turbo code structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0065—Serial concatenated codes
Description
P52950007TW 21829twf.doc/006 九、發明說明: 【發明所屬之技術領域】 本發明一般來說涉及通道編碼技術領域,且更明確地 說,涉及使用基於累加碼(accumulate code)的編碼和解 碼演算法的方法和系統。 【先前技術】 人們已經越來越接受渦輪碼(turbo code)和低密度奇 偶校驗(low-density parity-check,LDPC )碼作為用於通信 系統、尤其是用於無線移動通信系統的錯誤更正編碼標 準。渦輪碼和LDPC碼兩者都可用於實現近容量性能 (near-capacity performance )。 渴輪碼通常可包含兩個或兩個以上迴旋碼 (convolutional code)。渦輪碼可由具有兩個或兩個以上 的迴旋碼編碼器和若干交錯器(interleaver;)所建構。可通 過使用迭代解碼技術(iterative decoding technique)來解 碼。經渦輪碼編碼的資訊’其計算複雜度(c〇mputati〇nal complexity)與每個迴旋碼所需的計算複雜度相當。然而, 迭代地解碼每個迴旋碼可能導致延遲,且因此可能增加底 層通 k 系統(underlying communication system )的等待時 間。 、 與,尚輪碼不同,LDPC碼一般來說不具有確定結構, 且可由稀疏奇偶校驗矩陣(即,具有相對較小數目的i的 矩陣)來Μ。LDPC碼射視為職於稀疏奇偶校驗矩 1330005 P52950007TW 21829twf.doc/〇〇6 陣的列(row )的多個單奇偶校驗(singie parity check,sp(:) 碼的組合。因此’ LDPC解碼料為大量相對較簡單的子 • 解碼器(每個SPC碼-個子解碼器)的組合。可通過迭代 、 地父換子解碼器之間的資訊來執行解碼,所述子解碼器的 任務包含提供關於每個spC碼的資訊。舉例來說,可通過 使用可靠傳遞(belief propagation,BP)演算法、和積演算 法(sum-product algorithm, SPA )或最小和演算法(min_sum φ algorithm)來執行解碼過程。然而,通常基於電腦所產生 的偽隨機奇偶校驗矩陣(pSeud〇_rand〇ln parity_check matrix)來設計LDPC碼’因此LDPC碼不具有簡單的編 碼結構。在某些情況下,由於LDPC編碼結構複雜度較高, 在某些通信系統中使用LDPC可能是不切實際的。 已經開發了技術以改進渦輪碼和LDPC碼的性能。舉 例來說’ Li等人的/VW⑽e codes with near-capacity performance and low decoding cowp/ex办 ’ IEEE Trans. Inform. Theory,第 50 卷,第 • 31-46 頁(2004 年1 月)’提出了積累力 σ( pr〇duct accumuiate, PA)碼’其是基於為SPC碼的渦輪積或直接積的外代碼 子與迴旋碼的内代碼字的串列級聯(serial concatenation) 而建構的。儘管此類技術減少了編碼和解碼處理的一些計 算複雜度,但計算量可能仍然較高,且因此對例如高速無 線通信和/或高密度儲存應用的某些應用來說,可能是不理 想的。同樣,用於此類技術的交錯器的記憶體項目(memory entries)的大小可等於要編碼的資訊位元的長度,這在編 1330005 P52950007TW 21829twf.doc/006 碼過程期間可能需要使用較大量的記憶體。在例如可攜式 通信裝置的某些情況下,此類記憶體要求可能是不切實際 的或不理想的。 符合所揭示的實施例的某些特徵的方法和系統旨在 解決上文所陳述的問題中的一者或一者以上。 【發明内容】
+询不内谷的一個方面包含用於資訊處理應用的編 瑪器。所述編碼器可包含:輸入,其經配置以提供需編碼 的資訊位元;和前饋迴旋外代碼編碼器,其經配置以編碼 所述貢訊位元以產生包含資訊位元和奇偶位元的經編碼的 位兀。編碼器還可包含:至少一個交錯器,其經配置以交 錯所述經編碼的資訊位元以產生外代碼字;和基於碼率^ 1的1/(1+D)累加碼的内代碼編碼器,其經 所 =外代碼字以產生對應於資訊位元的—個或一個以
麟本另一方面包含用於資訊處理應用的解 的^解制=4 $可包含:輸人’其經配置以提供接收到 的而解碼的貪訊;和内解竭器’其經 =_ =1的U㈣累加碼的内代碼編碼器== 以產生對數概似比。所述解碼器還可包含·倾碼 ”經配置以解碼由前饋迴旋外代碼 ·解碼器, 便產生外在資訊;和交錯器,b配ί碼的外代碼字,以 到内解碼器的外在信息。另外,解从乂錯從外解碼器 其經配置贿交錯從内解 解=包含解交錯器, 卜解碼盗的對數概似比。 1330005 P52950007TW 21829twf.doc/006 一本揭π内谷的另-方面包含在資訊處理應用中編碼 貝訊位兀的方法。所述方法可包含:獲得需編碼的資訊位 .70 ;和使时饋迴旋外代碼編碼n來編碼所述f訊位元, • 讀產生包含資麻元和相位元驗編碼的資訊位元。 所述方法f可包含:通過使用至少-個交錯器來交錯所述 紅編碼的貝訊位凡以產生外代碼字;和通過使用基於碼率 2 1的1/(1+D)累加碼的内代喝編碼器來編碼所述外代碼 # 以便產生對應於資訊位元的-個或-個以上代碼字。 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂,下文特舉較佳實施例,並配合所附圖式 明如下。 【實施方式】 現將詳細參考在關中所說明的示範性實施例。在任 何可能的财,圖示巾始終使__參考標號來代表相 同或相似部分。 圖1繪不含有符合本發明的某些實施例的示範性資訊 ,統100。資訊系統100可包含任何合適類型的資訊處理 系,’例如電腦系統、通信設備、f料儲㈣統和/或無線 通信裝置。資訊系統100可處理經編碼的資訊,且可涉及 對某些資訊的編碼和/或解碼。 如圖1中所示,資訊系統1〇〇可包含處理器1〇2、隨 機存取s己憶體(random access memory,RAM) 104、唯讀 記憶體(read-only mem〇ry,R〇M) 1〇6、控制台 1〇8、輸入 1330005 P52950007TW 21829twf.doc/006 裝置110、恥介面112、資料庫114和儲存器116。廡瞭 解,所列裝置的類型和數目僅為示範性的且不希望為限制 • 性的。可改變所列裝置的數目,可移除某些裝置,且可添 加其他裝置。 “ 4理H 102可包含任何合適_的通用微處理器、數 位信號處理器、應用特定積體電路(applieatk)n integrated circuit, ASIC)或微控制器。處理器1〇2可執行 籲 €腦程式指令序列,以便執行各種資訊處理功能,其中包 含某些編碼和/或解碼功能。處理$ 1〇2可搞合到或接入其 他裝置,例如RAM 104、ROM 106、控制台108、輸入^ 置11〇、通信介面112、資料庫114和/或儲存器116 , ^ 便完成電腦程式指令的執行。 。。電腦程式指令可從唯讀記憶體(R〇M) 1〇6或從儲存 态116載入到ram 104中以由處理器1〇2執行。儲存器 116可包含任何合適類型的大容量儲存器,以儲存處理器 1〇2可此需要用來執行處理/功能的任何類型的資訊。舉例 •來說,健存器116可包含一個或一個以上硬碟裝置、光碟 裝置、軟碟裝置和/或其他儲存裝置以提供儲存空間。 控制台108可提供圖形使用者介面(graphic user mtaface,GUI)或其他使用者介面,以便將資訊顯示給資 訊系統100的使用者。控制台1〇8可包含任何合適類型的 貧訊顯示裝置或電腦監視器。可提供輸入裝置11〇以供所 述使用者將資訊輸入到資訊系統1〇〇中。輸入敦置ιι〇可 包含袖珍鍵盤、鍵盤、滑氣或其他光學或無線輪入裝置等 1330005 P52950007TW 21829twf.doc/006 等 資料庫114可含有由處理器1〇2使用的任何資訊。資 料庫114可包含任何類型的商業或定製資料庫。資料庫114 還可包含用於分析資料庫中的資訊的分析工具。 通信介面112可提供通信連接以使資訊系統1〇〇能夠 與其他通信系統交換資訊,和/或還可為要通過電腦網路 (例如網際網路)遠端存取的資訊系統丨〇 〇提供網路連接。 、通=介面U2可包含任何合適裝置以提供一個或一個 以上通心通道,例如無線通信通道、有線通信通道和/或光 學通信通道。通信通射能要摘通過通信通道交換的資 訊進行編碼以改進資訊的品質,例如減少的位元錯誤率 (bit error rate,BER)等等。因此,通信介面112和/或處 理器=2可提供編碼器和/或解碼器,其對通過通信通道交 換的,訊實施某些編碼和/或解碼魏。圖示符合本發 明的示範性編碼器的方塊圖。 六钭中所不編碼器2〇0可包含外代碼編碼器202、 二;訊:内代碼編碼器206。輸入208可包含任何類 可接供1丨绝^,例如貪訊位元流或資料序列等等。輸入208 資料可稱為代:編碼的資訊 代表經編媽沾次 步〇 & 、、且代碼子。代碼字可 資㈣單元ΐ訊的—部分或由編碼裝置產生的經編碼的 饥編竭器202編碼的資料序列可由交 •曰l父錯的經編碼的資料序列可稱為外代碼 P52950007TW 21829twf.doc/006 字,且外代碼字可進一步由内代碼編碼器206編碼以產生 内代碼字。接著,内代碼字可經處理和/或提供作為輸出 210。輸出210可稱為經編碼的資料序列,且可進一步經處 理或通過通信通道傳輸。 外代碼編碼器202可包含任何合適類型的編碼器,例 如區塊編碼器(block encoder)或迴旋編碼器。在某些實 施例中’外代碼編碼器202可包含具有(1+D)形式的前饋迴 旋編碼器,其中D可稱為延遲單元。如本文所使用,前饋 代碼代表由前饋暫存器庫(feedforward register bank )產生 的代碼’且迴旋碼代表通過使用當前資料位元(current data bits )加上來自需編碼的資訊位元流的先前資料位元中的一 些資料位元所建構的代碼。還可使用其他類型的編碼器。 父錯器204可包含一個或一個以上合適的交錯器,例 如k機父錯器、區塊交錯器(bl〇ck interleaver)、對角線交 錯器(diagonal interleaver )和/或圓形移位交錯器 (circular-shifting interleaver)等等,用於交錯資料序列, 例如以一對一確定性格式(deterministic化加扣)重新配置 貢料序列=次序。在資訊資料序列由内代碼編碼器2〇6進 f編碼刖,交錯器204對由外代碼編碼器2〇2編碼的資 訊資料序列進行交錯。兩個編碼ϋ之間的經交錯的資料序 歹i(例如,外代碼字)可增加由外代碼編碼器202提供的 貪料序列的各個資料塊之間的解相關(decorrelati〇n )。在 某些情況下,交錯器綱可視作包含在外代碼編碼器2〇2 1330005
P52950007TW 2l829twf.doc/006 另外,内代碼編碼器206也可包含任何合適類型的編 馬器,例如塊編碼益或迴旋編碼器。在某些實施例中内 、 代碼編碼器2〇6包含具有1/(1+D)形式的碼率i的遞迴迴旋 -· 内代碼編碼器。然而,還可使用其他類型的編碼器。另外, . 外,碼編碼器2〇2、交錯器204和内代碼編碼器2〇6或編 碼器200可由硬體、電腦軟體或硬體與電腦軟體的組合來 實施。如本文所使用,編碼器(例如外代碼編碼器2〇2、 • 内代碼編碼器2〇6等等)的碼率(code rate)代表輸入位 元的數目與輸出位元的數目的比率。舉例來說,具有碼率 1的内編碼器可指示輸入位元的數目等於輸出位元的數 目。另外,級聯編碼系統(concatenated c〇ding system )(例 如編碼器200)的碼率等於内代碼與外代碼的碼率的乘積。 圖3中說明例如外代碼編碼器2〇2、交錯器2〇4和内 代碼編碼器206等等的編碼器2〇〇的示範性配置。如圖3 中所示,輸入208可包含大小為k=mr (k、m、Γ為整數) 的資訊位元。可提供解多工器3〇2以將資訊位元解多工成 m個塊,所述m個塊中的每一者都具有Γ個資訊位元。外 代碼編碼器202可包含低權數生成多項式(1〇w wdght generator polynomial) 304_13〇4_2,和 3〇4_m,其中的每 一者都分別個別地表示為gi(D) ’其中卜〇,…,m_i。每個生 成多項式gi(D)在本文都稱為編碼分支,且每個編碼分支都 分別耦合到對應的交錯器306_1,306_2”..和306_111。另外, 外代碼編碼器202可由系統生成矩陣[丨,gi(D)]表示,其中 12 1330005 P52950007TW 21829twf.doc/〇〇6 大小為r的每個塊都可獨立地由對應的生成多項式 (例如對應地編碼分支)來編碼,且還可同時作為系統輸 出312 1,312-2,…,和312-m (例如m個塊的資訊位元)。 如本文所使用,系統輸出代表縣t訊位元,例如且有r 個資訊位元的解多工原始塊。 /、
交錯器204包含交錯器扣卜丨,3〇62,和 306-m,其中的每一者都分別個別地表示為^,其中 〇’...,m-l,用於父錯來自生成多項式…和 304-m的各個輸出。事實上,π。可省略而不會產生不利 影響。同樣,交錯器204可進一步包含交錯器31〇,表示 為π,所述交錯器耦合到内代碼解碼器2〇6,以便在外代 碼字由内代碼編碼器206編碼前交錯外代碼字◊來自交錯 器306-1,306_2,·..和3〇6_m的輸出由加法器細求和,以曰 便產生大小為r的奇偶位元(paritybits) 314。如本文所使
11奇偶位元314代表用於通過通信通道傳輪的資訊的錯 =測和/或錯誤校正的冗餘資訊位元。加法器遍可使用 任何合適類型的加法(例如模數_2加法 交錯器的輸出的總和。 τ异本目 开位元314與系統輸出批1,312·2,·..312-1、級聯以 =成=原始mr個資訊位元和Γ個奇偶位元的(m+1)r個 t if °(m+1)r個位S的序列可進一步由交錯器⑽ 乂錯。接著’經交錯的(m+1)r個位元 206(,,^, 編碼以產生輸出210。 手lUc編碼盗)
13 1330005 P52950007TW 21829twf.doc/006 由編碼器200 (或編碼器206)產生的代碼字(例如 輸出210)可表示為(n,k)=((m+l)r, mr)線性代碼,其中(n,k) 代表接受具有k個資訊位元塊且產生具有η個經編碼的資 訊位元(n-k個冗餘位元加到k個資訊位元)的塊的線性 代碼。由編碼器2〇〇產生的代碼的碼率計算為: R = mr/(m + l)r = m/(m + 1),其中 m > 1 ^ 另外,當時,R = m/(m+ ο》%,圖3中所示的 編碼器200的配置可用於產生高碼率代碼,即碼率R > 乂。 圖4繪示編碼器2〇〇的另一示範性配置。在某些實施 ^中’如圖4中所示,生成多項式304-1,304·2,…和304-m =擇為等於1+D,即gi(D) = 1+D,其中i咳,—,且 、夕項式p(D)可選擇為i/(1+D)。由此配置產生的代碼 例如輪出21〇)在本文可稱為單·前饋寄存器迴旋累加 SFl^f、e_fee胞黯心咖如C_Qluti㈣ 暫存时j °即’(1+D)形式的外代碼字的實施由單前饋 臀存時實施,且所得代碼為迴旋累加碼。 另外^代碼字的生成矩陣可在數學上表示為: 八0 …〇 g1+d 1
G 0 Ir 0
0 0 · · Jr G1+DnT (1) 叫其中f。省略;Ir表示rxr單位矩_其中i=i matrix) · B r * - 、矩陣(row permutation ’且G1+d& w二元生成矩陣,其等效於其中 ,· g~f 14 1330005 P52950007TW 21829twf.doc/006 生成1+D捨位到長度Γ的迴旋編碼器。生成矩陣Gi+d可在 數學上表示為: • m 1 1 0 …0 0 1 1 …0 ^1+D = 000··. 1 (2)
另外,外代碼字的奇偶校驗矩陣可從等式d)導出 為: h=[g^d ^TGtD ... nl_iG%D Ir J (3)
從(2)和(3)中可觀察到,H中1的數目較小,即 奇偶校驗矩陣Η擁有較小密度的1。η的行權數(即行中 的1的總數目)至多為2m+l,且其列權數(即列中的j 的總數目)至多為2。從(3)中還可觀察到,外代碼字的 最小漢明距離(Hamming distance)為2。舉例來說,當 m=l時,如從奇偶校驗矩陣H的結構中可觀察到,恰好存 在權數2的一個代碼字。的最後權數丨行與單位矩陣 h的最後權數1行相同,這表示外代碼字的最小漢明距離 為2 〇 ' 儘管外代碼字的最小漢明距離為2,但當代碼長度n 較大時’權數2外代碼字的平均數目可僅為單個參數111的 函數。在某些實施例中’交錯器q,其中i= ,可 為概率裝置(probabmsticdevices)並彼此獨立。從奇偶校 驗矩陣(3)中可觀察到,權數2外代碼字的平均數目等於 15 1330005 P52950007TW 21829twf.doc/006 H中相同行對的平均數目。如果4為漢明權數2的外代碼 字的數目,且Γ較大(即,當代碼長度n= (m +丨允較大時^ 那麼權數2外代碼字的數目推導為: Ί Μ 心(n 料甲’⑷ 因此,權數2外代碼字的數目僅取決於參數瓜,其僅 與所建構的代碼的碼率有關,而與塊長度Γ無關。另^, 權數2外代碼字如下文所述完全消除。 當將每個(1 + D)編碼器的初始狀態設定為每個塊中 的最後資訊位元的值,初始狀態下的(1 +D)編碼器的位元 尾部格形(bit tailing trellis)與(1 +D)編碼器的最終狀態 下的位元尾部格形變成相同。G1+D二元矩陣變成迴圈矩 陣’其中[1,1,0,._.,0]為第一列。另外,如果m = 2,那麼 將不存在權數-2代碼字。即使m>2,只要!^<以(通常 是這樣的情況),便有可能設計交錯器Πι,.·.,Πιη ΐ,以使二 等式(3)的任何兩行都彼此不同,以便為錯誤更正 效的代碼。 再有 在某些實施例中,編碼器200還可經配置以執行低喝 率編碼,以便產生具有碼率R^1/2的低碼率代碼。圖5繪 示用於低碼率代碼的編碼器200的另一示範性配置。如^ 5中所示’輸入208可包含Γ個資訊位元,而不是咖個^ 訊位元。所述r個資訊位元,即輸入208,可複製m次,、 且複製的r個資訊位元中的每個資訊位元都可由交錯器口 (其中 i = 0”..,m-卜即交錯器 306-1,306-2,…和 306^)1 1330005 P52950007TW 21829twf.doc/006 II 306-1, 306-2,...^ 3〇6.m^im^^ 對應的分支編碼器304-1,304-2,...和304_m與輸入2〇8之 間然而,實際上,Π〇可省略,而不會產生任何不利影響。 來自交錯器30W,3〇6·2,...和3Q6_m的經交錯的位元由且 有生成多項式304-^ 304-2, ...和3〇4_m (例如gi(D),/中 ^ = 〇,.·.,m- i )_應迴旋碼來編竭,以便產生大小為咖 個位元的總的經編碼的位元。 總和經編碼的⑽個資崎标未經編躺㈠固㈣ 位元具有加母個低的大小。另外,來自外代碼編碼器 2〇2的(m+1)r個資訊位元進一步由交錯器31〇 (即π)交 錯,且接著經交錯的(m+1)r個資訊位元由内代碼編碼器 2〇6 (例如具有生成刚_率1迴旋編碼器)編碼以 便產生大小為(m+l)r個資訊位元的輸出21〇。因此 構的代碼具有碼率R = r/(m+1h1/(m+l)。因為^建 因此RS1/2 ’所以圖5巾所示的編㈣獅 產生低碼率代碼(即,具有碼率时/2的代用於 圖6繪示祕低碼率代碼的編碼器綱 304-! 3^04-2,.> 304-, W^l+D^,,pgi(D) = 1+D; ,、中i 0”..,m-l,且生成多項式p(D)可 以便ίΛΓΓ„Γ?ίΤ車在數學上可表示為: 對等式⑺與等式⑴進行比較,可觀察到率 1330005 P52950007TW 21829twf.dOC/〇〇6 字的對偶竭(d—。在高 碼率代碼的一個實施例中,m — 你门 202 °又疋為,以使得外代碼 中,來自每個二高碼率代碼的另-實施例 直接添加到交錯器31Q的;^giD)) 可 器306+购,·..和3G6_m’以便可完全消除交錯
π*、隹另m210 (例如由編碼器2〇0編碼的資訊位元)
It = 112傳輸到其他通信系統。通信介 2還可從其他通信系統接收由編碼器 200原始地、扁碼的資訊。通信介面ιΐ2和/或處理器觀還 I提供-個或-似上解抑,以便解碼所接㈣的經編 碼的貧訊位元。圖7繪示示紐解啦·的方塊圖。
如圖7中所tf ’解碼器7〇〇包含内解碼器7〇2、外解 碼器704、解交鮮706、交錯器和決策裝置71〇。解 碼器70G可實施為任何合軸型的迭代解碼演算法,例如 可靠傳遞(belief pr0pagati0n,Bp )演算法等等。解碼器7〇〇 還可用於執行硬決策解碼(harddecisi〇ndec〇ding),(例 如)以便從所接收到的資訊位元中確定訊息位元 (determine message bits )。 内解碼器702可包含用於解碼由内代碼編碼器2〇6編 碼的資訊的任何合適類型的解碼器。舉例來說,内解碼器 702可包含基於2狀態BCJR演算法的解碼器,例如1974 年 L. R‘ BaM 等人在 〇ptima! Decoding of Linear Codes for
Minimizing Symbol Error Rate > IEEE Trans. Inform. 18 P52950007TW 21829twf.doc/006
The〇ry,第20卷,第284-278頁中所述的解碼器。28仁278, 1974.另外,外解碼器702可包含用於解碼由外代碼’ 器202編碼的資訊的任何合適類型的解碼器。舉例來說 外解碼器702可包含基於訊息傳遞演算法的解碼器。 在某些實施例中,所接收到的資訊712提供到解碼器 700以進行解碼。接收到的資訊712可能與由例如編碼器 200的特定編碼器編碼的原始訊息有關。接收到的資訊7以 ^可基於特定調變機制而解調,且可從具有特定特徵的通 信通道傳輸。舉例來說,接收到的資訊712可以二進位相 =鍵控(binary phase shift keying,BPSK)來進行調便調 變且可通過加性白高斯雜訊(additive White Gaussian noise,AWGN)通道來傳輸。然而,還可使用其他通道(例 如,FIR濾波器通道等等)或調變機制。 接收到的負訊712可基於原始訊息位元、編碼器2〇〇 (例如,外代碼編碼器202、内代碼編碼器2〇6等等)、 調變機制和/或通道特徵來數學上地表示。舉例來說,χ = =1’ &’ .··,χη]可用於表示來自外代碼編碼器2〇2的代碼 的最前k個位絲示訊息位元,j_最後n_k個位元 為奇偶位元或奇偶校驗位元’例如冗餘位元。 _另外’ y = [y】,yz,…,yn]可為由交錯器2〇4交錯的χ的 父錯編碼位元(即,y=nx)。交錯的編碼位元y可由内 代碼編碼器206 (例如比率1 Ud + D)迴旋編碼器)編碼, =便產生經編碼的位元z= [Zl,…,Ζη],其中& = ^q + %, /、中i 1,·..,n ’具有初始條件zo = 〇。在經由AWGN通 1330005 P52950007TW 21829twf.doc/006 道使用BPSK調變的實例中’ BpsK調變器後的信號可表 71^ 為·
Sj = 2zj — 1 通道輸出可表示為: Γΐ = Sj + ηί 其中W為具有變數<的零均值白高斯雜 white Gaussian noise )。 、接著:接收到的資訊712可由‘㈨來表示,其中L U外t貧訊。代碼字X可由圖表來結構上地表示。外在 5接Γ到的代碼字中的給定位元的對數概似比 2 (其基於代碼字中騎有其他 碼字的已域彳^=·數^tb)和絲性圖表中的代 ⑽由内解的:數概似比可稱為内在資訊。 遞迴解碼演算法來解碼σ ^碼盗 704通過使用(例如) 為通過表代碼字X的解碼過程可 任何迭代(例如t最小總成本的代碼字。在 用於叩,加解碼器702 (例如, 比(LLR) η和來解“)可基於接收到的對數概似 資訊來計算yi的心迭代處❸卜解碼ϋ ‘⑻的外在
其中下標I 器704的變數;下椁2表示從内解碼器傳遞到外解碼 解碼器702的變赵π今I表示從外解碣器704傳遞到内 ’g(·,·)表示内解碼器702的解碼函數; 20 1330005 P52950007TW 21829twf.doc/006 的通道獲得的 且LCH(yi)表示從具有, LLR。 I ( 二若通气為AiWGN通道,可表示為 X n;〜LLR lU(X) 1可由解交錯器706較錯以產 生“(‘LLR。解交錯器通常執行交錯器的相反操作。 同時,外解碼器7〇4可基於LLRfc::^,尤,在外代碼 字的圖表上執行BP演算法,且可輸出 ^)=邮⑽,其中h(·)表示外解媽器綱的解碼函數°, 八可通過在由(3)巾給㈣奇偶校驗矩陣指定 算法來實施。接著,外在資訊可由交錯器7〇8 來父錯,且為下一迭代產生LLR的(兄)匕。 在足夠數目的迭代〇始,„
= = 作為經解碼的二::J 裝置㈣r作:產生原始訊息位元二: ^ , 其中 i=l,...,k, 接著’原始訊息位元7ί4 , 1⑻且由資訊系統!〇〇進一步處理。決訊系統 =可:適的邏輯裝置’例如軟:、體 的組=錄射卜«贿料縣訊息者 102可執行某些軟體程式 +财4,處理裔 某些處理。圖8洛干+ 為、、扁碼和/或解碼目的而執行 處理器:. 確定要=和/或解碼過程。 要用於編碼和/或解碼過程的編碼碼 21 1330005
P52950007TW 21829twf.doc/006 率(^驟802)。處理器102基於是使用高碼率代碼還是 低碼率代碼來確定編碼碼率。處理器102還可基於來自資 k 1統100的使用者的輸入或配置或者基於來自其他系統 ; 的交換資訊來確定編碼碼率。在一個實施例中,處理器102 為低碼率代碼確定1/2的碼率,和/或為高碼率代碼確定32/33 的碼率。然而,可為高碼率代碼使用1/2與32/33之間的任 何數位,例如3/4。 籲纽1 102還確Μ祕編碼和/或解碼過程的代碼 塊大小(n,k)(步驟8〇4)。處理器1〇2可基於來自資訊 ^統100的使用者的輸入或配置或者基於來自其他系統的 交換資訊來確定代碼塊大小。在一個實施例中,處理器 將代碼塊大小綠定為(n,k) = (1336, 1〇〇2)、(5336, 4和 (21336, 16002)中的一者。 另外’處理H 102確定是執行編碼過㈣是解碼過程 (步驟806^如果處理器102確定執行編碼過程(步驟 806’是)’那麼處理器102從例如硬體裝置或軟體應用的 訊息源獲得需編碼的原始訊息(步驟8〇8)。處理器1〇2 進-步將訊息提供到編碼器2〇〇以編碼所述訊息°(步驟 810)。在訊息被編碼後,處理器1〇2使得經編碼的訊息被 調變和/或在通信通道上傳輸(步驟812)。 另一方面,如果處理器102確定執行解碼過程(步驟 獅’否那麼處理器1〇2從通信通道獲得所接收到的經 編碼的資訊位元’且如果所述資訊位元經過調變,那麼解 調變所述資訊位元(步驟814)。處理器1〇2進一步將經 22 1330005 P52950007TW 21829twf.doc/006 編碼的資聽元提供簡碼ϋ 轉碼經編碼的資訊位 兀(步驟816)。在資訊位元被解碼且原始訊息被恢復後, 處理器1G2呈現所述訊息或將所述訊息提供給資訊系統 謂的使时或提供給祕進-錢理的其他系統或應用 (步驟818 )。 通過應用最簡單的(1+D)迴旋碼與碼率W ι/(ι 累加碼的串舰聯,所揭示的編碼和解碼方法和系統提供 較低編碼複減、實_易性和較低記㈣制編碼解決 方案’且具有近容量,即近香農極限(Shannon limit), 雜訊通道上的最大資訊傳鮮的理論關、錯誤率性能。 W員方法和㈣可用於各種通信領域中,尤其是移動通 ^。此類方法和系統還可驗例如光縣統或儲存系統 專的其他資訊處理系統中。另外,所揭示的編瑪和解碼^ 法和系統可與其他編碼系統和/或編碼方法組合使用,以便 改進其他編碼系統和/或編碼方法的整體性能。 2本發明已以較佳實施例揭露如上,然其並非用以 S3'任何熟習此技藝者’在不脫離本發明之精神 ί犯圍内’ §可作些許之更動與潤_ ’因此本發明之保護 乾圍當視後附之申請專利範圍所界定者為準。 ,、β 【圖式簡單說明】 圖1 έ兄明含有符合本發明的某些實施例的示範性資訊 糸統。 11 圖2 說明符合本發明的示範性編碼器的方塊圖 23 P52950007TW 21829twf.doc/006 圖3說明符合本發明的編竭器的示範性配置。 圖4說明符合本發明的編的另-示範性配置 圖5祝明符合本發明的編媽器的另— 圖6:兒明5合本發明的編碼器的另-示範性配置, 圖7說明符合本發明的示範 圖8說明符合本㈣W編程
【主要元件符號說明】 100 :資訊系統 102 :處理器 104 :隨機存取記憶體 106 :唯讀記憶體 108 :控制台 110 :輸入裝置 112 :通信介面 114 :資料庫
116 :儲存器 200 :編碼器 2〇2 .外代碼編碼器 2()4 :交錯器 206 :内代碼編碼器 208 :輪入 。 21〇 =輪出 302 .解多工器 24 1330005 P52950007TW 21829twf.doc/006 304-1 、304-2、304-m :生成多項式 306-1 、306-2、306-m : 交錯器 308 : 加法器 310 : 交錯器 312-1 、312-2、312-m : 系統輸出 314 : 奇偶位元 700 : 解碼器 702 : 内解碼器 704 : 外解碼器 706 : 解交錯器 708 : 交錯器 710 : 決策裝置 712 : 接收到的資訊 714 : 原始訊息位元 802、 804、806、808、 810、812、814、816、818 : 步驟 25
Claims (1)
- 丄JJUUUJ P52950007TW 21829twf.doc/006 、申請專利範圍: ^ 一種用於資訊處理應用的料器, 輸入,其經配置以提供需編括· ^旋外代碼編碼器,其經配置二 ::便產生包含所述資訊位元和奇偶位元的經編= 位元===以交錯所述經編碼的資訊 配置=^===碼_,其經 的〆個或-個以上代碼^ /便產生對應於所述資訊位元 包/如申請專利範圍第1項所述之編碼器,其進-步 輸出’其經配置以提供所述 3如如申請專利範,項所輸。 如果m和r為整數,日私、+、_ ,、τ · 七始I满哭用於吝且litA 1表示的m數目的分 支編碼』t長度為r的所述奇偶位元。 範圍第3項所述之編碼器,其中: —u ®交錯器包含m數目的交’以 中的合到所述…交錯器 所述分別齡的交錯器^=支編碼器的輸出奇偶位元由 26 IJJKJKJUJ P52950007TW 21829twfdoc/006 5.如申請專利範圍第4項所述之編谋b ^ 分支編碼器㈣第—者’ g()(D),並到二:二所述 所述第-分支編碼器的所述輸出的交^到用於父錯來自 請專利範圍第3項所述二碼器· 所述至少一個交錯器包含耦合 ' Ψ · 的單個交錯器;以及 迷内代碼編蝎器 來自每個分支編碼器的輸出奇偶位 加交錯器,而是直接提供給所述單個交錯=並不糕曰到附 =如申請專利範圍第1項所述之:碼器,其中. 果n^r為整數’且所述資訊位元的 1為整數,職所述外代·碼料 X - r ’且 由 &(D)=1+D,其中 i = 〇 支編碼器用於產生長度為述奇ΪΓΓ數目的分 請專利翻第7項所述之糾器, ,至少一個交錯器包含m數目的交錯哭 每個分支編碼器通過所述m數目的一 „ 分_合到所述輸入,以使得於父,·曰盗中的一者 元在由每個分支編碼器編:=二錢:的所_ 的所述-者交錯。 Μ由所^數目的交錯器中 分支二申:項:述:編碼器,其中所述 述第-八M s )’並残合射錯器,且所 ^弟刀支柄H從所述未經交錯的輸人接收所述資訊位 10· -種用於資訊處理應用的解碼器,其包括: 27 1330005 Ρ52950〇〇7τψ 21829twf.d〇c/〇〇6 置=接收到的需解碼的資訊; ,内代碼編碼:置編::由代^ 似比; 代碼子,以便產生對數概 的外代碼字,以便產生由前靖迴凝外代碼字編碼瑪器的交=外置::Γ從所述外解碼器到所述内解 解交錯器,其經配置以解 外解碼器的所述對數概似比解乂錯攸所述内解碼器到所述 步包=如申請專利範圍第10項所述之解碼器’其進- 決錄置,其紐置喊於所料在資訊來確定原始 位兀’且在所述外解碼器與所述内解碼器之間的預定 數目的迭代後產生經解碼的訊息。12. 如申請專利範圍第10項所述之解碼器,童 步包含: 輸出,其經配置以將所述經解碼的訊息提供給其他應 用。 13. —種用於在資訊處理應用中編碼資訊位元的方 法’其包括: 獲得需編碼的所述資訊位元; 使用前饋迴旋外代碼編碼器來編碼所述資訊位元,以 便產生包含所述資訊位元和奇偶位元的經編碼的資訊位 28 1330005 P52950007TW 21829twf.doc/0〇6 元; 通過使用至少一個夺扭 位元,以便產生外代碼字;^及來交錯所述經編碼的資訊 通過使用基於碼率i 碼器來編碼所述外代碼字,、 )累加碼的内代碼編 的-個或-似上代碼字。^產生對應於所述資訊位元 14. 如申請專利範圍笛h方法,其中如果m和r為,項所2編碼資訊位元的 mr,且i為整數,那麼對所^所述貧訊位元的長度為 包含· 對所述貧訊位元的所述編碼進一步 其中 將所述外編碼器配置為由&(D) = i + D 0,…,m-1表示的m數目的分支編碼器;以及 .通過使闕述讀目的分支編碼ϋ來產生長度為㈣ 所述奇偶位元。 15. 如申請專利範圍第14項所述之編碼資訊位元的 方法,其進一步包含:將父錯器耦合在每個分支編碼器與所述輸入之間,以 使得來自所述輸入的所述資訊位元在由每個分支編碼器編 碼前由所述交錯器交錯。 16.如申請專利範園第13項所述之編碼資訊位元的 方法’其中如果m和r為整數,且所述資訊位元的長度為 r,且i為整數,那麼對所述資訊位元的所述編碼進一步包 含: 將所述外編碼器配置為由gi(D) = 1 + d,其中i = 29 1330005 P52950007TW 21829twf.doc/〇〇6 0”..,m_l表示的m數目的分支編碼器;以及 通過使用所述m數目的分支編碼器來產生長度為mr 的所述奇偶位元。 17,如申請專利範圍第16項所述之編碼資訊位元的 方法’其進一步包含: 將交錯器耦合在每個分支編瑪器與所述輸入之間,以 使得來自所述輸入的所述資訊位元在由每個分支編碼器編 碼前由所述交錯器交錯。 18.如申請專利範圍第13頊所述之編碼資訊位元的 方法,其進一步包含: 設定值在1/2與32/33之間的瑀率。30
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US78305206P | 2006-03-17 | 2006-03-17 | |
US11/489,474 US7774689B2 (en) | 2006-03-17 | 2006-07-20 | Encoding and decoding methods and systems |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200737737A TW200737737A (en) | 2007-10-01 |
TWI330005B true TWI330005B (en) | 2010-09-01 |
Family
ID=37547068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095142964A TWI330005B (en) | 2006-03-17 | 2006-11-21 | Encoding and decoding methods and systems |
Country Status (4)
Country | Link |
---|---|
US (1) | US7774689B2 (zh) |
EP (1) | EP1835625B1 (zh) |
CN (1) | CN101039119B (zh) |
TW (1) | TWI330005B (zh) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008282178A (ja) * | 2007-05-09 | 2008-11-20 | Toshiba Corp | 産業用コントローラ |
GB0710766D0 (en) * | 2007-06-05 | 2007-07-18 | Cambridge Silicon Radio Ltd | A convolutional decoder and method of decoding |
US8745471B2 (en) * | 2007-09-28 | 2014-06-03 | Panasonic Corporation | Low-density parity-check convolutional code (LDPC-CC) encoding method, encoder and decoder |
US8397125B2 (en) * | 2008-12-31 | 2013-03-12 | Stmicroelectronics, Inc. | Encoding apparatus, system, and method using low density parity check (LDPC) codes |
KR101570472B1 (ko) * | 2009-03-10 | 2015-11-23 | 삼성전자주식회사 | 연접 부호화 및 복호화 구조를 갖는 데이터 처리 시스템 |
CN102325007B (zh) * | 2011-08-10 | 2013-12-04 | 华为技术有限公司 | 基于脏纸编码dpc的译码方法和译码装置 |
US9397786B2 (en) | 2012-02-20 | 2016-07-19 | Tyco Electronics Subsea Communications Llc | System and method including modified bit-interleaved coded modulation |
CN102916707B (zh) * | 2012-10-10 | 2016-02-24 | 北京邮电大学 | 兼容卷积码生成多项式确定方法、编码方法及编码器 |
US8972826B2 (en) * | 2012-10-24 | 2015-03-03 | Western Digital Technologies, Inc. | Adaptive error correction codes for data storage systems |
KR20150005853A (ko) | 2013-07-05 | 2015-01-15 | 삼성전자주식회사 | 송신 장치 및 그의 신호 처리 방법 |
KR102002559B1 (ko) | 2013-07-05 | 2019-07-22 | 삼성전자주식회사 | 송신 장치 및 그의 신호 처리 방법 |
CA2922121A1 (en) * | 2013-08-23 | 2015-02-26 | Sirius Xm Radio Inc. | Parameterized interleaver for a multi-rate system |
US9407398B2 (en) | 2013-09-08 | 2016-08-02 | Tyco Electronics Subsea Communications Llc | System and method using cascaded single partity check coding |
US9337935B2 (en) | 2013-09-08 | 2016-05-10 | Tyco Electronics Subsea Communications Llc | Coded modulation for small step-size variable spectral efficiency |
CN105471443A (zh) * | 2014-09-10 | 2016-04-06 | 上海数字电视国家工程研究中心有限公司 | Ldpc码的编码方法 |
CN108156838B (zh) * | 2015-10-09 | 2021-02-12 | 华为技术有限公司 | 用于编码数据的方法和装置 |
RU2639687C1 (ru) * | 2015-10-13 | 2017-12-21 | Хуавэй Текнолоджиз Ко., Лтд | Устройство и способ декодирования и система передачи сигналов |
US10312945B2 (en) * | 2017-02-13 | 2019-06-04 | Lg Electronics Inc. | Channel coding method using concatenated code structure and apparatus therefor |
WO2019063534A1 (en) * | 2017-09-28 | 2019-04-04 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | DATA TRANSMISSION BY MULTIPLE USERS ON SHARED RESOURCES |
US11799499B2 (en) * | 2018-10-22 | 2023-10-24 | Interdigital Patent Holdings, Inc. | Methods and apparatus for error-correcting difference-triangle-set product convolutional codes |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2002257504A1 (en) * | 2002-05-10 | 2003-11-11 | Linkair Communications, Inc. | A method and device for inner interleave in serial concatenated convolutional code |
US7343539B2 (en) * | 2005-06-24 | 2008-03-11 | The United States Of America As Represented By The United States National Aeronautics And Space Administration | ARA type protograph codes |
-
2006
- 2006-07-20 US US11/489,474 patent/US7774689B2/en active Active
- 2006-11-10 EP EP06255791A patent/EP1835625B1/en not_active Expired - Fee Related
- 2006-11-21 TW TW095142964A patent/TWI330005B/zh not_active IP Right Cessation
-
2007
- 2007-01-10 CN CN2007100014926A patent/CN101039119B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1835625B1 (en) | 2013-04-03 |
US20070226598A1 (en) | 2007-09-27 |
TW200737737A (en) | 2007-10-01 |
EP1835625A1 (en) | 2007-09-19 |
US7774689B2 (en) | 2010-08-10 |
CN101039119A (zh) | 2007-09-19 |
CN101039119B (zh) | 2011-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI330005B (en) | Encoding and decoding methods and systems | |
KR101730277B1 (ko) | 송신 장치 및 송신 방법 | |
US7246294B2 (en) | Method for iterative hard-decision forward error correction decoding | |
JP5329239B2 (ja) | 通信システムのための多体ベース符号の生成器および復号化器 | |
TWI589124B (zh) | 編碼器、解碼器及編碼方法 | |
CN106972865B (zh) | 一种递归的分组马尔可夫叠加编码方法 | |
JP2002118474A (ja) | 2元巡回符号を反復型復号するための復号器 | |
CN106992841B (zh) | 一种分组马尔可夫叠加编码的硬判决迭代译码方法 | |
CN108199723B (zh) | 一种基于双递归的分组马尔可夫叠加编码方法 | |
TW201138322A (en) | Apparatus and method for high throughput unified turbo decoding | |
US7231575B2 (en) | Apparatus for iterative hard-decision forward error correction decoding | |
WO2009043261A1 (fr) | Procédé de codage et de décodage, codeur et décodeur | |
CN112118014B (zh) | 用于进行重组解码的低密度奇偶校验解码装置及相关方法 | |
Ullah et al. | Performance improvement of multi-stage threshold decoding with difference register | |
Van Wonterghem et al. | On constructions of Reed-Muller subcodes | |
TW577211B (en) | Turbo decoding method and apparatus for wireless communications | |
Iakuba et al. | Successive cancellation permutation decoding of extended BCH codes | |
CN116707549A (zh) | 一种基于双滑窗策略的Braided自正交码译码方法 | |
Yang et al. | Performance of Q-ary PCGC based on PEG algorithm | |
RU2340089C2 (ru) | Способ синдромного декодирования несистематического сверточного кода (варианты) | |
Zhang | Interpolation-based Chase BCH decoder | |
KR101218658B1 (ko) | 불규칙 반복 다상 누산 코드를 이용한 부호화 방법 및 복호화 방법 | |
KR101267654B1 (ko) | 가변 부호어 길이를 지원하는 불규칙 반복 다상 누산 부호화 및 복호화 방법과 이를 위한 장치 | |
Varma et al. | Reconfigurable Viterbi Decoder | |
Lee et al. | LDPC Generation and New Decoding Process based on Convolutional Encoder |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |