1326936 . 九、發明說明： 【發明所屬之技術領域】 本發明係有關一種共面波導結構之技術領域，尤指一 種能形成多數電容與電感並聯等效電路之梳狀共面波導接 地面缺陷結構。 【先前技術】 _ 如第1 8圖所示，為習用之共面波導接地面缺陷結構 • ' (Defected Ground Structure for Coplanar Waveguides ;簡稱DGSCPW)示意圖，其係於一介電材質製成之基板8 〇上設置二接地面8 1、8 2與一導線8 3組成梳狀共面 波導結構，且各接地面8 、8 2與導線8 3之間分別具 有-間隙8 4，而各接地面8 1、8 2分別以钱刻方式形 成一缺陷結構8 5、8 6。 前述之共面波導接地面缺陷結構在利用導線8 3傳輸 # 訊號時，缺陷結構85、86會形成一個等效阻抗負載效 . 應。 然而，由於前述之缺陷結構8 5、8 6係呈簡單之矩 形形態，若要增加特徵阻抗值便需要調整缺陷結構8 5、 8 6之寬度與高度，在理論上共面波導結構之接地面係為 半無限接地面，加大缺陷結構8 5、8 6之尺寸不會有問 題，但由於缺陷結構8 5、8 6僅能調整高度與寬度，其 可調整之靈活動度明顯不足。故而前述之共面波導接地面 5 1326936 缺陷結構實有再加以改進之必要。 &月人遂研發一項新式共面波導接地面缺陷結構並 提出本國專利巾請案號第941Q1591號，鑑於該案 可達到有效縮小缺陷結構面積之:力效，並且獲得所需之通 帶/π帶特性、洩漏波特性以及慢波特性，而進一步研究 其他可行方案。 【發明内容】 本發明之主要目的，在於解決上述的問題而提供一種 梳狀共面波導接地面缺陷結構，其主要係於梳狀共面波導 結構之各接地面對稱設有至少一缺陷結構，且各缺陷結構 包含有二條以上併列之導溝，各導溝之間以一連接槽相連 通，且該連接槽係與梳狀共面波導結構之間隙相通，使梳 狀共面波導結構具有自身共振特性，並形成多數電容、電 感並聯之·#效電路，而可於在相同特徵阻抗之前提下達到 有效縮小缺陷結構面積之功效，並且獲得所需之通—禁帶 特性（passband-stopband characteristic )、洩漏波特 性(leaky-wave characteristic )以及慢波特性（ slow-wave characteristic)° 本發明之次一目的，係在於藉由調整缺陷結構之總寬 度、總長度，導溝之寬度以及連接槽之高度之尺寸，而可 以改變整個梳狀共面波導結構之共振頻率、電容值、電感 6 1326936 值以及洩漏波頻率與禁帶中心頻率，並且能提升其調整靈 活度。 為達前述之目的，本發明係由二接地面與設置於兩接 地面之間的一導線組成該梳狀共面波導結構，且各接地面 與該導線之間分別具有一間隙；而各接地面對稱設有至少 一缺陷結構，各缺陷結構包含有二以上併列之導溝，各導 溝之間係由一連接槽相連通，且該連接槽係與該間隙相通 〇 本發明之上述及其他目的與優點，不難從下述所選用 實施例之詳細說明與附圖中，獲得深入了解。 當然，本發明在某些另件上，或另件之安排上容許有 所不同，但所選用之實施例，則於本說明書中，予以詳細 說明，並於附圖中展示其構造。 【實施方式】 請參閱第1圖至第1 7圖，圖中所示者為本發明所選 用之實施例結構，此僅供說明之用，在專利申請上並不受 此種結構之限制。 本實施例之梳狀共面波導接地面缺陷結構，如第1圖 所示，其係於一介電材質或半導體材料製成之基板1上設 置二接地面11、12與一導線13,且各接地面1 1、 1 2與該導線1 3之間分別具有一間隙G。而各接地面1 7 1326936 1、2對稱設有至少一缺陷結構2，各缺陷結構2包含有 二以上平行併列之導溝2 1，各導溝2 1之間係由一連接 槽2 2相連通，於本實施例中各一缺陷結構2均具有七條 導溝2 1，而該連接槽2 2係連接於各導溝2 1之中段位 置處，且連接槽2 2與間隙G相通並成垂直相交接觸，進 而使間隙G與各導溝2 1成平行設置；於本實施例中，並 將間隙G至導溝2 1間之距離定義為中央間隙寬度Ha。 由本發明之缺陷結構2係包括了數條導溝21，各導 溝2 1之間再以連接槽2 2相連通，使得連接槽2 2與間 隙G成垂直相交接觸，讓整個缺陷結構2呈多分支之結構 形態，本發明之梳狀共面波導接地面缺陷結構對應電容、 電感、電阻的等效電路模型如第2圖所示，比較本發明與 先前技術之等效電路即可明確得知，本發明之梳狀共面波 導接地面缺陷結構，在獲得相同特徵阻抗之前提，可有效 地縮小缺陷結構之面積。 經本發明人之研究發現，當對缺陷結構各部份之尺寸 調變時，會影響等效電路之電路特性。茲將本發明之缺陷 結構進行全波電磁模擬，並揭示對電路特性之影響情況。 而為便於說明茲對本發明之缺陷結構進一定義各部份之尺 寸名稱，請參閱第1圖，其中併列之各導溝2 1間之距離 定義為總長度D，各導溝2 1之長度Η，且該連接槽2 2 8 1326936 之高度H g，連接槽2 2之寬度為Wa，各導溝2 1之總寬 度為W。 請參閱第3圖，其係本發明之缺陷結構其總寬度w = 3. 0 mm，Wa = 0. 3 mm，H a = 1. 5 ram之全波模擬與等效電路， 所得之S參數比較圖，值圖，由圖中可得知全波模擬與等’ 效電路的特性一致，其中之S η是本發明之返回損耗（ . returnloss); S21 是本發明之插入損耗（insertionloss )° 第4圖係改變總寬度（W)之參數表，其中L、C為其 等效的電感、電容值，第4a、4b圖為單一元件改變整體總 寬度（W)之Sll、S 21全波模擬、電容值、電感值比較圖 。由其中可見隨著總寬度（W)的增加，共振頻率（>)會隨之 變小，而等效電感值（L)亦出現變大的現象，這個現象讓我 們發現整體總寬度（W)對電容與電感值皆有明顯影響。所 . 以我們如果要得到較低頻的共振頻率，可以增加整體總寬 • 度（W)〇 第5圖為改變寬度Wa其各項參數其中L，C為其等效 的電感、電容值，第5a、5b圖為單一元件改變寬度Wa之 Sll、S21全波模擬、電容值、電感值比較圖隨著Wa的增 加，共振頻率隨之變大，等效的電感值明顯變大許多，最 小與最大值幾乎是2倍，等效的電容值有變小的趨勢。故 9 1326936 我們如果要得到較大的共振頻率，最快且最方便的做法是 增加整體Wa寬度。 第6圖為改變Η其各項參數其中L,C為其等效的電感 、電容值，第6a、6b圖為單一元件改變七根上下間隙長度 Η之S11、S21全波模擬、電容值、電感值比較圖，對上 下間距長度Η來說，增加間隙長度Η，共振頻率變化幾乎 是在100MHz左右，對等效的電感值變化不大，且對等效 的電容值亦變化不大，就整個電路特性表現來說改變上下 間距長度Η，並沒有增加梳狀共面波導接地面缺陷結構之 慢波效應。 第7圖為改變Ha其各項參數，第7a、7b圖為單一元 件改變上下寬度Ha之S11、S21全波模擬、電容值、電感 值比較圖其中L，C為其等效的電感、電容值，隨著Ha的 增加，共振頻率隨之變小，等效的電感值明顯變大許多， 等效的電容值有變小的趨勢。故我們如果要得到較小的共 振頻率，最快且最方便的做法是增加Ha寬度。故我們如 果要得到較小的共振頻率，最快且最方便的做法是增加Ha 寬度，因為共面波導的接地平面較有彈性，且增加共平面 波導接地面的寬度，較不會影響整體電路的特性。 接著，是針對單位元件串接個數對週期性結構的影響 作討論與分析，接下是探討改變單位元件尺寸對週期性結 10 1326936 構的影響，最後則是週期性結構的元件間距d對共振頻率 的影響。 當單位元件共振頻率為4 GHz，將串接的單位元件個 數由1個單位元件增加至4個，如第8圖所示。而梳狀共 面波導接地面缺陷結構元件共振頻率4 GHz串接個數參數 表，如第9圖。 該單位元件長度d為單位梳狀共面波導接地面缺陷結 構之W加上無負載傳輸線長度，是否會影響禁帶特性。而 單位元件長度d，是否會影響單位元件之間不連續效應， 造成阻抗不匹配，所形成之多重反射與透射。因此對於單 位元件長度d之差異，會在整個電路特性上反映，利用上 述之梳狀共面波導接地面缺陷共振頻率4 GHz結構，做串 接數為4個，不同單位元件長度d，做整體週期性結構特 性之影響分析。週期性梳狀共面波導接地面缺陷結構之共 振頻率為4. 0 GHz，串接數皆為4個，改變單位元件長度 d參數表，如第10圖。 經由前面的分析單位元件的個數與單位元件長度d， 對週期性結構電路的影響後，接下來將會使用不同的梳狀 共面波導接地面缺陷結構尺寸，產生不同共振頻率的單位 元件，做串接4個單位元件之週期性電路，來討論不同的 共振頻率，對相同串接數與相同單位元件長度，探討此時 11 1326936 所組成的週期性電路效能的影響；設計單位元件長度皆為 8. 0 mm，串接的單位元件個數固定為4個，其中尺寸大小 的設計參數如第11圖。 第12圖與第13圖為第9圖之Case A全波模擬比較 結果，發現禁帶的插入損耗會因此而增加，而且其損耗程 度也會急速的下降，這是因為當電路串接較多的單位元件 時，電路隨著串接單位元件個數的增加，會增加不連續面 的效果，與不同的反射路徑與反射的程度，反射波與透射 波在電路中傳播，會經過較多次的不連續面，因此產生較 多次的多重反射，使得電磁波不易由輸入端傳送至輸出端 ，因而造成有較大的插入損耗。 第12圖為單位元件串接個數對反射損耗的影響，發現 S11於禁帶低頻處與串接個數並無有所影響，但高頻處因 串接個數增加而愈趨陡峭，而在通帶發現S11會有突然變 大的情形發生，形成一種S11彈跳的圖形，而且彈跳的個 數會與單位元件個數一樣，這是因為單位元件形成的等效 電感，造成頻率響應產生同樣個數的頻率響應零點。 經由上面的討論，可知當串接單位元件個數不同時， 對禁帶的S21影響為串接個數愈多其禁帶S21衰減量越 大，但禁帶的頻寬並無明顯的影響；對於通帶而言，S11會 產生與串接個數相同的彈跳圖形，但彈跳大小不會因為串 12 1326936 接個數不同而有所差異。因此對於設計者而言，若想增加 禁帶的插入損耗，可經由增加串接個數來達成。 第14圖與第15圖為第10圖之Case B為改變單位長 度d全波模擬比較圖，發現電路的禁帶下緣頻率之插入損 耗與反射損耗的變化不大，但對於電路的禁帶上緣頻率， 隨著單位長度的增加，而往低頻處偏移，這現象導致隨著 單位長度的增加，週期性電路的禁帶變小，而禁帶的中心 頻率亦變小。另外電路的禁帶上緣之插入損失，則是隨著 單位長度的增加而變的陡峭，這現象使得週期性結構電路 的禁帶與通帶更為分明。 第16圖、第17圖為第11圖之Case C不同共振頻率 單位元件串接5個單位元件的全波模擬比較結果。當改變 串接單位元件的Η與W愈大時，也就是單位梳狀共面波導 接地面缺陷結構元件自身共振頻率愈低，導致週期性結構 電路會產生較低的禁帶中心頻率，而插入損耗與反射損耗 卻變化不大，因此在相同的串接個數與相同的單位元件長 度下，單位元件的自身共振頻率會影響禁帶中心頻率的大 小，而且會隨著自身共振的大小作偏移，所以欲得到較低 的禁帶中心頻率，則單位元件需要擁有較低的自身共振頻 率做串接，也就是說加大串接梳狀共面波導接地面缺陷結 構單位元件的Η與W。 13 第16圖’發現通帶中SI 1的特性差異，由S11量測結 果觀察得知，當電路串接的Η與W比較小時，通帶中每個 S11的彈跳大致上皆低於—10 dB，呈現出較好的通帶效能 ，但隨著串接負載電路Η與W的增加，S11禪跳愈來愈大 ，電路通帶效能也隨之變差，可能的原因是串接負載電路 的不連續接面愈大’產生的不連續效應愈大，故S11效能 愈差；反之’若是串接負載電路愈小，不連續的效應會變 小，因此愈趨近為一條50毆姆傳輸線，所以造成S11於通 帶中有較好的效能。 第17圖’為S21在通帶中差異的比較結果，同樣可以 發現，當串接梳狀共面波導接地面缺陷結構單位元件Η與 W尺寸愈大時，S21會在通帶產生較大的漣波，之所以會產 生漣波的原因，也是因為電路不連續效應所造成的，其效 ，當S11圖形彈跳起來表 ，相對的也代表S21效能 ，如之前所分析會與串接 通帶中產生漣波的起伏， 能與通帶中S11的效能是相對的 示，電磁波於通帶中反射量增加 的變差。而S11圖形彈跳的個數 網路個數一樣，多個反射，造成 反射愈大連波起伏愈大。 > . _，沒有多大的差別，所以當 就禁帶之衰減值大小而f 田 我們植入負載後，負載本身的穴μ 路禁帶中心頻率的影響，為最在切的 的祷振頻率，對整體週期性電 關係 1326936 以上所述實施例之揭示係用以說明本發明，並非用以 限制本發明，故舉凡數值之變更或等效元件之置換仍應隸 屬本發明之範缚。 由以上詳細說明，可使熟知本項技藝者明瞭本發明的 確可達成前述目的，實已符合專利法之規定，爰提出專利 申請。 【圖式簡單說明】 第1圖係本發明之結構示意圖 第2圖係本發明之等效電路模型 第3圖係梳狀共面波導接地面缺陷結構單一元件羚3. Omm ，Fa=0. 3mm，1. 5mm模擬與等效電路所得之夕參 數比較圖 第4圖係梳狀共面波導接地面缺陷結構單一元件改變整體 寬度F參數表 第4 a圖係梳狀共面波導接地面缺陷結構一元件改變整體 寬度F禮與兑7之全波模擬圖 第4 b圖係梳狀共面波導接地面缺陷結構單一元件改變整 體寬度，袭之電容值與電感值之示意圖 第5圖係梳狀共面波導接地面缺陷結構單一元件改變中央 間隙寬度Fa之參數表 第5 a圖梳狀共面波導接地面缺陷結構單一元件改變整體 15 1326936 寬度Fa浚與Si7之全波模擬圖 第5 b圖係梳狀共面波導接地面缺陷結構單一元件改變整 體寬度跑遂之電容值與電感值之示意圖 第6圖梳狀共面波導接地面缺陷結構單一元件改變七根上 下間距長度及之參數表 第6 a圖係梳狀共面波導接地面缺陷結構單一元件改變整 體長度及禮57/與全波模擬圖 第6 b圖係梳狀共面波導接地面缺陷結構單一元件改變整 體長度#袭之電容值與電感值之示意圖 第7圖係梳狀共面波導接地面缺陷結構單一元件改變中央 間距寬度他之參數表 第7 a圖係梳狀共面波導接地面缺陷結構單一元件改變整 體寬度你浚57/與兑7全波模擬圖 第7 b圖係梳狀共面波導接地面缺陷結構單一元件改變整 體長度他禮之電容值與電感值之示意圖 第8圖係梳狀共面波導接地面缺陷週期性結構單一元件串 接之結構不意圖 第9圖係梳狀共面波導接地面缺陷週期性結構單一元件共 振頻率/〇=4 GHz結構，改變串接個數之參數表 第1 0圖係梳狀共面波導接地面缺陷週期性結構之單位元 件共振頻率/〇=4. 0GHz結構，串接數4個，改變單 1326936 位元件長度d之參數表 第1 1圖係梳狀共面波導接地面缺陷週期性結構單位元件 不同共振料，㈣4料位元件，單㈣度心8〇 mm之參數表 第1 2圖係梳狀共面波導接地面缺陷週期性結構如同第8 圖CaSeA單位元件共振頻率4.00GHz串接個數 57/之模擬結果 第1 3圖係梳狀共面波導接地面缺陷週期性結構如同第8 圖CaSe A單位元件共振頻率4.00 GHz串接個數 之模擬結果 第1 4圖係梳狀共面波導接地面缺陷週期性結構如同第9 圖Case B共振頻率GHz串接5個數單位元 件單位元件不同長度^之奶模擬結果 第1 5圖係梳狀共面波導接地面缺陷週期性結構如同第9 圖Case B共振頻率4, GHz串接5個數單位元 件單位元件不同長度β之似模擬結果 第1 6圖係梳狀共面波導接地面缺陷如同第丨㈣c 串接5個數單位元件單位元件長度= & 〇 mm)不 同共振頻率幻/模擬結果 第1 7圖係職性梳狀共面波導接地面缺陷結構如同第工 0圖Case C串接5個數單位元件單位元件長度（ί/ 17 1326936 =8· 0 mm)不同共振頻率货/模擬結果 示意圖 第1 8圖係習用之梳狀共面波導接地面缺陷結構 【圖號說明】
(習用部分） 基板8 0 導線8 3 缺陷結構8 5、8 6 (本發明部分）
基板1 導線1 3 導溝2 1 間隙G
導溝之總寬度為W 導溝之長度Η 中央間隙寬度Ha 接地面8 1、8 2 間隙8 4 接地面11、12 缺陷結構2、4 連接槽2 2 總長度D 連接槽之寬度為Wa 連接槽高度Hg 18