TWI325537B - Method for dynamically arranging interrupt pins - Google Patents

Description

1325537 IPD070010TW 23276twf.doc/n 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種佈線（Routing)方法， θ -Η- Τξ* 有關於一種動態分配中斷接腳的方法。 【先前技術】 中斷請求（Interrup Request，IRQ)是在某個裝置要進 行特定的動作時，用以通知並要求處理器暫傳+1 一 《 丄作，以執 行對應的計算動作。此中斷請求的發送是透過所謂的中斷 線來執行，而這些中斷線的數目又會因主機板採^的中斷 控制器而有所不同。傳統的電腦採用可程式化中斷控制哭 (Programmable Interrupt Controller，PIC)，其包括有 π 條中 斷線。然而，這些中斷線對於功能日漸強大、輪入輸出設 備推陳出新的電腦設備來說仍是太少，大部分的中斷線均 會被佔用’甚至必須多個硬體裝置一起共用。據此，—些 新的主機板則採用了先進可程式化中斷控制器（Advanced

Programmable Interrupt Controller，AnC)，此種中斷控制器 就可以管理一般為24個中斷請求(例如内建於intel ICHx 及ESB2系列之IOAPIC，但其中有些又為訊息訊號中斷 (Message Signallnterrupt)所用），而能夠提供數目較多的 硬體裝置使用，也比較不會有中斷線共用的情形。 若使用PIC的主機板’通常在實際上只有4個中斷線 可供PCI匯流排使用；另一方面，若是使用APIC的新主 機板’則有8個中斷線可用。這表示即便主機板上有6個 PCI插槽’它們也必須勉強使用4或8個IRQ。此外，圖 5 1325537 IPD070010TW 23276twf.doc/n 形加速埠（Accelerated Graphics Port，AGP )、通用序列匯 流排（Universal Serial Bus, USB)、獨立磁盤冗餘陣列 (Redundant Array of Independent Disks，RAID )控制器及 一些板載區域網路（Local Area Network, LAN)介面、1394 介面及SATA (Serial ΑΤΑ)介面也都要用IRQ。在這種情泥 下’多個PCI插槽共用一個IRQ的情況是無法避免的。 圖1所繪示為習知PIC/IOAPIC主機板之硬體配置 圖。請參照圖1，習知的PIC主機板係配置有中央處理單 元110、北橋晶片120、南橋晶片130及4個PCI插槽140、 150、160 及 170。其中 ’ PCI 插槽 140、150、160 及 170 會分別傳送4個中斷訊息（interrUpt message ) INTA/INTB/INTC/INTD給北橋晶片120上的中斷佈線暫 存器（Interrupt routing register) Rx—A、Rx—B、Rx c 及

Rx_D (x=l,2,3,4)。而由於PIC的主機板僅支援4個IRQ， 因此北橋晶片120實際在傳送中斷訊息給南橋晶片 時，PCI插槽140、150、160及170是共用4條中斷線來 發出中斷訊息。南橋晶片13〇則是藉由4個中斷路由暫存 器（Interrupt router register) RA、RB、RC 及 RD 分別接 收由北橋晶片120傳送而來的中斷訊息。這些中斷訊息接 著會被送至一個可程式化中斷控制器（8259 pic)，而由 8259 PIC向中央處理單元11〇提出中斷請求。值得一提的 是，習知的IOAPIC主機板則是比Hc：主機板多出一個先 進可程式化中斷控制器（I〇APIC)，而藉由8259 pic及 ioapic向中央處理單元提出中斷請求。 6 1325537 IPD070010TW 23276twf.doc/n

圖2所繪示為習知中斷接腳的佈線配置表。於表昭 2，其令每個PCI插槽的接腳A、B、c、D係對二* 園 的中斷訊息INTA/INTBANTC/mTD，而基本輸人輸==Z (Basic lnput/0utput System，BI0S)在執行開機自測試 (Pmver-On Self Test，POST)時也會對應不同的_ 〇自

INTA/INTB/INTC/INTD，配置所使用/共用的中斷浐求了 舉例來說，插槽#2的接腳A、Β、C、D係對映到中二郃二 INTD/INTA/INTB/INTC ’因此在配置中斷請求時，也^ 照順序，在對應的中斷佈線暫存器R2_A、R2 B、= C 及R2—D中儲存數字1小2、3以便分別對I0 ^IC之中 斷接腳1、2、3觸發中斷請求。 假若上述4個PCI插槽皆各插上一張ρα介面卡而 且每個pci介面卡皆需要用從中斷接腳卜2、3、4分別 7 1 個帽時，縣個I〇APIC中斷線上共用 均為1,而這1條中斷線上所需串接的硬 5練式也都是4支。由此可知，在此情況下，每個 pic中斷線被共用的情形均相同，已是最佳化的情形。 上述的方法是基於配置在每個1^1插槽上之裝置 發出中斷的頻率相差不大的情況下來配置ρα插槽，然 1’在實際的應用上，每個不同的Ρα裝置在單位時間内 =出中斷的次數均不相同，即某些PCII置極為繁忙，而 2m裝置則相對空間。此特性仍會造成中斷接腳分配 =均的情況’因此習知技術仍舊不是最佳的分配方式。 【發明内容】 1JZJJJ/ IPD070010TW 23276twf.d〇c/„ 斷接種動態㈣ 配裝置路徑，以減少每次發^發土中斷的頻率’分 動程式發出所需的檢查次數。叫’判斷是由哪一個驅 接腳的方法的批本發明提出-種動態分配中斷 上發生之= 間内在多個裝置路徑 ，斷次數，對這些參¥二:根f各個裝置路徑上發生之該 的裝置路;μ開#~ 徑進订排序’然後再由排序在前 上，《使：斷接依腳序上==，斷接聊 中斷之裝置路徑所需之中斷檢查次數檢查發出此 ，的步:包====_* ===個+斷，查== 先將此裝置路徑加人各個中:二配二個裝置路徑時， 置路㈣，々… T所接卿，並分別計算加入此裝 中斷:裝置路二個中斷時，檢查發出 置路:分配至中權將此裝 需之中斷檢數透發出中斷之裝置路徑所 置之硬體裳置的對應各健置路徑上所配 8 1325537 • · IPD070010TW 23276twf.doc/n 在本發明之一實施例中，計算各個中斷接腳上每產生 一個中斷時，檢查發出中斷之裝置路經所需之中斷檢查次 數的步驟包括針對分配至各個中斷接腳上的裝置路後建立 一個順序，其中最新加入中斷接腳之裝置路徑排序在後， 然後再依知、此順序將各個裝置路徑之中斷次數乘上一比 重’並將s十鼻結果相加而獲得中斷檢查次數。 在本發明之一實施例中，在將裝置路徑分配至中斷接 • 腳上的步驟之後，更包括依照上述之順序串接各個裝置路 徑上所配置之硬體裝置的驅動程式，這些硬體裝置^括入 面卡。 在本發明之一實施例中，偵測單位時間内在多個裝置 路徑上發生之中斷次數的方式是透過對應各個裝置路徑上 所配置之硬體裝置的驅動程式來偵測，而這些裝置路徑及 其對應之中斷次數則接著被記錄在記憶體中。此記憶體包 括非揮發性隨機存取記憶體（Non-Volatile Random Access Memory，NVRAM)。 ❿ 在本發明之一實施例中，上述之中斷接腳包括連接至 可私式化中斷控制器（programmabie intemipt c〇ntr〇lier， • PIC)及輸入輸出先進可程式化中斷控制器（I/O Advanced

Programmable Interrupt Controller，10APIC)其中之一，而 上述之控制晶片則包括北橋晶片及南橋晶片其中之一。 在本發明之一實施例中，根據各個裝置路徑上發生之 中斷次數，對裝置路徑進行排序的方式包括由大至小排序。 9 1325537 IPD070010TW 23276twf.doc/n ft發Ϊ採用以每個硬财置產生中斷的次數為基礎， =:=腳上發生中斷的頻率，以動態分配各個中 斤¥接配置在違些裝置路控上之硬體裝置的驅動程 而能夠減少在每次發生情時，判岐 發出所f雜查錄。

易懂為上述和其他目的、特徵和優點能更明顯 明如 特牛較佳實施例，並配合所附圖式，作詳細說 明如下。 【實施方式】 為了讓中斷接腳的分配能夠達到最佳化，本發明 U在mos執行開機自我測試的過程中，即依據目前各 2置路徑發出中斷的次數，將控制晶片上暫存器的值做 動L調整’錢得每支中斷接腳上可能產生之中斷次數較 為平均’以縮減在每次發生中斷時，找尋是由何驅動程式 發出所需執行的檢查次數。為了使本發明之内容更為明 瞭’以下特舉實施例作為本發明確實㈣據以實施的範例。 圖3是依照本發明之一實施例所繪示的動態分配中斷 接腳的方法流程圖。請參照圖3，本實施例適於分配一個 ，制晶片的多個中斷接腳，此控制晶片例如是北橋晶片或 是南橋晶片，而這些中斷接腳則例如是連接至可程式化中 斷控制裔（Programmable Interrupt Controller，HC)或是輸 入輸出先進可程式化中斷控制器（I/C) Advanced

Programmable Interrupt Controller, IOAPIC )。 1325537 IPD070010TW 23276twf.doc/n 首先，在一單位時間内，偵測多個裝置路徑上所發生 之中斷次數（步驟S310)。此中斷次數是透過各個裝置路 徑上所配置之硬體裝置的驅動程式（driver)而取得，驅動 程式將會統計在此單位時間内，由其所發出之中斷的次 數，而將其所對應之PCI裝置/功能位址（ρα device/function address，PFa )、裝置路徑（廣義的裝置路 徑包含PCI裝置/功能位址）及中斷次數等資料回報給作業 • 系統，並由作業系統搜集所有驅動程式回報的資料後，匯 整為一個中斷發生記錄表存放於系統的記憶體中。其中， 上述之硬體裝置例如是介面卡，而記憶體則例如是_個非 揮發性隨機存取記憶體（Non-Volatile Random Access Memory，NVRAM)，而不限制其範圍。圖4是依照本發 明之一實施例所繪示的中斷發生記錄表。請參照圖4，其 中第一攔係記载裝置路徑（Device Path，DP)，而第二搁 則記載了各個裝置路徑所對應產生的中斷次數。 接著’根據上述各個裝置路徑上發生之中斷次數，對 • 這些裝置路徑進行排序（步驟S320)。其中，排序的方式 例如是採用由大至小排序，以便於後續安排中斷接腳之 用。圖5是依照本發明之一實施例所繪示的排序後的中斷 發生記錄表。如圖5所示，在所有裝置路徑中，發生中斷 次數最多的即為DP3的500次；而最少的則為1)?〇的1〇 次。 最後’即可由排序在前的裝置路徑開始，依序將各個 裝置路徑分配至中斷接腳上以使各個中斷接腳在每產生一 1325537 IPD070010TW 23276twf.doc/n 個中斷時，檢查發出中斷之裝置路徑所需之t斷檢查次數 為最低。此步驟包括先依據先前記錄之裝置路徑的中斷次 數，計算各個中斷接腳上在每次產生中斷時，用來檢查= 哪-個裝置路徑發出中斷所需花費的中斷檢查次數（^ S330)，並以各個中斷接腳目前計算出的中斷檢查次數為 基礎，在分配下一個裝置路徑時，先將此襞置路徑加入各 個中=接腳’並分別計算加入此裝置路徑後，各個中斷接 • 腳上每產生一個中斷時，檢查發出中斷之裝置路徑所需之 中斷檢查次數（步驟S34〇)，最後才選擇將裝置路徑分配 至中，檢查次數最少的中斷接腳上（步驟S35〇)。接著， 判斷疋否所有的裝置路徑皆已分配完畢（步驟幻⑼）。若 未分配完畢，則重新返回步驟S330，繼續計算目前各個中 斷，腳檢查中斷所需的中斷檢查次數，並分配下一個裝置 路徑；反之，若所有裝置路徑皆已分配完畢，就結束本實 施例之動態分配中斷接腳的步驟。 士值付一提的是，本實施例在計算上述之中斷檢查次數 時’還包括針對分配至各個中斷接腳上的農置路徑建立一 個順序，而此順序可經由先進架構電源介面（Advanced

Configuration and Power Interface, ACPI)所訂定之先進架 2，源”面源語言（ACPI Scmree Language，ASL) 碼回報 、:糸而用來串接各個裝置路徑上所配置之硬體裝置的 β 气以減少到時要檢查中斷是由哪一個驅動程式發 出時所需花費的巾斷檢查次數。 12 丄J厶J/ IPD070010TW 23276twf.doc/n 的梦立順序的作法是將最新或最近一次加入 讀序在後，而在計算中斷檢查次即 個裝置路徑之中斷次數乘卜 了1 ㈣μ⑽1 重’並將各個裝置路徑的 采積相加，而獲传衣終的中斷檢查次數。 舉例來說’假設目料統㈣ 據圖5所繪示的中斷發全料主+州、名4又而依 士㈣阶Γ 緣㈣裝置_分配於這些 中斷接腳上。起初4隻中斷接腳皆未分配任何裝置路徑，

自然地將排序在冑4的裝置路徑分別配 中斷接腳上’此時各個中斷接腳上配置的裝置路徑只有一 個’所以在計算各個中斷接腳㈣斷檢查次數時，也是以 各個裝置路徑的中斷次數作為中斷檢查次數，個中 斷接腳的中斷檢查次數如下：

Checkcount[ 1 ]=5 00 Checkcount[2]=130 Checkcount [3 ]=10 0 Checkcount[4]=70

在上述這些中斷接腳中’又以第4隻中斷接腳的中斷 檢查次數最少。據此，下一步則是將裝置路徑£>1>7優先分 配到第4隻中斷接腳上，並重新計算第4隻中斷接腳的中 斷檢查次數。計算的步驟包括先將最新加入之裝置路徑 DP7所對應的驅動程式排序在裝置路徑DI>5之前，再計算 第4隻中斷接腳的中斷檢查次數，而在分配完裝置路徑 DP5後，各個中斷接腳之總中斷檢查次數如下： Checkcount[l]=500 13 1325537 IPD070010TW 23276twf.doc/n

Checkcount[2]=130

Checkcount[3]=l 〇〇

Checkcount[4]=70+60*2=190 其中，由於裝置路徑DP7排序在後，若中斷是由裝置 路徑贈發出時，則實際在檢查中岐由何者發出時，會 先檢查排序在前的農置路徑DP5，若檢查後發現中斷不^ 由裝置路徑DP5發出時，才會再去檢查是否是由裝置路徑 φ DP7發出。因此，實際在計算中斷檢查次數時，必須把檢 查裝置路徑DP7所需花費的中斷檢查次數7〇次加上檢查 裝置路徑DP5所需花費的中斷檢查次數6〇+6〇次，而得到 總中斷檢查次數190次的結果。 根據上述原理，在分配下一個裝置路徑DP4時，則可 選擇分配到目前中斷檢查次數最少（1〇〇次）的第3隻中 斷接腳，並計算第3隻中斷接腳的中斷檢查次數，而在分 配完裝置路徑DP4後，各個中斷接腳之總中斷檢查次數如 下： ^ Checkcount[l]=500

Checkcount[2]=13〇

Checkcount[3]=l 00+50*2=200

Checkcount[4]= 70+60*2=190 以此類推，將剩下的裝置路徑陸續分配到中斷檢查次 數最少的中斷接腳上，其中一個中斷接腳上可以串接2個 或2個以上的裝置路徑，並不限定其範圍。最後，可得到 各個中斷接腳之總中斷檢查次數如下： 14 1325537 IPD070010TW 23276twf.doc/n

Checkcount[l]=500 Checkcount[2]=l 30+40*2=210 Checkcount[3]=l 00+50*2+10*3=230

Checkcount[4]= 70+60*2+30*3=280 最終的分配結果及各個中斷接腳的中斷檢查次數係给 示於圖6。請參照圖6 ’原本由各個裝置路徑所發出的總中 斷次數為 500+130+100+70+60+50+40+30+10=990 次，在

經由本實施例之動態分配中斷接腳的方法分配後，僅需 500+210+230+280=1220次的中斷檢查次數就能夠由驅$ 程式檢查出中斷是否是由本身的硬體裝置所發出。據此， 即可達到中斷接腳分配的最佳化。 良τ、上所述，本發明之動態分配中斷接腳的方法至+ 有下列優點： ^ 1. 依據每個裝置路徑上可能產生之中斷次數，將

裝置路徑平均分配給情接腳，而能夠有效減少在ς ^生時，找出是由哪-個驅動程式發出所需的中斷檢查= 2. 將分配至同—個中斷接腳的裝置路徑 = ί二此能夠減少在單—個中斷接腳上找g

甲畊之驅動私式所需的中斷檢查次數。 S 雖然本發明已以較佳實施例揭露如上， =明:任何熟習此技藝者，在不脱離;發= 和耗圍内’當可作些許之更動與潤 ：月之精神 範圍當視後社申請專利制所界定b本發明之保護 15 1325537 IPD070010TW 23276twf.doc/n 【圖式簡單說明】 圖1所繪示為習知PIC/IOAPIC主機板之硬體配置圖。 圖2所繪示為習知t斷接腳的佈線配置表。 圖3是依照本發明之一實施例所繪示的動態分配中斷 接腳的方法流程圖。 〜 圖4是依照本發明之一實施例所繪示的令斷發生記錄 表。 • 圖5是依照本發明之一實施例所繪示的排序後的中斷 發生記錄表。 圖6是依照本發明之一實施例所繪示的中斷接腳的分 配結果。 【主要元件符號說明】 u〇 ··中央處理單元 120 :北橋晶片 130 :南橋晶片 • 140、150、160、170 : PCI 插槽 S310〜S360 :本發明較佳實施例的動態分配中斷接腳 的方法之各步驟 16

Claims (1)

1. IPD0700 〗GTW doc/h 十、申請專利範面： 1. 一種動態分配中斷接 片的多個中斷接腳，兮:7的方法，適於分配一控制晶 a 一 一 μ方法包括下列步驟_· 置路彳坐上發生之—令斷次 置裝::經上發生之射斷次數，

   分配===置路徑開始，依序將該些裝置路徑 中齡拄以使各該些中斷接腳上每產生-次數為最低 中斷之雜纽徑所需之—中斷檢查 、2.如中請專顺圍第1韻狀動態分配巾斷接腳的 ^法，其t縣些裝置路好配残些情接腳的步驟包

   偵測-單位時間内在多個裝 數 對該些裝 依，各該些裝置路徑之該中斷次數，計算各該些中斷 接腳上每產生該中斷時，檢查發出該中斷之該裝置 需之該中斷檢查次數； 二 在分配下一個裝置路徑時，先將該裝置路徑加入各該 些中斷接腳，並分別計算加入該裝置路徑後，各該些中^ 接腳上每產生該中斷時，檢查發出該中斷之該裝置路徑所 需之該中斷檢查次數；以及 選擇將該裝置路徑分配至該中斷檢查次數最少 斷接腳。 17 1325537 23276twf.doc/n IPD070〇i〇t\v 如U利範圍第2項所述之動態分配中斷接腳的 获㈣計算各該些情接腳上每產生該情時，檢查 ^該中斷之概置路徑所需之該中斷檢查次數的步驟包 括· ^對分配至各該些中斷接腳上的各該些裝置路獲建立 一r序，其中最新加入該些中斷接腳之該褒置路徑排 後；以及 依照該順序將各該些裝置路徑之該中斷次數乘上一比 重，並將汁异結果相加而獲得該中斷檢查次數。 、4.如申請專魏圍第2項所述之動態分配中斷接腳的 方法，其巾檢查發出該帽之該裝置路徑所需之該中斷檢 查次數的方式是透過職各該些裝置路徑上所配置之一硬 體裝置的一驅動程式來檢查。 、5.如申請專利範圍第4項所述之動態分配中斷接腳的 方法，其巾在將該絲置路徑分§&至該些中斷上 驟之後，更包括： 依知、該順序串接各該些裝置路徑上所配置之 置的該驅動程式。 6. 如申請專利範圍第4項所述之動態分配中斷接腳的 方法，其中該些硬體裴置包括介面卡。 7. 如申請專利範圍第丨項所述之動態分配中斷接腳的 方法，其中偵測該單位時間内在多個裝置路徑上發生之該 中斷次數的方式是透過對應各該些裝置路徑上所配置之一 硬體裝置的一驅動程式來偵測。 18 1325537 IPD070010TW 23276twf.doc/n 8.如申請專利範圍第1項所述之動態分配中斷接腳的 方法，其中在偵測該單位時間内在多個裝置路徑上發生之 該中斷次數的步驟之後，更包括： 記錄該些裝置路徑及其對應之該中斷次數於一記憶 9. 如申請專利範圍第8項所述之動態分配中斷接腳的 方法，其中該記憶體包括非揮發性隨機存取記憶體

   (Non-Volatile Random Access Memory, NVRAM)。 10. 如申请專利範圍第1項所述之動態分配中斷接腳 的方法，其中該些中斷接腳包括連接至一可程式化中斷控 制器（Programmable Interrupt Controller, PIC)及一輸入輸 出先進可程式化中斷控制器（I/〇 Advanced Pr〇gmmmab^

   Interrupt Controller，I〇AI>IC)其中之一。 U·如申請專利範圍第1項所述之祕分配中斷接腳 的方法’其巾根據各該些裝置路徑±發生线 對該些裝置路徑進行财的方式包括由大至小排序。 12.如申請專利範圍第丨項所述之動態 臟’其中該控制晶片包括北橋晶片及南橋晶片中= 19