TWI324346B - - Google Patents

Description

1324346 九、發明說明： 【發明所屬之技術領域】 本發明係一種蝴蝶式比較線結構及其搜尋方法，其係特別關於一種之 應用於通訊網路方面中，使用内容可比對式記憶體的設計以進行IP位址搜 尋之蝴蝶式比較線結構及其搜尋方法。 【先前技術】 為了減少比較線上的功率消耗，許多技術已經被提出，其中切斷比較 •線用資料傳遞的方式，以降低比較線電容的方式來減少比較線上的功率消 耗’這種方法在過去被廣泛的使用，因為他可以有效降低功率的消耗。 另一方面抹些設計為了補足速度上的缺失，將比較線上的記憶單元平 行化，已取得功率及速度的最佳平衡。這個問題，在奈米電路將變的極為 重要，因此在我們的設計中，將同時取得降低功率及增加速度的最佳解， 以達到最好的能源效率。 為此，本發明提出一種蝴蝶式比較線結構及其搜尋方法，以改善上述 ®缺失。 【發明内容】 本發明之t要目的在提供—軸蝶式比錄結構及其麟方法，其係 可齡比較紅的神雜下，且崎低的搜尋延遲時間。 本發明之另-目的在提供—種蝴蝶式比觀結構及錢尋方法其係 利用蝴蝶連接方式來連接不同的平行比較線由於訊號直接取自前級的資 料，因此無須增加過多的邏輯閘。。 5 本1月之X目的在提供—種蝴蝶式比較線結構及其搜尋方法，其係 利用互斥或邏輯閘維持器⑽based conditional keeper)來作為保持器',、 以減少蝴蝶式連接的延遲時間，以期達到最佳的能源效益。 本發明之又-目的在提供—種蝴蝶式比較線結構及其搜尋方法，其係 利用互斥或邏輯閘維持器能提供動態電路抗雜訊的功能，並且消除過多無 謂的功率消耗。 本發明係提供-種蝴蝶式比較線結構及其搜尋方法，其係應用於内容 °疋址德體t之種蝴蝶式比較線結構，由内容可定址記憶體中劃分出 的複數個記憶單s ’再以階層式階層式比較料接記憶_，且每一相鄰 之該等記鮮元再翅連接。在此嘱式比較賴構下，纽職入後， 訊號傳入第-層之該記憶單元，判斷比對結果，若比對結果匹配，繼續比 對下-層之該記鮮元’如比縣果―直⑧配麟續輯直到比對完最 後-層之該記憶單元；如果任一層之記憶單元比對結果不匹配，即可停止 十換。之若有任一έ己憶單元比對結果不匹配，則結束比對，因此比 對結果失敗時’將會有較多的記憶單元被關閉不進行比對。 在比較線的輸出端連接互斥或邏輯閘維持器來作為保持器，利用互斥 或邏輯閘維持n來作為保觸，可以減少蝴蝶式連接的延遲_，以期達 到最佳的騎效益。互斥或賴_持難能提供動態電路抗雜訊的功 能，並且消除過多無謂的功率消耗。 本發明利用蝴蝶連接方式來連接不同的平行比較線，由於峨直接取 自前級的資料’因此無須增加過多的邏輯閘。藉由上述結構，本發明可在 1324346 減少比較線上的功率消耗下，降低的搜尋延遲時間。 底下藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明 之目的、技術内容、特點及其所達成之功效。 【實施方式】 隨著IPv6的發展，如何在不影響搜尋時間的前提下，有效的降低搜尋 時消耗的功率’成了設計内容可定址記憶體(cam)的重點，本發明即是在此 一設計前提下，完成預期的目標。因此，本發明所提出之蝴蝶式比較線結 構及其搜尋方法，其係一個新的蝴蝶式比較線結構，其目的在於減少内容 可定址式記憶體搜尋時間的條件下並減少比較線上的功率消耗。本發明係 通訊網路方面中，有關IP位址搜尋使肋容可比對式記憶體的設計，主要 可應用於路由器（Router )等網路產品。 為能詳細說明本發明，以下提出數實施例以詳細介紹本發明。下列實 施例的不同主要在於比較線、記憶單元的切割的方式、以及蝴蝶式連線的 方式不同。 ® 首先說明本發明之第一實施例，請參照第一圖及第二圖。本發明係應 用於内容可定址記憶體中之一種蝴蝶式比較線結構，内容可定址記憶體中 劃分出複數個記憶單元12 ;以階層式階層式比較線串接記憶單元12，且每 一相鄰之該等記憶單元12再交錯連接。在此蝴蝶式比較線結構下，當訊號 輸入後，訊號傳入第一層之該記憶單元12，判斷比對結果，若比對結果匹 配，繼續比對下一層之該記憶單元12，如比對結果一直匹配，則持續比對 直到比對元最後一層之該s己憶早元12;如果任一層之記憶單元π比對結果 7 1324346 不匹配，即可停止比對。以本實施例為例’本實施例的比對方式，說明如 下： 如第一 A圖所示，當訊號輸入兩側之4位元的記憶單元12時，如比對 不匹配’則停止比對，此時所有的6位元的記憶單元12皆關閉》 如第一 B圖所示當訊號輸入兩側之4位元的記憶單元12時，如比對匹 配’則繼續比對下一層之6位元的記憶單元12。此時，如比對結果不匹配， 由第一 B圖中可知，比對不匹配的訊號可交叉傳遞下去。使得後面數層的 記憶單元12皆會關閉；因此’後續如果任一層之6位元的記憶單元12比 對結果不匹配，即可停止比對。因此比對結果失敗時，將會有較多的記憶

單元12被關閉不進行比對。其中，記憶單元12的位元數係2N位元，且N 為一正整數。換言之，4位元、6位元或8位心能組成-個符合上述實施 例之記憶單元12。 承上，本實施例中，切割成16個六位元輸入的記憶單元12，並在上述 結構兩側多分割-個4位元的記憶紅12，係提供多—個比對的機會，此 並不會影響本發明的理念或權利範圍。 或邏輯閘維持器14 ，再將每-互斥或邏輯閘維持器14的輸出端連接一或問

另外’再仔細觀看第二圖，每-條階層式比較線之輸出端連接一互斥 1324346 •對時間及功率消耗，以達到最佳的能源效益。 此外，在本實施例中，該組比較線的數目係兩條，且或開反相器16的 兩側各接-組對稱的蝴蝶式比較線結構。以第―圖來看，本實施例比傳統 的比較線增加了更多的平行度，來降低整體比較線的搜尋時間。然而，增 -加獨立平行比較線會影響功率的消耗。因此，在兩條平行的比較線間，採 '用蝴蝶式連接型態，將不相干的獨立比較線互相交錯傳遞資訊，以減少功 率消耗。如果其中一級的比對不匹配，不匹配的資訊將藉由蝴蝶連接方式 •傳遞下去，進而關閉之後的比對電路，避免無謂的功率消耗。 再來提出本發明之第二貫施例，請參照第三圖。本實施例的主體架構 與上一貫施例架構、比對方式雷同，本實施例之蝴蝶式比較線結構亦由内 容可定址記憶體中劃分出複數個記憶單元12，再以階層式階層式比較線串 接記憶單元12 ,且每一相鄰之該等記憶單元12再交錯連接。在此蝴蝶式比 較線結構下’當訊號輸入後’如果任一層之記憶單元12比對結果不匹配， 即可停止比對。比對方式之原理可參照第一實施例中之介紹。 ® 特別的是，與上一實施例不同’本實施例沒有額外分割、連接一個記 憶單元12。在本實施例中’該組比較線的數目係兩條，且或閘反相器16的 兩側各接一組對稱的蝴蝶式比較線結構》以第二圖來看，其切割成16個八 ' 位元輸入的記憶單元12，雖然八位元輸入屬於高輸入邏輯閘，會有較差的 延遲時間，但是整體而言，本實施例有比較少的級數在單一的比較線上， 所花費的搜尋時間反而比上一實施例來的短。 接著提出本發明之第三實施例，請參照第四圖。本實施例的主體架構 9 與第-實施_切财法是相同的 同。其連接方式係： 但是他們的蝴蝶連接方式卻有所不 第一層記憶單元12與第二層記憶單元12的連接方式係將第一比較線 ' ^之讀早70 12相互搭接，第三比較線與第四比較線之記憶單 ▲搭接H憶早π 12與第三層記憶單元㈣連接方式係將 第比車乂線與第—比較線、第二比較線與第四比較線之記憶單元^相互搭 接’以第-層記鮮元12與第二敎憶單元12、第二層賴單元η與第 ^層5己憶單το 12祕接方式為聊，繼續搭接後面數層記憶單元a，直到 最後-層讀單tc12連接該互斥或邏獅轉^ 14連接為止。 在本實施例中，四條平行線上擁有較多的相關性，連線也較為複雜； 綜σ上述一只她例，第一實施例和第三實施例的關鍵延遲時間由本來的11 級降低到4級；第-實施例由原來的u級降到4級。且第__實施例在實體 層時線上，第一個實施例有較簡單的電路擺置及繞線。第二實施例則有較 好的搜尋時間’第三實施例則有比較好的功率表現。 本發明的主要效益在於： 1.本發明提出的蝴蝶式比較線結構，在減少比較線上的功率消耗下，且能 降低的搜尋延遲時間。 2.本架構利用蝴蝶連接方式來連接不同的平行比較線，由於訊號直接取自 前級的資料，因此無須增加過多的邏輯閘。 3.利用互斥或邏輯閘維持器14(X0R based conditional keeper)來作為保 持器，可以減少蝴蝶式連接的延遲時間，以期達到最佳的能源效益。 4.互斥或邏輯閘維持器i 牙供動態電路抗雜訊的功能’並且消除過 夕無謂的功率消耗。 '斤述：#僅為本發明之較佳實施例而已，並_來蚊本發明 實施之範圍。《卩驗本㈣申雜_述之靴、構造賴及精神所 •為之均等變化或修飾，均應包括於本發明之申請專利範圍内。 【圖式簡單說明】 鲁第-圖係本發明之第一實施例之蝴蝶式連線示意圖。 第-A圖係本發明之第一實施例於比對時之示意圖。 第-B圖係本發明之第一實施例於比對時之示意圖。 第二圖係本發明之電路架構示意圖。 第三圖係本發明之第二實施例之蝴蝶式連線示意圖。 第四圖係本發明之第三實施例之蝴蝶式連線示意圖。 【主要元件符號說明】 _ 12記鮮元 14互斥或邏輯閘維持器 16或閘反相器

Claims (1)

1324346 十、申請專利範圍： 1、 一種蝴蝶式比較線結構，其係應用於内容可定址記憶體中，該結構包 括： 複數記憶單元，其係由該内容可定址記憶體中劃分出； 至少一組階層式比較線，其係串接該等記憶單元，每一相鄰之該等記 .憶單元再交錯連接；以及 當任一層之訊號輸入後，如其中的一個記憶單元之比對結果為不匹 配，則產生一關閉訊號給下一層的記憶單元，以停止比對。 2、如申請專利範圍帛1項所述之蝴蝶式比較線結構，其中該蝴蝶式比較 線可應用於路由器上。 3、如申請專利範圍第1項所述之蝴蝶式比較線結構，其中該階層式比較 線之輸出端連接-互斥或邏輯閉維持器，該互斥或邏輯閘維持器提供 動態電路抗雜訊的功能.'同時減少比對時間及功率消耗，以達到最佳 的能源效益。

5、 6、 如申請專利範圍第3項所述之蝴蝶式比較線結構，更包括—或閉反相 器連接於該互斥或邏輯閘維持器的輸出端。 ======_，讀概姑 如申請專職圍第1項所述之蝴戦峻躲構，其巾料記憶單元 的位兀數係2N位元，且N為一正整數。

如申請專利範圍第6項所述之蝴蝶式比較線結 係4位元、6位元或8位元組成。 構，其中該等記憶單元 1324346 .8、如f請專利範圍第丨項所述之蝴蝶式比較線結構其中該組階層式比 : 較線係2條比較線。 • 9、如申請專利範圍第1項所述之蝴蝶式比較線結構，其中當該組階層式 比較線之比較線係4條時，該記憶單元交錯連接方式係. • 第""層記憶單元與第二層記憶單元的連接方式係將第-比較線與 - 第二比錄之記鮮元相互搭接，第三峰線與細b嫌之記憶單 元相互搭接’第二層記憶單元與第三層記鮮元的連接方式係將第一 • 味線與第三比較線、第二比較線與第四比較線之記憶單元相互搭 接，以第-層記憶單元與第二層記憶單元、第二層記憶單元與第三層 記憶單兀的搭接方式為週期，繼續搭接後面數層記憶單元直到最後 一層記憶單元與該互斥或邏輯閘維持器連接為止。 10、一種利用蝴蝶式比較線之搜尋方法，其係應用於内容可定址記憶體 中，其係包含下列步驟： 由該内容可定址記憶體中劃分出複數記憶單元； ® 利用至少一組階層式比較線串接該等記憶單元，該階層式比較線上之 記憶單元再交錯連接； .訊號傳入第一層之該等記憶單元，判斷比對結果，若比對結果匹配， 繼續比對下一層之該等記憶單元，如比對結果一直匹配，則持續比對 直到比對完最後一層之該等記憶單元；以及 若有任一該記憶單元比對結果不匹配，則結束比對，因此比對結果失 敗時’將會有較多的記憶單元被關閉不進行比對。 13 11、 如中請__1G項所述之__式錄線之搜尋方法，其中 該蝴蝶式比較線可應用於路由器上。 12、 如巾請細謝1Q項所述之__式昧線之搜尋方法，其中 該階層式比較線之輸出端連接一互斥或邏輯閘維持器 ，提供動態電路 抗雜訊的魏、同時減少崎時間及功率雜，以達到最佳的能源效 益。 13、 如巾請細贿12項所述之_蝴蝶式比較線之搜尋方法，其中 該互斥或邏輯閘維持器的輸出端係連接一或間反相器。 14、 如情專利細第13_述之式比較線之搜尋方法，其中 該或間反相器可連接至少一以上之該互斥或邏輯閉維持器。 15、 如巾請專纖M 1G項所叙娜_式比較線之搜尋方法，其中 該等記憶單元的位元數係2N位元，且N為一正整數。 16、 如中請專利範圍第15項所述之_蝴蝶式比較線之搜尋紐，其中 該等記憶單元係4位元、6位元或8位元組成。 Π、如申請專利範圍第10項所述之利用蝴蝶式比較線之搜尋方法，其中 該組階層式比較線係2條比較線。 18'如_4專利朗第1G項所述之蝴蝶式比較線之搜尋方法，其中 當該組階層式比較線之比較輸條時，該記憶單元交錯連接方式係： 第-層記憶單元與第二層記憶單元的連接方式係將第一比較線與第 二比較線之輯以相互搭H比較線鮮喊觀之記憶單元 相互搭接，第二層記憶單元與第三層記憶單元的連接方式係將第一比 14 1324346

較線與第三比較線、第二比較線與第四比較線之記憶單元相互搭接， 以第一層記憶單元與第二層記憶單元、第二層記憶單元與第三層記憶 單元的搭接方式為週期，繼續搭接後面數層記憶單元，直到最後一層 記憶單元與該互斥或邏輯閘維持器連接為止。 15