TWI321906B - System and method for optimizing phase locked loop damping coefficient - Google Patents

System and method for optimizing phase locked loop damping coefficient Download PDF

Info

Publication number
TWI321906B
TWI321906B TW095125064A TW95125064A TWI321906B TW I321906 B TWI321906 B TW I321906B TW 095125064 A TW095125064 A TW 095125064A TW 95125064 A TW95125064 A TW 95125064A TW I321906 B TWI321906 B TW I321906B
Authority
TW
Taiwan
Prior art keywords
signal
frequency
gain
clock
circuit
Prior art date
Application number
TW095125064A
Other languages
English (en)
Other versions
TW200640145A (en
Inventor
S Azam Mir
R Lundberg James
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Publication of TW200640145A publication Critical patent/TW200640145A/zh
Application granted granted Critical
Publication of TWI321906B publication Critical patent/TWI321906B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/04—Modifications for maintaining constant the phase-locked loop damping factor when other loop parameters change
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/05—Compensating for non-linear characteristics of the controlled oscillator

Description

1321906 九、發明說明： 【發明所屬之技術領域】 本申請所對應的美國申請案要求了於2004年12月8 曰申請的美國臨時申請第60/634,253號的優先權。 本申請所對應的美國申請案與以下待決美國專利申請 有關，其在同一天申請，具有共同受讓人以及至少一個共 同發明人。
序號 申請曰期 發明名稱 11/297622 12/08/2005 DAMPING COEFFICIENT VARIATION MECHANISM IN A PHASE LOCKED LOOP 11/297510 12/08/2005 PHASE LOCKED LOOP DAMPING COEFFICIENT CORRECTION MECHANISM 本發明係關於鎖相迴路電路’尤其是關於用於最佳化鎖 相迴路（Phase Locked Loop，PLL)阻尼係數的系統和方 法，所述阻尼係數改善了由鎖相迴路從參考時脈中生成的 核心時脈的頻譜純度。
Client’s Docket No. :CNTR2243-TW TT，s Docket No:0608-A40921-TW/Final/威盛自撰/Yuan 1321906 【先前技術】 鎖相迴路(Phase Loeked Loop，PLL)魏通常 備等使絲同步-個或者多個驗控制 二 時脈信號。因為積體電路内的操作可以比在積 的麵作快得多地被執行，所關相迴路電 電路之内以便以外部時脈頻率的某個倍數產生内部
破。在許多應时，㈣時脈錢從提供給積體電路以及 系統内的其他元件的外部時脈參考中導出，以㈣步系統 =的操作。例如，在以3〇〇祕兹(MHz)工作的電腦系統 中的示例性紐㈣脈相絲導“ 3千祕(舰)工 作的内部微處理器核心時脈信號，這表示頻率成十倍地增 加。時脈頻率之倍數N確定了在匯流排時脈（或外部時脈曰) 和核心時脈（或内部時脈)頻率之間的比率。
態的’其中時脈鮮之倍數㈣。其他㈣統是動 態的，其中出於各種目的，如改變積體電路或電子電路的 操作模式(例如，在諸如備用、低功率、休眠等的各種功率 模式之間的切換）’時脈頻率之倍數是可調的。 本領域的技術人員懂得’傳統的鎖相迴路的回應特性 與時脈頻率之倍數N的平方成反比，而與振盪器的增益 KV的平方成正比。鎖相迴路電路的阻尼係數s如下面的比 例式（1)所示： 0) 其中，N是時脈頻率之倍數，ic是充電（charge)泵電流 幅值’ KV是振盪器的增盈’而R和c分別是鎖相迴路的
Clienfs Docket No.:CNTR2243-TW TT’s Docket No:0608-A40921-TW/Final/威盛自撰/Yuan 1321906
Rc迴路濾波器元件的電阻和電容。 ， 路遽波器包括：串聯RC據波鎖相趣路的典型壇 期望特性的時間常數，所述期望特性=有根據鎖相迴路的 和最小化擾動。在某些實施例中^括最大化鎖定迷度 提供小電容器，在此情形，相應性/地聯RC元件並聯地 遽波器產生迴路控制信號，其‘二改，例式1。迴路 便控制内部時脈信號的相位和^可變振i器電路以
=迴路滤波器產生迴路電壓，其被採用來調製己置 流控制振盪器卿)⑽振盪器單元的電流a製^供給電 量導致較快的内部時脈，而更》 ^大的電流 時脈。 I的電流買導致較慢的内部 本領域技術人員還懂得，為了最大_譜_ 迴路的阻尼係數⑽相對惶定。已經顯示出，理想的阻 尼系數值大約為G.707。隨著積體電路製造技術的進展已 經使得設備能夠被縮放為小於1〇〇奈米的通道長度，不難 找到對支援範圍為給定參考頻率的i到30或者更多倍的時 脈頻率之倍數的鎖相迴路的需要。並且非常普通的是，在 工作期間動態地修改時脈頻率之倍數以便調整所述工作模 式。然而，傳統的鎖相迴路的阻尼係數回應於時脈頻率之 倍數的改變而從欠阻尼變化為過阻尼，以實現所想要的給 定工作範圍。以這樣的方式，傳統的鎖相迴路沒有提供所 想要的頻譜純度。 本領域的技術人員還懂得，因為内部邏輯必須被設計 在最差情況的條件下工作，所以積體電路’尤其是諸如微
Client's Docket No.：CNTR2243-TW TT’s Docket No:0608-A40921-TW/Final/威盛自撰斤咖 8 1321906 處理器之類的管線式（Pipeline)器件内 丄 度直接影響操作速度。因此，非常期望梠號的頻譜純 電路的頻譜純度。對於具有固定參 阿當今鎖相迴％ 頻率之倍數N的某些應用，可以配置實】頻率和固定時脈 質的鎖相迴路。然而，對於動態改變表老了可接受頻譜品 率之倍數或比率N的應用，傳統的鎖相迴=和，或時耽，
的，這是因為當N改變時這樣的傳統鎖:::適用 著降低頻譜品質的不想要的擾動。具體 ，路產生高員 係數S變化的擾動存在于鎖相迴路中、/說，當由於阻尼 設計為在最差情況的條件下工作。 邗電路必頊被 士a故 士 λα / 1 j 如’在 2 GHz 處，始 相祕中的—個百分數的擾動減=鎖 間執行的工作量。 啦、口疋時脈週期期 度的增加，必須解決頻譜品質問 ，大化效率和所執行的玉作。期望改善在包括積體電路 在内的現今電財所採㈣鎖相迴路轉的頻譜品質^ 【發明内容】 根據本發明的實施例，-種用於動態地最佳化鎖相迴 路(Phase Locked Loop，PLL)電路的阻尼係數的可調整振盪 器包括增益受控制的振盡器電路和阻尼控制器。所述鎖相 迴路電路提供表示在第一和第二時脈信號之間的誤差的迴 路控制信號，並且生成第三時脈信號，其頻率是時脈頻率 之倍數乘以第二時脈信號的頻率。增益受控制的振盪器電 路具有接收迴路控制信號的控制輪入端、增益控制輸入端 和提供第三時脈信號的輸出端。阻尼控制器具有用於接收
Client's Docket No.:CNTR2243-TW TT’s Docket No:0608-A40921-TW/Final/威盛自撰/Yuan
1321906 =脈頻率之倍數的輸人端和給所述增益受控制的振 的增盈控制輸入端提供增益控制信號的輸出端。電 控制器回應於時脈頻率之倍數的改變調整增益受控^且尼 盪器電路的增益，以便最小化阻尼係數的變化^工的振 W w j文佩温恣電路 和增益控制電路。在此情形下， 控制輸入端和提供第三時脈作餅 可變振盪器電路具有頻率
*又抓置沿电峪的頻罕控制輸入端提 供頻率控制信號的輸出端。增益㈣電路基於迴路控制信 號、以由增益控制仏號確定的增益改變頻率控制信號。在 ^具體的實施例巾，可變㈣器電路是電流控制的振盪 器，而且增益控制電路將迴路控制信號轉換為電流信號。 而且，阻尼控制器可以被配置為控制增益控制信號，以使 得電流控制的振盪器調整電流信號的增益來補償時脈頻率 之倍數的改變。 該增益受控制的振堡器電路可以包括可變振逢 阻尼控制器可被實現為：為幾個時脈頻率之倍數值中 的每一個提供增益控制信號的幾個不同值之一，以便最小 化阻尼係數的改變。作為示例，可以使用查找表等來把每 個時脈頻率之倍數值轉換為提供給振盪器的相對應的增益 控制值。對於典型的鎖相迴路電路，阻尼係數是被時脈頻 率之倍數去除的增益的平方根的函數。在一個實施例中， 阻尼控制器將增益控制信號控制為所需要的任何值，以有 效地用時脈頻率之倍數乘以振盪器的增益、以便為第三時
Client's Docket No.:CNTR2243-TW TT’s Docket No:0608-A40921-TW/Final/威盛自撰/Yuan
I3219UO 脈的每個頻率維持相同的阻尼係數。 根據本發明的實施例，具態最佳化 =迴=路包括檢測器、娜、渡波器電路= 第二時：!器和阻尼控制器。檢測器比較第-時脈信號和 σ * 5虎，並且提供表示頻率和相位差別的誤差作 f 電I具有接枚誤差信號的輸人端和提供指示其的^ 出端。渡波_接到充，用於二
㈣的笛為料㈣信號。錄11電路具有接收迴路控制 β " ' 一輸入端、接收增益信號的第二輸入端和提供第 的輪出端’其中增益信號調整振盪器電路的增 ^ αΚ Φ '員器八有接收第二時脈信號的第一輸入端、接收時 ^之倍數的第二輸入端和提供第二時脈信號的輸出 鈿一 h第一時脈仏號的頻率基於被時脈頻率之倍數去除的 第二時脈信號的頻率。阻尼控制器具有接收時脈頻率之倍 數的輸入端和提供增^信號的輸出端，其中阻尼控制器回 應於時脈頻率之倍數的改變而調整振盪器電路的增益。 振盪器電路可包括：提供第三時脈信號的可變振盪器 電路和增益電路。該增益電路具有接收迴路控制信號的第 一輸入端、接收增益信號的第二輸入端和提供頻率控制信 號給可變振盪器電路的輸出端。在更具體的實施例中，濾 波器電路提供作為電壓信號的迴路控制信號給增益電路的 第一輸入端，其中增益電路是電壓到電流轉換器，而且其 中振盡器是電流控制的振盪器。在一個實施例中，阻尼控 制器控制增益信號以便用時脈頻率之倍數乘以振盪器電路
Client's Docket No.:CNTR2243-TW TT’s Docket No:0608-A40921-TW/Final/威盛自撰/Yuan 1321906 的私I以保持阻尼係數對於變數n基本上恒定。 根據本發明的實施例，-種積體電路包括：第-接腳， 其接收具有第—頻率的外部時脈信號；第二接腳，用於接 收時脈頻率之倍數；以及積體鎖相迴路電路。該鎖相迴路 電路^有純湘於接收外部時脈信號的第—接腳的第一 輸入端^接到用於接收時脈頻率之倍數的第二接腳的第 ，入端以及具有提供核心時脈信號的輸出端的可調振
盪器’該核心時脈錢具有大約料時脈頻率之倍數乘以 ^-頻率的第二頻率。可難包括阻尼控制器 器電路it阻尼控制器具有接收時脈頻率之倍數的輸入娘 號的輸出端。該振盪器電路具有接收調整作 唬的輸入端和提供核心時脈信號的輸出端，其中，二 號控制振盪器電路的增益’以便為鎖相迴路電二= 恒定的阻尼係數。 · 吩难得基本 根據本發明的實施例，一種最佳化鎖相 ^ 數的方法’包括：將時脈頻率之倍數轉換為增益控制=係 以及利用增益控制值調整振盪器的增益，以工， 係數的改變。該鎖相迴路控制㈣器以提小，阻尼 號，該第二時脈信號具有為第1脈信號的頻 頻率。阻尼储是被時脈辭之倍數 的倍數的 的函數。 去除的振盪器的增益 該方法還可以包括調整提供給電流 電壓。該方法可以包括用頻率之倍數乘電流 該方法可以包括·比較第-時脈信號與分頻時脈信γ並
Client’s Docket No.:CNTR2243-TW TT，s Docket No:0608-A40921-TW/Final/威盛自撰/yuan v^} 且提供才曰不其的迴路控制信號；基於迴路控制信號改變頻 率控制彳。號’提供頻率控制信號給可變振SH電路；以及 A於增皿控制值改變頻率控制信號的變化率。該方法可以 包括.將迴路控制信號轉換為電流信號；基於迴路控制信 號改&電"Ά冑；基於增益控制值&變電流信號的變化 率，以及提供電流信號給電流控制的振盪器。該方法可以 ^括將迴路控制電壓轉換為電流信號；由電流控制的振盪 器將電流#號轉換為第二時脈信號；以及用頻率之倍數劃 鲁分第二時脈信號以提供劃分了的時脈信號。 為了讓本發明之上述和其他目的、特徵、和優點能更 明顯易懂，下文特舉數較佳實施例，並配合所附圖示，作 詳細說明如下： . 【實施方式】 本發明提供下面的描述使得本領域技術人員能夠在特 疋的應用及其要求的上下文内構造和使用所提供的本發 • 明。然而’對最佳實施例的各種修改對於本領域的技術人 員來s兒是顯而易見的，而且在此定義的一般原理可以應用 於其他的實施例。因此’本發明不旨在限制於在此示出和 描述的特定實施例，而是要與在此公開的原理和新穎特徵 一致的最廣泛的範圍相符合。 本申請的發明人已經意識到，需要解決與本領域、尤 其是有關當採用傳統的鎖相迴路電路時施加在管線式 (pipeline)器件上的限制相關聯的問題。因此他們開發了 — 種系統和方法，用於如下面參考第1圖-5的進一步描述那
Client’s Docket N〇-:CNTR2243-TW TT’s Docket No:0608-A40921-TW/Final/威盛自撰他肪
13 時脈頻率之倍數的值動態最佳化鎖相迴路阻 匕，、頌者地提尚由積體電路内的鎖相迴路電 或由電子科使用的核叫脈信號的頻 = 式結構中採用時，最小化了不想要的擾動，使得 1核心時脈信號的頻譜純度的增加，而可以將管線式器件 設計為增加在管線各級之間執行的工作量。 第1圖是傳統的鎖相迴路電路100的簡化區塊圖。將 第時脈彳5號BUSCLK提供給相位/頻率檢測器1〇1的第 輸知其在第一輸入端處接收第二時脈信號 REFCLK。相位/頻率檢測器1 〇 1比較在REFCLK和 BUSCLK信號之間的相位和/或頻率，並且提供表示相位和 /或頻率中的任何差別的上/下誤差信號UP/DN。充電栗1〇3 具有接收誤差信號UP/DN的輸入端，並且在其輸出端處生 成提供給迴路濾波器105的電流脈衝信號IC。儘管IC電 流脈衝的幅值一般是靜態的，但是，1(：信號的符號(正脈衝 或負脈衝)通常表示將REFCLK與BUSCLK對齊的方向， 而1C電流脈衝的寬度(durati〇n)—般表示需要將BUSCLK 和REFCLK時脈信號彼此對齊所需要的校正量。迴路濾波 器105將1C信號轉換為迴路控制信號LC，其被提供給振 盪器電路107中的恒定電壓至電流轉換器111的控制輸入 端。恒定電壓至電流轉換器111將迴路控制信號LC轉換 為電流信號I，其被提供給電流控制的振盪器108的輸入 端。恒定電壓至電流轉換器111根據恒定比例關係轉換迴 路控制信號LC。振盪器電路107產生核心時脈信號
Client’s Docket No.:CNTR2243-TW TT’s Docket No:0608-A40921-TW/Final/威盛自撰/Vuan 14 1321906 CORECLK’其被提供給分頻器電路1〇9的一個輪入端。分 頻器電路109在第一輸入端接收頻率或時脈頻率之伊數 N，並且將CORECLK信號轉換為REFCLK信號，將該 REFCLK信號提供給相位/頻率檢測器ι〇1。時脈頻率之倍 數N確定在BUSCLK和CORECLK之間的頻率關係。分頻 器電路109將CORECLK的頻率用頻率之倍數除以導 出REFCLK的頻率，其被提供回到相位/頻率檢測器1〇1 以便閉合所述迴路。以這樣的方式，鎖相迴路電路1〇〇進 • 行操作以將BUSCLK的頻率與頻率之倍數N相乘，以便實 現CORECLK的頻率’並且使CORECLK與BUSCLK同步。 鎖相迴路電路100可以在積體電路等上實現，其中 _ BUSCLK彳§號和頻率之倍數N在外部或者晶片外接收，而 CORECLK信號在晶片上(on_chip)使用。然而，本發明考慮 了除了積體電路之外的配置，並且通常應用於由任何電子 器件使用的鎖相迴路電路。迴路濾波器1〇5濾波IC信號並 且生成迴路控制信號LC’其被用於在標準反饋操作中控制 鲁CORECLK的頻率。LC信號可以具有電流信號或電壓信號 的形式，而振盪器電路107可以如本領域的技術人員^知 的那樣，受電流或電壓控制。只要BUSCLK信號和時脈頻 率之倍數N是靜態的並且不改變，則鎖相迴路電路丨㈨的 頻譜品質就可接受。然而，如先前所述，對於其中期望動 態改變BUSCLK的頻率或者時脈頻率之倍數N的值的麻用 來說，鎖相迴路電路1〇〇的頻譜品質是不可接受的，^是 因為它回應於由於與在迴路控制信號LC中的變化成固$
Client's Docket No. :CNTR2243-TW TT’s Docket N〇:0608-A4092I-TW/Final/威盛自撰/yuan 比例地增加或減少的電流信號 生了不想要的擾動。泉考比射】〜樣的變化’而產 >号比例式1，振盪考雷政 益KV通常是固定的 盈15電路107的増 使传N的變化導致阻尼得童令5th 想要的變化，這導致擾動 則尼係數中不 譜品質。 $低了鎖相迴路電路100的頻 第2圖是根據本發明 電路2。°的簡化區塊圖。鎖相迴:電路 個類似的元件，它們被給予相 0noo包括幾 相位/頻率檢測器1G1、充雷$⑽ "^號。具體地講， 镅哭雷玖10Q妯汞03、迴路濾波器105和分 頻器電路109被包括在鎖相迴 々刀 上相同的方絲作。分頻$丨 巾，並且以基本 杩徂认丄貝态1〇9用Ν去除CORECLK以便 k供REFCLK給相位/頻率檢彳 ㊉ R檢1G卜相位/頻率檢測器 101產生知:供給充電栗1〇3的 ^ , Tr ^ ^. 、 /DN誤差信號，充電泵103 產生IC Μ給稱缝器1Q5，⑽產生迴路 控畅號LC。鎖相迴路電路1〇〇的振盡器電路ι〇7用增益
受控制的振盪器電路201代替，其接收迴路控制信號LC 並且生成CORECLK信號。振|器電路2〇1包括可變電屢 至電流轉換器電路203,其具有接收Lc信號的第一輸入端 和提供控制信號I的輸出端。將j信號提供給電流控制振 盪器電路205，其在它的輸出端處提供c〇RECLK信號。 增加了阻尼控制器電路207，其接收時脈頻率之倍數n並 且向可變電壓至電流轉換器電路2〇3的另一個輸入端提供 增盈控制信號GC。在一個實施例中，可變振篕器電路205 是電流控制的振盪器（ICO)205。還考慮了替代的實施例，
Client's Docket No.:CNTR2243-TW TT’s Docket Mo:0608-A40921-TW/Final/威盛自撰/Y_ 1321906 其中可變振盪器電路205是電壓控制的振盪器（未示出）。
除了基於GC信號控制或者相反調整信號振盪器2〇1 的增益之外，振盪器電路201以與振盪器電路1〇7類似的 方式操作。增益KV被定義為C0RECLK信號的頻率(F)中 的變化或AF，其作為LC信號的改變的函數或者ALc，或 者KV=AF/ALC，其中前斜線“/”表示除法^例如，如果 以GHz測篁頻率並且LC信號是以伏特(v)測量的電壓信 號，則增益KV具有Hz/V的單位。對於時脈頻率之倍數N • 的給定值，比如說犯，阻尼控制器207聲明（assert)GC信 號的對應值，比如說GC 1，其使得可變電壓至電流轉換器 電路203以相應的增益KV或者說KV1操作。因此，可變 電壓至電流轉換器電路203將LC信號轉換為〗信號，該工 信號用於控制由可變振盪器電路2〇5以相應的增益KV1提 供的CORECLK信號的頻率。對於GC 1，增益KV 1確定在 控制迴路中採用的LC和CORECLK之間的關係。 當將頻率之倍數N改變為新的值，比如說N2時，阻 • 尼控制器207將GC信號改變為相應的新值，比如說GC2, 其使得振盪器電路201以相應的新增益，比如說KV2操 作。為了最佳化鎖相迴路電路200的頻譜品質，阻尼控制 器207、可變電壓至電流轉換器電路2〇3和電流控制振盪 器205被配置為最小化阻尼係數《9的改變。如比例式i所 定義，阻尼係數*9是KV/N的平方根的函數，因此對於n 的任何改變，用相同的因數(例如，叫修改振盪器電路2〇1 的增盈KV。以這樣的方式’ N的改變被KV的改變有效地
Client's Docket No.:CNTR2243-TW TT’s Docket No:0608-A40921-TW/Finaiy 威盛自撰/yuan 1321906 抵肖或者補償’以便最小化阻尼係數的任何改變。例如， 如=〜足10力口倍到2〇，則增益也被加倍，以便根據 $二，1，阻尼係數依然未變。因為通過伴隨地改變振盪 ’回應於時脈頻率之倍數㈣改變的阻尼係數的改 皙不，小化了，所以相對於鎖相迴路電路100的頻譜品 質，改善了鎖相迴路電路200的頻譜品質。 第3圖疋根據鎖相迴路電路2〇〇的更具體的實施例實 現的壇路遽波器105、振盪器電路201和阻尼控制器2〇7 的更詳細的示意性區塊圆。IC信號是經由節點3 〇丨施加到 串聯連接在節點3〇1和地(GND)之間的電阻器r和電容器 C的電机脈衝。節點3〇1發展出迴路控制電壓，其被 提I给振盈器電路撕。在此情形中，VLp信號起迴路控 制信號L C (如括弧中所示）的作用。將v L p信號施加到振堡 器電路201内的可變電壓到電流（電壓至電流)轉換器儿3, 其將VLP信號轉換為電流信號】，將電流信號！提供給電 流控制的振盪器（IC〇)305的輸入端。在所說明的實施例 中，阻尼控制器207接收時脈頻率之倍數N，並在頻率選 通匯流排FSTR上生成或解碼提供給電壓至電流轉換器 303的增益控制輸入端的相對應的信號❶在此情形中， 匯流排起增益控制信號GC(如括弧中所示）的作用。在一 實施例中，FSTR匯流排包括多個數位信號用來控制或者， 整在多個離散增益值之間的增益，每個對應於時脈頻率调 倍數N的離散值。FSTR匯流排的信號指示電壓至電漭之 換器303增加/減少到電流控制振盪器3〇5内的振二，
Client’s Docket N〇_:CNTR2243-TW TT’s Docket No:0608-A40921-TW/Final/威盛自撰/Yuan 元的電流ί，以便狀作為Ν的函數的鎖相迴路阻尼係數 5。因此’阻尼控制器207經由FSTR匯流排指*電壓至電 流轉換器303以增加或減少電流τ來控制增益， 相迴路電路200的阻尼係數相對於時脈頻率之倍數N的值 ，改變而保持穩定。參照用於阻尼係數5的比例式卜时 提供給阻尼控制器2G7的時脈頻率之倍數，〗 則提供給迴路滤波器阳#電流，是迴㈣^ 105的電阻值和電容值，是振盡器電路2〇1㈣益， 其被定義為根據VLP信號的電壓改變的c 〇 RE c Lκ信號的 頻率改變，$ KV^FMVLP。正如前面解釋的，如^容 器和串聯RC滤波器並聯佈置，則相應地修改比例式1;然 而，由於以相同的方法最小化阻尼係數的改變，所以本發 明的原理依然未變。 第4圖是對於從i ^的範圍改變的增益κν的幾個 離散值’或輕KV1 i KVn，繪製以GHz為單位的 CORECLK信號的頻率(F)對比以伏特(v)為單位的VLp信 號的模擬結果的曲線圖，這裏假定鎖相迴路電路2〇〇被設 計成在0.25V S 0.75V的迴路遽波器額定電壓範圍上^ 400MHz到4GHz進行操作。增益κν的離散值由提供給電 流控制振盪器305的電流I的相對應的離散值確定。由辦 益曲線KVn中的僅僅-條：KV1來表徵傳統的鎖相迴路曰 如鎖相迴路電路100,這是因為振盪器電路1〇7的増益不 作為時脈頻率之倍數N的函數來調製。因此，一〜 KV曲線的斜率將是要在比例式i中使用，以便為所有：
Client’s Docket No.:CNTR2243-TW TT’s Docket No:0608-A40921-TW/Final/威盛自撰/Yuai 值轉疋鎖相題路電路1GG的阻尼係數的增益KV。當為傳 、、先的鎖相迴路電路100改變時脈頻率之倍數Ν時，由於 KV、R，和 c β m — a ^ 疋固疋的’所以阻尼係數*9也根據比例式1 毛生改I但疋和傳統的鎖相迴路電路100相反，根據本 發明的鎖相迴路電路細通過㈣匯流排FSTR指示電流 控制振蘆器305在時脈頻率之倍數ν改變時增加或減少 到振盪H單元的電流！ ’來保持阻尼係數，值相對恒定。 改麦電机I導致振盪器的增益κν的改變，這補償了時脈 頻率之倍數Ν的改變’由此保持阻尼係數μ值相對恒定。 作為例子並參考第4圖’假定傳統的鎖相迴路電路100 的振盪器電路107具有增益曲線401(即，KV8)，而且鎖相 匕路電路1 〇〇正在點4〇3處操作，在該點處，對於大約〇 5 ν 的VLP電壓’⑺咖LK _率大約為2_G8 GH”在此情 形中，假定用於鎖相迴路電路1〇()的迴路控制信號LC是 VLP電壓。如果N改變到新的值以將c〇RECLk的頻率調 整到2.75GHz的新頻率，則鎖相迴路電路1〇〇必需沿著曲 線401調整到與大約〇 92v的VLp電壓相關聯的新操作點 405。參考鎖相迴路電路1〇〇，N的增加使得分頻器工⑻減 少REFCLK的頻率，並且相位/頻率檢測器1〇1通過給定 Up/DN誤差信號來增加REFCLK的頻率以便再次等於 BUSCLK的頻率來作出回應。充電泵1〇3和迴路濾波器 通過向0.92V增加VLP直到CORECLK的頻率最終停留在 2.75 GHz的新目標頻率來作出回應。鎖相迴路電路1〇〇的 整個控制迴路必須響應以達到並停留在新的頻率上。並且
Client's Docket No.:CNTR2243-TW TT’s Docket No:0608-A40921-TW/Final/威盛自撰/Yuan =而二尼係數:由於是1/N的平方根 和減少的頻气純疋’貝著的擾動1 ’阻尼係數的變化， 用傳統鎖相：路二=而増加了回應時間並減少了在採 作為比於電路1〇〇的電路中可以執行的工作量。 包括:全部二相迴路電路200嶋器電路201 路最初‘=、ΓΓ’κνη:κνι)’___ 對於大約05vVv線知的相同點4G3處操作，其中 GHz。還假定用二電壓’ C⑽CLK的頻率大約是2.08
是VLP㈣ 稱祕㈣雜制信號LC 、。希望選擇維持VLP的中間範圍電壓的辦益 一、以便VLP對於時脈頻率之倍數N的改變維持相對恒 敫ST形中’ #Ν改變為新值以便將C〇RECLK的頻 、：.75 GHz的新頻率時，阻尼控制器207調整增益 控制信號GC(例如，FSTR的新的值），信號Gc將振二 電路201的增益調整到新的增益曲線407(即，如增益=KVn 所不以便維持大約〇.5V的VLp的相同中間電壓值。因 此，鎖相迴路電路2〇〇沿著增益曲線4〇7調整到新的操作 點409。參考鎖相迴路電路200, N的增加最初可能使分頻 器1〇9開始減少REFCLK的頻率。然而，值的改變使 得可變電壓至電流轉換器電路203調整I信號以在電流控 制振盪器205將CORECLK的相位與2.75GHz的新頻率對 齊之後保持阻尼係數與它在改變之前基本上相同的值。在 第3圖的實施例中，阻尼控制器2〇7調整FSTR的值以便 切換可變電壓至電流轉換器303從而聲明源電流I的新
Client's Docket N〇t：CNTR2243-TW TT’s Docket N(K〇608-A40921-TW/Final/威盛自撰/Yuan 21 1321906 值。因此’由於通過增益κν中的改變補 以阻尼係數β維持恒定。結果是顯著減少員Ν的改變，所 定的阻尼係數’由此導致相對高的頻譜:J的擾動量和穩 減少回應時間和可以在積體電路或電^二又。這使得能夠 量的相伴增加。 益件中執行的工作 第5圖是說明根據本發明的示範性 化鎖相迴路電路的阻尼係數的方法的汸，例，用於最佳 501、503、505和511在内的幾個步驟^圖。包括步騍 類似。在步驟501 ,比較第一和第二時統的鎖相迴路 位，並且提供相應的誤差信號。在如上5號的頻率和相 中’第-信號是匯流排時脈或外部時脈^<各種實施例 鎖相迴路的控制迴路中從分頻器反饋 ，第二時脈是在 而誤差信號是上/下(uP/d〇wn)信號。反饋或參考時脈’ 誤差信號轉換為充電信號。鎖相迴路電路'_個步驟503，將 泵等將誤差信號轉換為充電信號。在下一—般採用了充電 電信號被渡波成迴路控制信號。迴路控505 ’充 何適合的形式，如本領域技術人員所公知L說可以具有任 壓信號。在-個實施例中，例如，充的電流信號或電 器-電容H濾波H的電流信號，其發展出=是提供給電阻 所知的迴雜制電壓等。同時，在步 領域技術人員 少鄉5〇7，將時脈頻率 之倍數N轉換為增益控制值，其適合回應於時脈^率之倍 數值的改變來最小化鎖相迴路阻尼係數的改變。在下一個 步驟509’以由增益控制值確定的增益將迴路控制信號轉 換成第二時脈彳s號。在迴路控制信號和第三時脈信號之間
Client's Docket No.:CNTR2243-TW TT’s DocketNo:0608-A40921-TW/Final/烕盛自撰/yu 22 之電壓控制_器 用時脈㈣ 執在最後—個步驟51卜 第二時脈俨分第三時脈信號的頻率，以便提供 Ms唬，且刼作返回到步驟5〇1和5〇7。 示的步的情形’但是步驟507的功能可以和所 體電路5中的任何—個或者多铜時執行。在積 體電路實施例中’例如，檢測 ：： :==/相位，_邏_==:: 轉換在時脈解之倍數和増益控靠之間的 於可變㈣器電路的特性和配置以及迴路控制信 配置。迴路控制信號表㈣來自檢測器的誤差 二時脈信號的頻率之間的轉換，其中控制第三時 如虎來最小化該誤差。顧器的增益回應於迴路控制信 號的改變而控制第三時脈信號的相對頻率的改變。在一個 實施例中，選_路控翁_歓或者巾間電壓的值， 而且阻尼控制H調整增益控制值以便為時脈頻率之倍數的 每個值維持迴路控制信號大約相同的電壓。可以依據實驗 確定增益控制值，並且將其存儲在阻尼控制器中。阻尼控 制器可以以任何適合的方式實現，如查找表等。 本發明的較不複雜的實施例假設充電泵電流IC和迴 路濾波器105的R和C元件的固定值。儘管這些實施例較 不複雜’但是要注意到’本發明還包含動態調整這些值 1C、R、C中的一個或多個以及KV以便維持阻尼係數《9的 穩定性的實施例。本發明的一個實施例考慮模擬η條振盪
Client's Docket N〇.：CNTR2243-TW TT’s Docket No:0608-A40921-TW/Final/威盛自撰/Yuan 23 1321906 器增益曲線KVn: KVl，作為在所期望的工作頻率範固上 的FSTR匯流排的n個值的函數以及作為所期望的迴路廣 波器電壓範圍的函數。在此情形中，阻尼控制器2〇7被酉= 置為：為Ν的每個值生成FSTR的離散值，以便振盪器電 路201的相關聯的增益KV產生相對恒定的、用於阻^係 數沒的值。一個實施例選擇FSTR的值，以便保持5大二^ 於0.707 ’然而’本發明構思了替代的實施例，其中將阻尼
係數保持在不同於0.707的值。額定迴路濾波器電壓實施 例選擇在迴路濾波器電壓VLP的中間範圍值處 、 FSTR的值（例如，〇.5V)。 、上述 利用根據本發明的實施例、用於最佳化鎖相迴路阻尼 的系統和方法實現了幾個益處和優點。一個優點是 利用在核心（輸出或者内部的）時脈和匯流排（輸入或外部= 時脈之間的時脈頻率之倍數的相對應變化而最小 '、 J 逢目^^日 迴路的阻尼係數的變化，所以在按照本發明的實施 的鎖相迴路中最小化了不想要的擾動。另一個優點是，見 於提供給内部核心時脈信號的頻譜純度的增加，=由 (pipeline)器件可以被設計為增加在管線各級之間-作量。 L仃的工 雖然本發明已以較佳實施例揭露如上，然其並 限定本發明’任何熟習此項技術者，在残離树= 神和範圍内，當可作些許之更動與潤飾，因此本發 月 護範圍當視後附之申請專利範圍所界定者為準❶ 之保
Client's Docket No.:CNTR2243-TW TT’s Docket No:0608-A40921-TW/Final/威盛自撰/Yua] 24 1321906 【圖式簡單說明】 參照下面的描述和附圖，本發明的益處、特 將會變得更好理解，其中： '"優點 第1圖是根據現有技術實現的傳统的鎖相趣路 簡化區塊圖； I路的 第2圖是根據本發明的實施例實現的示例性鎖相迴路 電路的簡化區塊圖；
第3圖是根據第2圖中的鎖相迴路電路的更具體實施 例實現的迴路渡波器、振藍器電路和阻尼控制器的更詳細 的示意區塊圖； 第4圖是為增益的幾個離散值繪製CORECLK信號對 比VLP信號的頻率的模擬結果的曲線圖；以及 第5圖是說明根據本發明的示範性實施例、用於最佳 化鎖相迴路電路的阻尼係數的方法的流程圖。 【主要元件符號說明】
101〜相位/頻率檢測器 103〜充電泵 105〜迴路濾波器 107、 201〜振盪器電路 108、 205、305〜電流控制振逢巧 111〜恆定型電壓至電流轉換器 203、303〜可變型電壓至電流轉換器 109〜分頻器 207〜阻尼控制器
Client’s Docket No.:CNTR2243-TW TT’s Docket No:0608-A40921-TW/Final/威盛自撰/Yuan

Claims (1)

1321906 案號 095125064 98 年 7 月 28
修正本 十、申請專利範圍： 1.一種可調整振盪器，用於動態地最佳化鎖相迴路電 路的阻尼係數，所述鎖相迴路電路提供表示在第一和第二 時脈信號之間的誤差的迴路控制信號以用於產生第三時脈 ^^所述第二時脈信號的頻率是時脈頻率之倍數乘以第 二時脈，號的解，所述可娜振i器包括： 曰夏又控制的振盪器電路，其具有接收迴路控制信號 2控制輸人端，增益控制輸人端和提供第三時脈信號 出端；以及 叙：尼控制器’其具有輸入端，用於接收時脈頻率之倍 ί的輸人和提供增益控制信號，以及輸出端，用於向所述 ==制的振綱路的所述增益控制輸入端提供增益 其中所ΐ阻尼控制器回應於時脈頻率之倍數的 二庙' 所述增益受控制的振盪器電路的增益，儲存分 頻率之多個倍數之離散值之多個增益控制 二脈頻率之倍數的離散值輸出其所對應的該 ϋ㈣所述增益㈣信號，㈣最小化阻尼係數的 2_如申請專利範圍第1項所述之可調整_，並中 所述增益受控制的振盪器電路包括： …其中 可變振盪器電路，1且古# Α 時脈信號的輸出端；以r 制輸人端和提供第三 增ϋ控制電路，其且右笛__ 制信號；第二輸入端，收;迴： CNTR2243-TW/0608-A40921 -丁 W/FinaM/完整版/ 26 1321906 輸出端，用於向所述可變振盪器電路的所述頻率控制輸入 端提供頻率控制信號； 其中，所述增益控制電路基於迴路控制信號，以由所 述增益控制信號確定的增益改變所述頻率控制信號。 3. 如申請專利範圍第2項所述之可調整振盪器，其中 所述可變振盪器電路包括電流控制的振盪器，而且其中所 述增益控制電路將迴路控制信號轉換為電流信號。 4. 如申請專利範圍第3項所述之可調整振盪器，其中 • 所述阻尼控制器控制所述增益控制信號，以使得所述電流 控制的振盪器調整所述電流信號的增益來補償時脈頻率之 倍數的改變。 5. 如申請專利範圍第1項所述之可調整振盪器，其中， 阻尼係數是所述增益受控制的振盪器電路的所述增益 除以時脈頻率之倍數的函數； 所述阻尼控制器控制所述增益控制信號以便用所述時 脈頻率之倍數乘以所述振盪器的所述增益。 ® 6. —種具有動態最佳化的阻尼係數的鎖相迴路電路， 包括： 檢測器，其比較第一時脈信號和第二時脈信號，並且 提供表示頻率和相位差別的誤差信號； 充電泵，其具有輸入端，用於接收所述誤差信號，以 及輸出端，用於提供指示其的脈衝信號； 濾波器電路，耦接到所述充電泵，用於將所述脈衝信 號轉換為迴路控制信號； CNTR2243-TW/0608-A40921-TW/Final-l/完整版 / 27 1321906 振盪器電路，其具有第一輸入端，用於接收所述迴路 控制信號，第二輸入端，用於接收增益信號，以及輸出端， 用於提供第三時脈信號，其中所述增益信號調整所述振盪 器電路的增益； 分頻器，其具有第一輸入端，用於接收所述第三時脈 信號，第二輸入端，用於接收時脈頻率之倍數，以及輸出 端，用於提供所述第二時脈信號，該第二時脈信號的頻率 為由所述第三時脈信號的頻率除以所述時脈頻率之倍數的 籲頻率；以及 阻尼控制器，其具有輸入端，用於接收所述時脈頻率 之倍數的輸入，以及輸出端，用於提供所述增益信號，其 中所述阻尼控制器回應於所述時脈頻率之倍數的改變而調 整所述振盪器電路的所述增益，儲存分別對應於該時脈頻 率之多個倍數之離散值之多個增益控制值，並依據該時脈 頻率之倍數的離散值輸出其所對應的該增益控制值為所述 增益控制信號，以便最小化阻尼係數的改變。 ® 7.如申請專利範圍第6項所述之鎖相迴路電路，其中 所述振盪器電路包括： 可變振盪器電路，其具有頻率控制輸入端和提供所述 第三時脈信號的輸出端；以及 增益電路，其具有第一輸入端，用於接收所述迴路控 制信號，第二輸入端，用於接收所述增益信號，以及輸出 端，用於將頻率控制信號提供給所述可變振盪器電路的所 述頻率控制輸入端。 - CNTR2243-TW/0608-A40921-TW/Final-l/完整版 / 28 1321906 8. 如申請專利範圍第7項所述之鎖相迴路電路，其中 所述濾波器電路將作為電壓信號的所述迴路控制信號提供 給所述增益電路的所述第一輸入端，其中所述增益電路包 括電壓到電流轉換器，並且其中所述可變振盪器電路包括 電流控制的振盪器。 9. 如申請專利範圍第6項所述之鎖相迴路電路，其中 所述阻尼係數是由所述時脈頻率之倍數劃分的所述振盪器 電路的所述增益的函數，而且其中所述阻尼控制器控制所 • 述增益信號，以便用所述時脈頻率之倍數乘以所述振盪器 電路的所述增益，從而維持阻尼係數基本上恒定。 10. —種積體電路，包括： 第一接腳，其接收具有第一頻率的外部時脈； 第二接腳，用於接收時脈頻率之倍數；以及 積體鎖相迴路電路，其具有第一輸入端，耦接到用於 接收所述外部時脈信號的所述第一接腳，第二輸入端，辆 接到用於接收所述時脈頻率之倍數的所述第二接腳，以及 ® 可調整振盪器，具有提供核心時脈信號的輸出端，該核心 時脈信號具有第二頻率，其大約等於所述時脈頻率之倍數 乘以所述第一頻率，所述可調整振盪器包括： 阻尼控制器，其具有輸入端，用於接收所述時脈頻率 之倍數，以及輸出端，用於提供調整信號；以及 振盪器電路，其具有輸入端，用於接收所述調整信號， 以及輸出端，用於提供所述核心時脈信號； 其中，所述調整信號控制所述振盪器電路的增益，而 CNTR2243-TW/0608-A40921 -TW/Final-1/ 完整版/ 29 1321906 該阻尼控制器儲存分別對應於該時脈頻率之多個倍數之離 散值之多個增益控制值並依據該時脈頻率之倍數的離散值 輸出其所對應的該增益控制值為所述調整信號，以便最小 化所述鎖相迴路電路的阻尼係數的改變。 11. 如申請專利範圍第10項所述之積體電路，其中所 述阻尼控制器控制所述調整信號以使得所述振盪器電路以 所述時脈頻率之倍數的倍數增加其增益。 12. 如申請專利範圍第10項所述之積體電路，其中所 • 述振盪器電路包括： 電流發生器，其具有輸入端，用於接收所述調整信號， 以及輸出端，用於基於所述時脈頻率之倍數提供電流電 壓；以及 電流控制的振盪器，其具有電流控制輸入端，耦接到 所述電流發生器的所述輸出端，以及輸出端，提供所述核 心時脈信號。 13τ如申請專利範圍第10項所述之積體電路，其中所 ®述鎖相迴路電路包括： 檢測器，其具有第一輸入端，耦接到所述第一接腳， 第二輸入端，接收分頻的時脈信號，以及輸出端，提供表 示在所述外部時脈信號和所述分頻的時脈信號之間的頻率 差的誤差信號； 充電泵，其具有輸入端，用於接收所述誤差信號，以 及輸出端，用於提供脈衝信號； 迴路濾波器，其將所述脈衝信號轉換為.迴路控制信號； CNTR2243-TW/0608-Α40921 -TW/Final-1 / 完整版/ 30 1321906 其中所述振盪器電路基於所述迴路控制信號，以由所 述調整信號確定的增益調整所述核心時脈信號的頻率；以 及 分頻器，其具有第一輸入端，用於接收所述核心時脈 信號，第二輸入端，用於接收所述時脈頻率之倍數以及輸 出端，用於提供所述分頻的時脈信號。 14. 一種最佳化鎖相迴路的阻尼係數的方法，控制振盪 器以提供第二時脈信號，該第二時脈信號的頻率為第一時 • 脈信號的頻率的倍數，其中阻尼係數包括由所述倍數除以 振盪器增益的函數，該方法包括： 儲存分別對應於該第一時脈信號的頻率之多個倍數之 離散值之多個增益控制值；以及 依據所述倍數之離散值使用相對應的該增益控制值調 整振盪器的增益，以便最小化阻尼係數的改變。 15. 如申請專利範圍第14項所述之方法，其中所述調 整振盪器的增益包括：調整提供給電流控制的振盪器的電 ⑩流電壓。 16. 如申請專利範圍第14項所述之方法，其中所述調 整振盪器的增益包括：用所述倍數乘以振盪器增益。 17. 如申請專利範圍第14項所述之方法，還包括： 比較所述第一時脈信號與分頻了的時脈信號並且提供 表示該比較結果的迴路控制信號； 基於該迴路控制信號改變頻率控制信號； • 將該頻率控制信號提供給可變振盪器電路；以及 CNTR2243-TW/0608-A40921 -TW/Final-1/ 完整版/ 31 1321906 基於該增益控制值改變頻率控制信號的變化率。 18. 如申請專利範圍第17項所述之‘方法，還包括： 將迴路控制信號轉換為電流信號； 其中所述改變頻率控制信號包括基於迴路控制信號改 變電流信號； 其中所述改變頻率控制信號的變化率包括基於增益控 制值改變電流信號的變化率；以及 其中所述提供頻率控制信號給可變振盪器電路包括提 • 供電流信號給電流控制的振盪器。 19. 如申請專利範圍第18項所述之方法，還包括： 所述將迴路控制信號轉換為電流信號包括：將迴路控 制電壓轉換為電流信號； 由所述電流控制的振盪器將所述電流信號轉換為第二 時脈信號；以及 用所述倍數去除第二時脈信號以便提供分頻了的時脈 信號。 CNTR2243-TW/0608-A40921 -TW/Final-1 / 完整版/ 32
TW095125064A 2005-12-08 2006-07-10 System and method for optimizing phase locked loop damping coefficient TWI321906B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/297,511 US20060119442A1 (en) 2004-12-08 2005-12-08 System and method for optimizing phase locked loop damping coefficient

Publications (2)

Publication Number Publication Date
TW200640145A TW200640145A (en) 2006-11-16
TWI321906B true TWI321906B (en) 2010-03-11

Family

ID=35953961

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095125064A TWI321906B (en) 2005-12-08 2006-07-10 System and method for optimizing phase locked loop damping coefficient

Country Status (4)

Country Link
US (1) US20060119442A1 (zh)
EP (1) EP1796272A1 (zh)
CN (1) CN1866746B (zh)
TW (1) TWI321906B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI556083B (zh) * 2013-10-04 2016-11-01 円星科技股份有限公司 電子可攜式裝置根據從主機裝置萃取時脈進行資料處理的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100824790B1 (ko) * 2006-08-21 2008-04-24 삼성전자주식회사 클록 체배기 및 이를 포함하는 클록 생성기
CN101572545B (zh) * 2009-06-12 2014-02-26 上海集成电路研发中心有限公司 锁相环电路及其控制方法
WO2011140713A1 (en) * 2010-05-13 2011-11-17 Huawei Technologies Co., Ltd. System and method for calibrating output frequency in phase locked loop
US8690412B2 (en) * 2012-03-15 2014-04-08 Apple Inc. Backlight structures and backlight assemblies for electronic device displays
US10511311B1 (en) 2018-08-31 2019-12-17 Intel Corporation Phase-continuous reference clock frequency shift for digital phase locked loop

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4568888A (en) * 1983-11-08 1986-02-04 Trw Inc. PLL Fast frequency synthesizer with memories for coarse tuning and loop gain correction
GB2183947B (en) * 1985-12-06 1990-07-25 Plessey Co Plc Frequency synthesiser
US5142247A (en) * 1991-08-06 1992-08-25 Compaq Computer Corporation Multiple frequency phase-locked loop clock generator with stable transitions between frequencies
US5339050A (en) * 1993-04-27 1994-08-16 National Semiconductor Corp. Frequency synthesizing phase lock loop with unvarying loop parameters
JPH07170178A (ja) * 1993-09-10 1995-07-04 Sun Microsyst Inc Ｐｌｌ減衰回路
US5371425A (en) * 1993-09-10 1994-12-06 Sun Microsystems, Inc. Digital damping method and apparatus for phase-locked loops
US5422911A (en) * 1993-09-17 1995-06-06 Motorola, Inc. Frequency walled phase lock loop
US5563552A (en) * 1994-01-28 1996-10-08 International Business Machines Corporation System and method for calibrating damping factor of analog PLL
US5631587A (en) * 1994-05-03 1997-05-20 Pericom Semiconductor Corporation Frequency synthesizer with adaptive loop bandwidth
US20020098381A1 (en) * 1999-06-04 2002-07-25 Kevin Robert Coffey Thin film magnetic recording medium having high coercivity
US6466100B2 (en) * 2001-01-08 2002-10-15 International Business Machines Corporation Linear voltage controlled oscillator transconductor with gain compensation
US6583675B2 (en) * 2001-03-20 2003-06-24 Broadcom Corporation Apparatus and method for phase lock loop gain control using unit current sources
US6683502B1 (en) * 2002-03-12 2004-01-27 Xilinx, Inc. Process compensated phase locked loop
US6693496B1 (en) * 2002-03-13 2004-02-17 Genesis Microchip Inc. Method and system for low power, low jitter, wide range, self-adaptive multi-frequency phase locked loop
KR100519482B1 (ko) * 2002-11-30 2005-10-07 인티그런트 테크놀로지즈(주) 전압 제어 발진기의 주파수 이득 변화가 보상된 위상 고정루프 주파수 합성기
US6882237B2 (en) * 2003-04-30 2005-04-19 Zarlink Semiconductor Inc. Capture range control mechanism for voltage controlled oscillators
US6882230B2 (en) * 2003-06-26 2005-04-19 International Business Machines Corporation System and method for control parameter re-centering in a controlled phase lock loop system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI556083B (zh) * 2013-10-04 2016-11-01 円星科技股份有限公司 電子可攜式裝置根據從主機裝置萃取時脈進行資料處理的方法

Also Published As

Publication number Publication date
TW200640145A (en) 2006-11-16
US20060119442A1 (en) 2006-06-08
CN1866746B (zh) 2010-05-12
EP1796272A1 (en) 2007-06-13
CN1866746A (zh) 2006-11-22

Similar Documents

Publication Publication Date Title
TWI344762B (en) Damping coefficient variation devices, adjustable oscillators, phase locked loop circuits, and damping coefficient variation methods
TWI321906B (en) System and method for optimizing phase locked loop damping coefficient
US8085101B2 (en) Spread spectrum clock generation device
US7616075B2 (en) Phase locked loop circuit having regulator
US8026769B2 (en) Frequency-locked clock generator
US6633185B2 (en) PLL/DLL circuitry programmable for high bandwidth and low bandwidth applications
TWI304684B (en) Pll clock generator circuit and clock generation method
TW494636B (en) Spread spectrum phase-locked loop circuit with adjustable spread bandwidth
TW201101698A (en) Supply-regulated phase-locked loop (PLL) and method of using
JP2006295343A (ja) スイッチトキャパシタフィルタ及びフィードバックシステム
JP2011078054A (ja) 電流源、電子機器および集積回路
US6943598B2 (en) Reduced-size integrated phase-locked loop
KR100303397B1 (ko) 모든합성주파수구간들에서변하지않는루프특성을가지는주파수합성기
TWI329996B (en) Clock distribution circuit and method thereof
TW201249110A (en) Phase lock loop circuit
JP2008048320A (ja) Ｐｌｌ回路
US8344812B2 (en) Loop filter and voltage controlled oscillator for a phase-locked loop
US8686799B2 (en) Low noise wide range voltage-controlled oscillator with transistor feedback
US20120223750A1 (en) Transceiver, voltage control oscillator thereof and control method thereof
KR101623125B1 (ko) 위상 동기 루프 회로 및 이를 포함한 시스템
CN116155271A (zh) 低噪声相位锁定环路（pll）电路
JP2005176570A (ja) Ｄｃ−ｄｃコンバータ
JP2006262520A (ja) クロック生成回路、ｐｌｌ及びクロック生成方法
US6744326B2 (en) Interleaved VCO with balanced feedforward
US6911868B1 (en) Phase-locked loop frequency synthesizer using automatic loop control and method of operation