TWI320290B - - Google Patents

Description

1320290 九、發明說明： 【發明所屬之技術領域】 本發明是關於一種影像顯示裝置，特別是指一種分割 影像畫面即時產生裝置。 【先前技術】 在某些場合，例如醫院、辦公大樓、社區甚或住家通 常會設置多個監視器監視不同角落的影像，並顯示這些影 像晝面；此外，某些公司（例如證卷商）或公共場所可能需要 同時顯示多個影像訊息，以達到服務或廣告的效果，而為 了讓多個影像畫面可以共同顯示在一顯示器上，以節省顯 示器的使用並減少空間的佔用，遂有分割晝面顯示技術的 產生。 而由於以往影像訊號是輸出至NTSC/PAL規格的傳統 CRT顯示器，因此，如圖1所示，習知一種多分割晝面顯 示技術，是應用一針對傳統CRT顯示器14之數位影像處理 器10(例如：AQ-424)來進行多分割晝面處理，以輸出一 NTSC/PAL規格影像訊號。數位影像處理器10具有複數影 像輸入端1〇1(圖1以4個輸入端為例），其可分別連接一影 像訊號轉換器Π (對影像訊號進行數位化處理），以透過該 等影像訊號轉換器11連接多個影像來源12(指輸出 NTSC/PAL規格之影像訊號者，例如攝影機或監視器等）。 以產生如圖2所示之NTSC規格的四分割影像畫面為 例，由於NTSC影像的解析度為720x480，所以每一分割影 像畫面只能佔用360(720/2)x240(480/2)大小，因此數位影像 5 處理器10接收由四個影像來源12分別經過影像訊號轉換 器11轉換的NTSC影像訊號（720x480)時，會先將每一影像 訊號由原先的720x480縮小至360(720/2)x240(480/2)後，暫 存在一記憶體單元13中，再從記憶體單元13中將該等影 像訊號以一特定順序讀取並輸出至顯示器14，使顯示器顯 示由四個晝面組成之四分割NTSC影像（720x480)。 然而，上述習知技術之數位影像處理器10只輸出 NTSC/PAL規格的影像訊號，故只能適用於NTSC/PAL規格 的傳統CRT顯示器，而不適用於高解析度的顯示器。 這是因為習知的數位影像處理器10將影像縮小再輸出 至CRT顯示器時，已讓影像經過一次失真（降低影像解析度 )，且由於數位影像處理器10是輸出NTSC/PAL規格之影像 訊號，因此，如圖1及圖3所示，當影像訊號要輸出至更 高解析度（例如1024x768)的顯示器15,為了讓影像可以填 滿整個顯示畫面，則必須再透過另一數位影像處理器16(例 如：gm6015)，把原先已縮小之影像訊號由360x240放大成 512X3 84，如此一來，影像訊號將因為反覆縮小放大導致二 次失真而變得更不清楚。 而且，當要在更高解析度之顯示器15 (例如1920x1080 之高畫質電視（HDTV))上顯示更多分割影像晝面，例如16 分割影像畫面時，以習知技術，每個影像需先經過數位影 像處理器10做更細分割（分割成180(720/4)x〗20(480/4))後 ，再經由另一數位影像處理器 16 放大至 48(K1920/4)x27(H1080/4)，如此大幅度的縮小放大，將使得 1320290 輸出影像變得更加模糊，而使得高解析度顯示器無法呈現 應有的影像品質。亦即，當分割畫面數目越多時’以習知 技術進行影像分割處理，只會使得輸出料畫f越差。 【發明内容】 因此本發明之目的，在於提供一種可減少分割影像 失真且可即時顯示分割影像之分割影像畫面即時顯示裝置 0 K本發明分割影像畫面即時產生裝置，包括 個記憶體單元及N個率接 一 位彰像處理早兀。該N個 2 &理單元-對—地分別連接各該記憶體單元，並 八有―接彳像的第 及一給ΦαΛ m 乐一w入知 數位且計數位影像處理單元的輸“連接下一 數位衫像處理單元的第二輸入 1 處理單元對^ '、中’第一個數位影像 處理，並暫= 之第一數位影像進行縮放 讀出，以形A β ★ 早Μ再由遠記憶體單元 出以形成一弟二數位影像並送至下一數位 弟一個之後的各數位影像處理 輸入之兮笛_ 干几杼由。亥弟二輸入端 Μ第一數位衫像暫存在各對應的圮 時對由各該第-輸入端輸入之該第—數"：中’同 理’並暫存在各該記憶體單元中，狄後：:，亍縮放處 讀出，以形成該第二數位影像並送…=憶體單元 元，使最後-個數位爾理單元輪料理單 Ν分割影像畫面。 已3 Ν個影像之 再者’本發明之分勾寻彡後 。鴻像畫面即時產生裝置，包括 I32〇29〇 Ν·1個記憶體單元；及Nj Ν·1個數位影像處理單元—對:接之數位影像處理單元。該 益分別具有一接收一第—數位^分别連各該記億體單元， 輸入端，以及一輸出端，且前的：輸入：、-第二 端連接下-數位影像處理位：像處理單元的輪出 位影像處理單元的苐_於、第二輸入端，但第-個數 盆…/ 輪入端接收-苐-數位影像。 ^ 像處理早元同時對由該第-及第-輪 入端輸入之第一數位爭傕久乐一輸 記憶趙軍元再由該記憶雜單元讀出，㈣成= 影像處理單元則將由該第二象之後的數* 暫存在對應的㈣二數位影像 夕势’ 早兀中，同時對由該第-輸入端輸入 一數位影像進行縮放處理’並暫存在各該記憶體單元 :、:、後再由各该圮憶體單元讀出’以形成該第二數位影 像ί送至下一數位影像處理單元，使最後—個數位影像處 理早疋輸出-包含Ν個縮小影像之Ν分割影像畫面。 【實施方式】 、有關本發明之前述及其他技術内容、特點與功效，在 、-己a參考圖式之兩個較佳實施例的詳細說明中，將可 清楚的呈現。 參閱圖4所示，是本發明分割影像畫面即時產生裝置 的第一輓佳實施例，本實施例分割影像畫面即時產生裝置2 包括N個串接之數位影像處理單元21纟N個分別連接各該 數位影像處理單元2丨之記憶體單元22。 1320290 各數位影像處理皁元21在本實施例中是使用geneSIS 生產之型號gm6015的數位影像處理器（IC)，其具有一第一 輸入端210、一弟二輸入端211及一輸出端2】2，且該等數 位影像處理單元21之串接方式’是前一數位影像處理單元 21的輸出端212連接下一數位影像處理單元21的第二輸入 端211。且各數位影像處理單元21的特性為：當由第一及 第二輸入端210、211輸入之數位影像（訊號）皆需進行影像 處理時，其可以被程式化（pr〇gram)為同時對由第一及第二 輸入端210、211輸入之數位影像（訊號）進行縮放處理，否 則，其亦可以被程式化為只對由其中一輸入端（例如本實施 例之第一輸入端210)輸入之數位影像訊號進行縮放處理， 並將由另一輸入端（例如本實施例之第二輸入端2U)輸入之 數位影像訊號（若有的話）暫存在記憶體單元22中。 因此，在本實施例中，數位影像處理單元21會對由第 一輸入端210輸入的一第一數位影像（訊號）ρι進行縮放處 理’並將縮小後的影像設定在輸出畫面之一特定顯示區域 後，與由該第二輸入端2U輸入的一第二數位影像p2共同 輸出至輸出端212。且最後一個數位影像處理單元21之輸 出端212連接至一顯示器3〇。 该N個記憶體單元22，用以在各數位影像處理單元21 對第-數位影像P進行影像處理過程中，暫存該第二數位 衫像P2及第一數位影像P1，當各數位影像處理單元21完 成該第一數位影像P1的影像處理後，各數位影像處理單元 21再由記憶體單兀22中以一特定順序讀取第一及第二數位 9 1320290 影像PI、P2並由輸出端212輸出。 此外，本實施例更包括N個影像訊號轉換單元23，其 分別連接各數位影像處理單元21的第一輸入端21〇，以與 提供NTSC/PAL/VGA等影像訊號的—影像來源31連接，用 以對影像來源31輸出之影像訊號進行數位化處理，以產生 第一數位影像P1。且在本實施例中，影像來源3丨可以是提 供NTSC/PAL/VGA等影像訊號的攝影機、監視器或電腦。 此外，在本實施例中，各數位影像處理器21和與其搭 配之記憶體單元22及影像訊號轉換單元23三者可組成一 數位影像處理模組（實做上是可以被模組化的），且該等數位 影像處理模組的數量是隨分割晝面數目而增減的，例如若 要顯示器30輸出一四分割影像畫面時，則需N=4個數位影 像處理模組（以下分別以2〇1、2〇2、2〇3、2〇4表示），各數 位影像處理模組201、202、203、2〇4分別負責處理來自各 衫像來源3 1的一影像訊號。 因此’當顯示器30之解析度為1024χ768時，各數位 影像處理模組201'2〇2、2〇3、2〇4中的各數位影像處理單 疋21輸出之第二數位影像ρ2的解析度亦必須設為 1024χ768(即輸出影像畫面為ι〇24χ768)，且各數位影像處理 單το 21需分別將輸入影像（第一數位影像ρι)縮小至 512(1024/2)Χ384(768/2)，並與第二數位影像（糖χ768)ρ2 合併後輸出。 亦即，如圖4所示，當四個影像來源31(1)〜31(4)之影 像訊號31卜314為NTSC影像訊號時，其分別被送入各數位 10 1320290 影像處理模組201〜204的數位訊號轉換器23(1)〜23(4)轉成 第一數位影像Pl(l)〜Pl(4)，並送入各數位影像處理器 21(1)〜21(4)之第一輸入端210。其中，由於第一個數位影像 處理模組201之數位影像處理單元21(1)的第二輸入端211 沒有訊號輸入’故數位影像處理器21(1)將第一數位影像 Pl(l)縮小至512x384(在此縮小過程中，已縮小之第一數位 影像Pl(l)資料被暫存在記憶體單元22(1)中），並將其顯示 區域設定在如圖5所示之一 ΐ〇24χ768大小的影像晝面（第二 數位影像P2(l))的左上方區域後，由輸出端212輸出至第二 個數位訊號處理模組202之數位影像處理器21(2)的第二輸 入端211，由數位影像處理器21(2)送至記憶體單元22(2)中 暫存。 與此同時’第二個數位訊號處理模組202的數位影像 處理單元21(2)收到由數位訊號轉換器23(2)送來的第一數位 影像Pl(2)，並如同上述過程，將其縮小至512χ384，設定 其顯示區域在如圖6所示之一 1〇24χ768大小的影像畫面的 右上方區域，並暫存在記憶體單元22(2)中，然後數位影像 處理單元21(2)再以一特定順序讀取先前儲存在記憶體單元 22(2)中的第二數位影像ρ2(1)(實際上只包含縮小後的第一 數位影像Ρ1(1)影像資料）及第一數位影像Pl(2)，以產生如 圖6所示之一合併兩個第一數位影像ρι(ι)、ρι(2)的第二數 位影像Ρ2(2)，並輸出至第三個數位訊號處理模組2〇3的數 位影像處理器21(3)之第二輸入端211，由數位影像處理器 21(3)送至記憶體單元22(3)中暫存。 。 11 1320290

同樣地，第三個數位訊號處理模組2〇3的數位影像處 理單元21(3)將數位訊號轉換胃23(3)送來之第一數位影像 Pl(3)縮小，暫存在記憶體單元22(3)，並設定其顯示區域在 如圖7所示之顯示畫面的一左下方區域後，數位影像處理 單元21(3)再以一特定順序，由記憶體單元22(3)中讀取第二 數位影像P2(2)(其包含縮小後的第一數位影像ρι(】）、卩】（2) 的影像資料）及第-數位影像叫），以產生如圖7所示之一 合併三個第-數位影像P1⑴、ρι⑺、ρι(3)的第二數位影 像P2(3)，並輸出至第四個數位訊號處理模組2〇4的數位影 像處理器21(4)之第二輸入端叫，由數位影像處理器卵） 送至記憶體單元22(4)中暫存。

最後，第四個數位訊號處理模組2〇4的數位影像處理 器21(4)將數位訊號轉換器23(4)送來之第一數位影像p】（4) 縮小，設定其顯示區域在如圖8所示之顯示晝面的右下方 區域’並暫存在記憶體單元22⑷後’數位影像處理單元 21(4)再以-特定順序，由記憶體單元22⑷中讀取第二數位 影像P2(3)(其包含縮小後的第一數位影像P1⑴、P1(2)、 pi(3)的影像資料）及第一數位影{象ρι(4)，並 -顯示，即可在顯示器30上呈現如圖8所示之一二 第-數位影像P1⑴、ρι(2)、ρι(3)、ρι⑷的四分割影像晝 面（第二數位影像P2(4))。 由上述說明可知，由於本實施例是根據顯示器之解柝 度ίί割晝面數’以一對一方式’由一數位影像處理模組 負貝單-影像訊號的縮小處理，因此只會使影像產生— 12 1320290 失真’不會發生習知技術先將複數影像集中縮小合併成一 特定規格影像後再放大的二次失真情況，故可有效降低影 像失真；此外，當顯示器的解析度更高，例如192〇χ1〇8〇， 但分割畫面數少的情況(例如4分割畫面），則甚至不需壓縮 影像，更可避免影像失真，使顯示器輸出之影像畫面品質 相對提高。 再者，如圖9所示，若欲在更高解析度（例如

1920xl_之顯示器上呈現16分割影像畫面時本實施例 之數位影像處理單元21亦只需將每個解析度72〇χ48〇的 NTSC輸入影像縮小成48〇(192〇/4)χ27〇(1〇8〇/句即可，而不 需再經過放大’因&，即使分割畫面更多，也不會讓影像 產生二次失真’❿能實現在高解析度顯示器上顯示更多分 割晝面的功效。 木要使用一個高解析度顯示器，即可將更 多影像同時顯示在一個顧+ 55 _ 似顯不态上，而不需要再針對不同影

像來源設置多部顯Μ，以，本實施例除了可降低影像 失真外，更可減少顯示器的使用數量並減少空間的佔用。 此外，由於本實施例是依照顯示器之解析度及分割畫 面數卩對-方式’由單—數位影像處理模组負責單— 影像訊號縮小處理’前一數位影像處理模組完成影像縮小 作業後，即可㈣像送至下—數位㈣處理模組，而由前 往後依輕集各數位影像處理模組輸出之數位影像，即可 產生一分割影像晝面輪出至顯示器…為各影像是由各 數位影像處理模組同時分別處理，而不是集中在同一數位 13 1320290 影像處理器（習知技術）中處理（非分時多外所以各影像气 號可以即時且連續地輸出至顯示器3〇顯示。 再者，本實施例中之各數位影 _ i1豕慝理早兀可以任意調

整影像之縮小比例以及影像縮小後在〜D 仗；不畫面上的顯示位 置’亦即本實施例最終呈現之多分 〜，刀劄影像晝面中的各影像 可以是不等比例分割的態樣。 參見圖10所示，是本發明的第二較佳實施例與第一 實施例不同的是’本實施例之分割影像畫面即時產生裝置4 只需要N-! 4固數位影像處理模組並增加—個影像訊號轉換 單元400。 、 以產生四（N=4)分割影像畫面為例，本實施例只要3個 數位影像處理模組40】〜403 ’並在第一個數位影像處理模组 401的數位影像處理器21(])之第二輸入端211連接影像訊 號轉換單元400，則可透過影像訊號轉換單元4〇〇及各數位 影像處理模組401〜403本身之影像訊號轉換單元 23(1)〜23(3)接收四個影像來源31(1)〜31(3)之影像訊號，並 將數位衫像處理器21 (1)程式化（pr〇gram)為同時對由第一及 第二輸入端210、211輸入之數位影像（訊號）進行縮放處理 ，即能達到如同第一實施例之產生四分割即時影像畫面的 效果。 由上述說明可知，本實施例以一對一方式，由單一數 位影像處理模組負責單一影像訊號的縮小處理，可避免習 知技術將複數影像集中縮小合併成一影像後再放大的二次 失真情況’可有效降低影像失真，使顯示器輸出之影像畫 14 I32〇29〇 7叩質相對提高。而且，當分割畫面更多時，也不會讓影 像產生一··人失真’而能實現在高解析度顯示器上顯示更多 刀割畫面的功效，更可減少顯示器的使用數量並減少空間 的佔用。再者’本實施例由前往後依序匯集各數位影像處 :里模組輸出之數位影像，即可產生—分割影像晝面輸出至 不益’且因為各影像是由各數位影像處理模組同時分別 處理’而不是集中在同-數位影像處理器(習知技術)中處理 (非刀時户工）’所以各影像訊號可以即時且連續地輸出至顯 不器30顯示，而達到即時產生分割影像畫面的目的與功效 〇 ^惟以上所述者，僅為本發明之較佳實施例而已，當不 能以此限定本發明實施之範圍’即大凡依本發明申請專利 範圍及發明說明内容所作之簡單的等效變化與修飾，皆仍 屬本發明專利涵蓋之範圍内。 【圖式簡單說明】 圖1是習知一種分割畫面顯示裝置的電路方塊圖，說 明產生一分割影像晝面的過程； 圖2是圖1之分割畫面顯示裝置所產生之一解析度為 720x480的分割影像畫面示意圖； 圖3是圖i之分割晝面顯示裝置所產生之另一解析度 為1024x768的分割影像畫面示意圖； 又 圖4是本發明分割影像晝面即時產生裝置的第一較佳 實施例之電路方塊圖； 圖 是第一實施例之第—個數位影像處理模組201所 15 輪出$ & . <第二數位影像； 是第貫施例之第二個數位影像處理模組202所 輪出之第二數位影像； 圓 η · 是第—實施例之第三個數位影像處理模組203所 輸出之第二數位影像； 圖8是第—實施例之第四個數位影像處理模組2〇4所 輪出之第二數位影像； 圖9是第一實施例產生另一解析度為192〇χ1〇8〇之分 割景> 像畫面示意圖；及 圖10是本發明分割影像晝面即時產生裝置的第二較佳 實施例之電路方塊圖。 1320290 【主要元件符號說明】 2、4 分割影像畫面即時產生裝置 21(1)〜21(4)數位影像處理單元 22(1)〜22(4)記憶體單元 23(1)〜23(4)、400影像訊號轉換單元 30顯示器 31(1)〜31(4)影像來源 201〜204、401〜403數位影像處理模組 2 1 0第一輸入端 211第二輸入端 212輸出端 311〜3 14影像訊號

Pl(l)〜Pl(4)第一數位影像 P2(l)〜P2(4)第二數位影像

17

Claims (1)

1320290 第 951 18240 號申請案期 ••98年1丨月 **、申請專利範圍： 種分割影像畫面即時產生裝置包括： N個記憶體單元，其中Ν^2 ;及 Ν個串接之數位影像處理單元，一對一地分別連接 各該記憶體單元，並且有一接 干。亚八有接收一第一數位影像的第一 輪入端、-第二輸入端及一輸出端，且前一數位影像處 理單元的輸出端連接下—數位影像處理單元的第二輸入 端； *第-個數位影像處理單元對由該第—輸人端輸入之 第數位衫像進行縮放處理，並暫存在對應的記憶體單 :中’再由該記憶體單元讀出’以形成一第二數位影像 傍Ϊ至數位影像處理單元，第二個之後的各數位影 像處理單元將由該第二於 —輪入螭輸入之該第二數位影像暫 :在各對應的記憶體單元中，同時對由各該第一輸入端 輪入之該第-數位影像進行縮放處 憶體單元中，麩德々 节仔隹谷己 …'後再由各記憶體單元讀出，以形成該第 —數位影像並送至下_ ^ 數位衫像處理單元，使最後一個 數位影像處理單元齡φ , A 面。 ，—匕έ N個影像之N分割影像晝 2 2申圍第1項所述之分割影像晝面即時產生裝 二丄=位影像處理單元是-型號之數位 〜像處理積體電路。 3 ·依申請專利範圍第〗 、所述之分割影像畫面即時產生裝 18

1320290 置，更包括N個影像訊號轉換單元，其分別與各該數位 影像處理單元之第一輸入端及一影像來源連接，以將該 影像來源產生之影像訊號轉換成該第一數位影像。 4.依申請專利範圍第3項所述之分割影像畫面即時產生裝 置，其中各該數位影像處理單元及與其對應連接之各該 記憶體單it及各該影像訊號轉換單元三者可被模組化成 為一數位影像處理模組。 5 · —種分割影像畫面即時產生裝置，包括： N-1個記憶體單元，其中Ν^2 :及 Ν-1個宰接之數位影像處理單％，一對一地分別連 各該記憶體單元，並分別具有一接收一第一數位影像的 第一輸入端、一第二輸入端’以及-輸出端，且前一數 位影像處理單元的輪出端連接下—數位影像處理單元的 二:輸：端’但第一個數位影像處理單元的第二輸入端 接收一弟一數位影像； 六丫 弟一個數位料處理單元料對由該第一及 第一輸入端輸入之第一數位 I料處數位衫像進行縮放處理，並暫存 在對應的記憶體單元中，再由 ^贫-如 G隐體早兀讀出，以形 :一弟—數位影像並送至下-數位影像處理單元，第_ 之後的數位影像處理單元則將由該第 該第二數位影像暫存在對 ^端輸入之 :第-輸入端輪入之第一數位影像進行縮放處= 存在各該記,ϋ料，_ 並暫 ，以形成該第二數位影像並送至下……出 數位釤像處理單元 19 1320290 ’使最後-個數位影 處里早兀輪出一包含N個縮小影 像之N勺割影像晝面。 6·依申請專利範圍帛5項所述之分割影像畫面即時產生裝 f，其中該數位影像處理單元是一型號挪6〇15之數位 景> 像處理積體電路。 7·依申請專利範圍帛5項所述之分割影像畫面即時產生裝 置，更包括N個影像訊號轉換單元，其分別與第一個數

位衫像處理早疋之第-及第二輸入端連接，以及與其他 ^位影像處理單元之第—輸人端連接，各該影像訊號轉 、單元並分別連接一影像來源，用以將該影像來源產生 之影像訊號轉換成該第—數位影像並輸出至各該數位影 像處理單元。 依申請專利範圍帛7㈣述之分割影像畫面即時產生裝 置，其中各該數位影像處理單元及與其對應連接之各該 記憶，單元，以及與其第一輸入端連接之各該影像訊號 轉換單元二者可被模組化成為—數位影像處理模組。 20