TWI320138B - Multiple output stage converter and operating method thereof - Google Patents
Multiple output stage converter and operating method thereof Download PDFInfo
- Publication number
- TWI320138B TWI320138B TW095129333A TW95129333A TWI320138B TW I320138 B TWI320138 B TW I320138B TW 095129333 A TW095129333 A TW 095129333A TW 95129333 A TW95129333 A TW 95129333A TW I320138 B TWI320138 B TW I320138B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- output
- control signal
- coupled
- voltage
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0083—Converters characterised by their input or output configuration
- H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Dc-Dc Converters (AREA)
Description
1320138 ITPT-06-003 21024twf.doc/e 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種多輸出級電源轉換器及其操作 方法，且特別是有關於一種具有低功率損失，且不須具有 高複雜度的邏輯控制模組之多輸出級電源轉換器及其操作 方法。 〃 【先前技術】 隨著電子產品的功能越趨於多樣化，電子產品的廠商 往往於其所設計的電子產品中採用多種不同規格的積體電 路(INTEGRATED CIRCUIT，簡稱IC)，以因應這樣的需 求。然而由於採用的積體電路所需要的操作電壓不盡相 同，因此電子產品的薇商便於其所設計的電子產品中搭配 使用多輸出級電源轉換器（Multiple Output Stage Converter)，以將一固定值的電壓轉換為多種不同的電壓位 準’便於供給多個不同操作電壓的積體電路使用，以下所 描述之圖1與圖2的電路皆是其中的一例。 圖1為習知之多輸出級電源轉換器。請參照圖卜此 習知多輸出級電源轉換器包括邏輯控制器1〇1、PMOS電 晶體102與103、NMOS電晶體1〇4、電池105、以及電感 106。當邏輯控制器101控制電晶體1〇4導通，而控制電晶 體102與103關閉時’電池1〇5所儲存的電力便依序透過 電感106與電晶體104對接地電壓GND放電，此時電感 106會藉此儲存一些能量。接著，邏輯控制器1〇1便控制 電晶體103與104關閉，並控制電晶體1〇2導通，於是電 5 1320138 1TPT-06-003 2l024twf.doc/e 池105所儲存的電力與電感所儲存的能量便通過電晶 體102而來到多輸出級電源轉換器之輸出端VDD1，以供 應一電壓給耦接至輸出端VDD1的電路。 而後邏輯控制器101又控制電晶體102與103關閉， 並控制電晶體104導通，於是電池105又將所儲存的電力 依序透過電感106與電晶體104對接地電壓GND放電， 此時電感106會藉此儲存一些能量。接著，邏輯控制器ι〇1 便控制電晶體102與104關閉，並控制電晶體103導通時， 於是電池105所儲存的電力與電感1〇6所儲存的能量便通 過電晶體103而來到多輸出級電源轉換器之輸出端 VDD2，以供應一電壓給耦接至輸出端VDD2的電路。 電感106所儲存的能量會隨著電晶體1〇4之導通時間 的長短而不同’因此控制電晶體1〇4的導通時間，就等於 控制電感106所儲存的能量大小，而控制電感1〇6所儲存 的能量大小’就可以控制輸出端VDD1與VDD2之電壓大 ，J、。 然而，在輸出端VDD1是用來輸出比輸出端VDD2所 輸出的電壓更高的電壓之情況時，圖1所示電路將電晶體 103之本體(well)l〇7耦接至輸出端VDD1的設計方式便顯 得不合適，因為如此的做法將會讓電晶體1〇3產生基體效 應(Body Effect) ’使得電晶體103的導通電阻上升，進而 使得電晶體103消耗更多的功率’並使得電晶體1 〇3必須 花費更多的時間去導通。反之’在輪出端VDD2是用來輪 6 1320138 ΙΤΡΤ-06-003 21024twf.doc/e 出比輸出# VDD1所輸出的電壓更高的雜之情 晶體102亦會有相同的情況。 圖2為美國專利第6853171B2號專利所揭露的習知之 多輸出級電轉魅。請參照圖2，此電路包括調節模組 2(H、PMOS電晶體2〇2、PM〇s電晶體2〇3、NM〇s電晶 體204、邏輯控制模組2〇5、電池2〇6、電感2〇7、電容2〇8、 以及電容2G9。圖2所示之輸出端VDm是用來輪出比輸 出端VDD2所輸出的電壓更高的電壓。 圖2所示電路與圖i所示電路不同之處在於，圖2之 電晶體202、203、以及204乃是依據調節模組2〇丨所輸出 的信號來控制導通與關閉，並且圖2之邏輯控制模組2〇5 依照下述方式控制電晶體203的閘極與本體之電壓：當電 晶體202導通，且電晶體2〇3與204關閉時，將電晶體2〇3 之閘極與本體耗接至輸出端VDD1。當欲從輸出端vdd2 輸出電壓時，輸出低邏輯信號(即低電位)至電晶體2〇3之 閘極，以使電晶體203導通，並將電晶體203之本體耦接 輸出端VDD2。當電晶體204導通，且電晶體202與203 關閉時’將電晶體203之閘極與本體耦接至輸出端VDD2。 然而’邏輯控制模組205的這種控制方式，雖然可以 經由控制電晶體203的本體之電壓，達到使電晶體203在 導通與關閉時能夠正確地動作，也可以避免電晶體203有 漏電流的情形發生，但是卻增加了邏輯控制模組205本身 的控制複雜度，相對地提高了邏輯控制模組2〇5之設計困 難度。並且’隨著控制複雜度的增加，也反應出邏輯控制 7 1320138 ITPT-06-003 21024twf.doc/e 模組205必須採用比較複雜的電路，如此也將會提高產品 的成本，降低廠商的獲益與產品的競爭力。 【發明内容】 本發明的目的就是提供一種多輸出級電源轉換器，其 不須要具有高複雜度的邏輯控制模組也能準確地動作。 本發明的再一目的是提供一種多輸出級電源轉換 器’其具有低功率損失的優點。
本發明的又一目的是提供一種多輸出級電源轉換 器’其可降低產品的成本。 本發明的另一目的是提供一種多輸出級電源轉換 器’其不存在任何漏電流路徑。 口。，發明的再-目的就是提供一種多輸出級電源轉換 = 方法，其使多輸出級電_換料須要具有高複 雜度的邏輯控制模組也能準確地動作。
之;明的另—目的是提供一種多輸出級電源轉換器 赴法，其使多輸出級電源轉換器具有低功率損失的 之操源細 之操的^—目的是提供—種多輸出級電源轉換i 路徑。去’錢錢歧電轉換H林在任何漏㈣ 轉換ί，:JL包^第、他】的，本發明提出—種多輸出級電竭 、匕括第-電晶體、第二電晶體、第三電晶體、 8 1320138 ITPT-06-003 21024twf.d〇c/e 為讓本發明之上述和其他目的、特徵和優點能更 ，下文特舉較佳實施例，並配合所附圖 ^ 明如下。 ，作詳細說 【實施方式】 圖3為依照本發明一實施例之多輸出級電 圖4為依照圖3之錄岐電源轉觀的操作法:炉 圖。請依照說明之需要而倾圖3熊4。圖= 輪出級電源轉換器包括調節模組3(n、電晶體3〇2、=曰二 3〇3、電晶體304、邏輯控制模組3〇5、電池3〇6、電感 ίΐ二？及電容312°其中電晶體302與3〇3以mos 冤曰S體來貫現，而電晶體3〇4uNM〇s，晶體來 且電晶體303之本體308不耦接任何物件，亦即浮接。另 =卜’為求說明之方便’先假設圖3所示電路的輸出端VDDi 是用來輸出比輸出端VDD2所輸出的電壓更高的電壓。 調節模組301用以分別提供第一控制信號、第二控制 信號、以及第三控制信號給電晶體3 〇 2之閘極、邏輯^制 模組305、以及電晶體304之閘極，使得電晶體3〇2 $以 依據第一控制信號決定是否導通，電晶體3〇4可以依據第 二控制信號決定是否導通，而邏輯控制模組3〇5可以依據 第二控制信號決定是否導通電晶體3〇3 ^ 邏輯控制模組305依照下述方式控制電晶體3〇3的閘 ，電壓：當第一控制信號致能而使電晶體3〇2導通，且電 曰曰體303與304關閉時，輸出第—輸出端VDD1之電壓或 輪出第二輸出端VDD2之電壓至電晶體3〇3之閘極(如圖4 13 1320138 ITPT-06-003 21024twf.doc/e 之步驟401)。當第二控制信號致能，且電晶體302與304 關閉時，輸出第二控制信號至電晶體3〇3之閘極，據以使 電晶體303導通(如圖4之步驟402)。當第三控制信號致能 而使電晶體304導通，且電晶體302與303關閉時，輸出 第一輸出端VDD1之電壓或輸出第二輸出端vdD2之電壓 至電晶體303之閘極(如圖4之步驟403)。 然而，不管電晶體303處於導通狀態或關閉狀態，電 晶體303之本體308總是處於浮接的狀態。因此，當電晶 體303導通，且電晶體3〇2與3〇4關閉時，電晶體303由 於其本身的PN接面(PN Junction)所形成的寄生二極體會 將第二輸出端VDD2的電壓導通至電晶體303的本體 308’如圖5所示。圖5為圖3之電晶體303的導通狀態示 意圖。請參照圖5。故電晶體303的本體308之電壓會被 拉升至第二輸出端VDD2的電壓，使得電晶體303之源極 (Source)與本體308二者之電壓相同，因此不會有源極電壓 小於本體308之電壓的情形發生，電晶體303也就不會有 基體效應發生。 同樣地，當電晶體302導通，且電晶體303與304關 閉時’電晶體303亦由於其本身的PN接面(PN Junction) 所形成的寄生二極體會將電感307與電晶體304相耦接處 LX的電壓導通至電晶體303的本體308，如圖6所示。圖 6為圖3之電晶體303的關閉狀態示意圖。請參照圖6。故 電晶體303的本體308之電壓會被拉升至電感307與電晶 體304相耦接處LX的電壓，使得電晶體303之本體308 14 1320138 ITPT-06-003 21024twf.doc/e 1320138 ITPT-06-003 21024twf.doc/e 因此電晶體303也 的電壓大於第一輪出端VDD1之電壓， 就不會有漏電流產生。 以t 知’圖3所示之電路將電晶體303的
本體3_时接的方式，使得圖3所示電路不僅具有與 圖1所不電路相同的功能，且改善了圖1所示電路具有基 ，效應之缺點，同時也不會錢電流的情形發生，另外還 簡化了佈線(Layout)的複雜度’實在是—舉數得。對於圖2 所不電路而言，由於圖3所示電路不需要再針對電晶體303 的導通狀態而控制電晶體3〇3之本體3〇8的電壓大小，因 此，3所示電路簡化了邏輯控制模組3〇5幢制複雜度， 使得薇商不需要在邏輯控制模組3G5中採用比較複雜的電 ，如此來就可降低產品的成本，進而提高廠商的獲益 與產品的競爭力。 依照圖3所示電路之精神，為了使圖3之電晶體3〇3 具有更快料it速度，❹者也可以舰圖7所示電路與
圖7所示電路的操作方式而對電晶體303之本體308的電 壓進行控制。 ^ 7為依照本發明另一實施例之多輸出級電源轉換 器:睛參照圖3與圖7，以依照說明而區別圖3與圖7之 不。圖7所示電路乃是將電晶體303之本體308耦接 至邏輯控制模組305，以利用邏輯控制模組3〇5對電晶體 303之本體3〇8的電壓進行控制。 然而’由於必須對電晶體3〇3之本體3〇8的電壓進行 控制，因此在原有的邏輯控制模組305中加裝一個電晶體 1320138 ITPT-06-003 21024twf.doc/e 309，如圖8所示，圖8盏、显結〜土丨从 方彳千立岡心姿肪為璲輯控制杈組中之電晶體的耦接 來;;二:IV、、、圖8。此電晶體3〇9亦以M0S電晶體 =’並且將電晶體3〇9的汲極與 =體 輸“ VDD2與電晶體3〇3的本體3〇8 = 本體㈣難電晶體3〇3的本體3〇8。】;體= 新增的電晶體309，加裴了，十對此 衣J此％日日體309的邏輯控制掇细 必須控制電晶體3〇3與電晶體3〇9於同—時間導通、'、 並於同-時間關閉。 吁间導通， 圖^為依照圖7之多輸出級電源轉換器的操作方法流 程圖。明依照說明之需要而參照圖7與圖9。請再參照圖7。 由於必須控制電晶體303與電晶體3〇9於同一時間導通， 並於同-時間關閉，因此原有的邏輯控制模組3〇5的^作 方式必須改成以下述方式呈現：當第―控制錢致能而使 電晶體302導通時，將電晶體3〇3、3〇4、以及3〇9關閉， 進而將電晶體303的本體308浮接，並輸出第一輸出端 VDD1之電壓或輸出第二輸出端VDD2之電壓至電晶體 303之閘極(如圖9之步驟901)。 當第二控制信號致能時，將電晶體302與3〇4關閉， 並輸出第二控制信號至電晶體303與309之閘極，據以使 電晶體303與309導通’進而將電晶體303的本體308搞 接至第二輸出端VDD2(如圖9之步驟902)。當第三控制信 號致能而使電晶體304導通時，將電晶體3〇2、303、以及 309關閉’進而將電晶體303的本體308浮接，並輸出第 1320138 ITPT-06-003 21024twf.doc/e 一輸出端VDD1之電壓或輸出第二輸出端VDD2i電壓至 電晶體303之閘極(如圖9之步驟903)。 依照上述邏輯控制模組3〇5的操作方式，要控制電晶 體303與電晶體309於同-時間導通，並於同一時間關閉 的取簡單方式，就是將電晶體3〇9的閘極耦接電晶體3〇3 . 的閘極，以使電晶體3〇9亦依據電晶體3〇9的閘極所接收 到的信號而決定是否導通。但使用者也可依照實際上 求而改採用別種方式。 @ 鲁當電晶體303與309皆導通時，電晶體3〇3之本體3〇8 的電壓就會被快速地拉至第二輸出端乂〇£)2的電壓位準， 進而加快電晶體303的導通速度，如圖1〇所示。圖1〇為 電晶體303與309皆導通時的導通狀態示意圖。當電晶體 303與309皆關閉時，藉由電晶體3〇3本身的州接面所形 成的寄生二極體，電晶體3〇3之本體3〇8的電壓也會被拉 至電感3〇7與電晶體3〇4相輕接處Lx的電壓位準，如此 也可避免電晶體303有漏電流的情形發生，如圖u所示。 • 目U為電晶體303與309皆關閉時的關閉狀態示意圖。 藉由上述之贿可知’圖7獅電路核可使其所包 括的電晶體都能正確地操作，且圖7所示電路雖然在 控制模組305中新增了一個電晶體309，然而圖7之邏輯 控制模組305不需要如圖2之邏輯控制模組2〇5 一樣 電晶體2〇3之本體的電壓在輪出端VDm與vdd2的 之間交互切換，因此圖7之邏輯控制模組305亦簡化了控 制複雜度’也使得廠商不需要在邏輯控制模組3〇5中採用 17 1320138 ITPT-06-003 21024twf.d〇c/e 比較複雜的電路，如此一來就可降低產品的成本，進而提 高廠商的獲益與產品的競爭力。 另外，相較於圖1所示電路，圖7所示電路亦改善了 圖1所示電路具有基體效應之缺點，同時也不會有漏電流 的情形發生’不再有多餘的功率消耗。 /;Μ·
雖然上述各實施例已經對多輸出級電源轉換器提供 、了可能的實施型態，然而此領域具有通f知識者應當去: 道，各廠商對於多輸出級電源轉換器的設計方式皆不一 樣，因此只要是將用以輸出較低電壓之電晶體的本體浮 接’並在此電晶體導通時選雜地將其本财接或輕接至 ，低電壓的輸出端’以簡化邏輯控制模組的控制複雜度與 消除基體效應的問題，便符合了本發明之精神所在 -提的是’上述各實施例之電池施可用其他的直流電源
綜上所述，本發明因將用以輸出較低電壓的第二電晶 本體在帛U或第二電晶體導通時被浮接，而 在第二電晶體本身導通時’第二電晶體之本财被浮接， 或被輕接至第二輸出端，藉此解決習知技術所產生的基體 效^題與因導通電阻上升而導致的功料關題，並且 控制模組i能準確地動作
0 W 雖然本發明已以較佳實施例揭露如上缺A 任何熟習此技藝者，在不脫離本發明之精神 範圍當視後附之中請專利顧所界定者為準保4 18 1320138 ITPT-06-003 21〇24twf.doc/e 【圖式簡單說明】 圖1為習知之多輸出級電源轉換器。 圖2為美國專利第6853171B2號專利所揭露的 多輸出級電源轉換器。 知之 圖3為依照本發明一實施例之多輸出級電源轉換琴。 圖4為依照圖3之多輸出級電源轉換器的操作方^济 程圖。 . 圖5為圖3之電晶體303的導通狀態示意圖。 圖6為圖3之電晶體303的關閉狀態示意圖。 圖7為依照本發明另一實施例之多輸出級電源轉換 器。 ' 圖8為邏輯控制模組中之電晶體的耦接方式示意圖。 圖9為依照圖7之多輸出級電源轉換器的操作方法流 程圖。 圖10為電晶體303與309皆導通時的導通狀態示意 圖。 圖Π為電晶體303與309皆關閉時的關閉狀態示意 圖。 【主要元件符號說明】 101 :邏輯控制器 201、301 :調節模組 102、103、104、202、203、204、302、303、304、 3〇9 :電晶體 205、305 :邏輯控制模組 1320138 ITPT-06-003 21024twf.doc/e 105、 206、306 :電池 106、 207、307 :電感 208、209、3U、312 :電容 308、310 :本體 4(Π、402、403、9(H、902、903 :步驟 GND :接地電壓 LX:電感與第三電晶體相耦接處 VDD1、VDD2 :輸出端
20
Claims (1)
- J320138 ·〇朗丨\日修正替招[ -9^44-^ 十、申請專利範圍： 1. 一種多輪出級電源轉換器，包括： 一第一電晶體，該第一電晶體之源極耦接一第一輸出 端’該第一電晶體之汲·極輕接一電感，且該第一電晶.體之 閘極耦接一第一控制信號，以依據該第一控制信號決定是 否導通； 一第二電晶體，該第二電晶體之源極耦接一第二輸出 端，該第二電晶體之汲極耦接該電感，且該第二電晶體依 據一第二控制信號決定是否導通， 其中該第二電晶體 之本體浮接； 一第三電晶體，該第三電晶體之汲極耦接該第一電晶 體之〉及極’該第二電晶體之源極輕接'一接地電壓’且該第 三電晶體之閘極耦接一第三控制信號，以依據該第三控制 信號決定是否導通；以及 一邏輯控制模組，耦接該第二電晶體之閘極，當該第 一控制信號或該第三控制信號致能時，輸出一電壓至該第 二電晶體之閘極，當該第二控制信號致能時，輸出該第二 控制信號至該第二電晶體之閘極。 2. 如申請專利範圍第1項所述之多輸出級電源轉換 器，其中該第一電晶體之汲極更透過該電感耦接一電源， 該電感用以儲存該電源所提供的能置。 3. 如申請專利範圍第2項所述之多輸出級電源轉換 器，其中該電源由一電池提供。 21 1320138 — *1 Π (I年哪(日修正替齡 4. 如申請專利範圍第 器，其更包括-調節模組，之多輪出級電源轉換 體之閘極、轉三電晶體組減至該第一電晶 用以提供㈣-控制信號、2、以及該邏輯控制模組， 控制信號。 Λ弟一控制仏號、以及該第三 5. 如申請專利範圍第丨 器，其中該第-電晶體與該^逑之夕輸出級電源轉換 該第三電晶體為NMQS電晶體―電晶體為PM〇S電晶體， 6. 如申請專利範圍第 器，其更包括一第一電容a:所述之多輸出級電源轉換 端與該接地電壓之間Γ奋，該第—電容耦接於該第一輸出 器，項所述之多輸出級電源轉換 控制模組所輸出之該電;4=該第—輸出端，且該邏輯 8. 如中請專利範輸出端之電壓。 器，其更包括-第二”^所述之多輸出級電源轉換 端與該接地電壓之間。°亥第一電容耦接於該第二輸出 9. 如申請專利節圍笛 器’其中該邏輯控制模_接：之級 控制模組所輪出之該電壓 輪心且该迷輯 1Λ _ . + 土马5玄弟二輸出端之電壓。 .一種夕輪出級電源轉換器，包括： 一第一電晶體，該第—带曰 端，該第一電晶辦电日日粗之源極耦接一第一輸出 日接—電感，且該第一電晶體之 22 1320138 {择W月11曰修正替換頁 閘極輕接一第一控制信號，以依據該第一控制信號決定 否導通； 、 一第二電晶體，該第二電晶體之源極耦接一第二輸出 端，該第二電晶體之汲極耦接該電感，且該第二電晶體依 據一第二控制信號決定是否導通； 一第三電晶體，該第三電晶體之汲極耦接該第一電晶 汲極’該第三電晶體之源極耦接一接地電壓，且該第 ^電晶體之閘極耦接—第三控制信號，以依據該第三控制 “號決定是否導通；以及 +曰一邏輯控制模組，耦接該第二電晶體之閑極與該第二 私晶體之本體，當該第一控制信號或該第三 :’輸出-電壓至該第二電晶體娜，且將 體之本體浮接，當該第二控制信號致能時 二電晶體之閑極，且將該第二電晶體 耦接该弟二輪出端。 -I·1:申⑺專利範圍第10項所述之多輸出級電源轉換 杰，，、中該邏輯控制模組包含一第四電晶體，該第四電晶 接該第二輪出端’該第四電晶體之及_接該 電==忒=二該第四電晶體之導通時間與該第二 12.如申凊專利範圍第u項所述之 器，其中該第—電曰麵H + 一 阳、“_奐 li^PMOS tar：；/：：-：；；11 ' 曰月豆ί»亥弟—笔日日體為NMOS電晶體。 23 1320138 月"H修正替顯 __98-8-1)' 第10項所述之多輸出級電源轉換 :;雷；：:極更透過該電•接-電源， 忒電感用以储存該電源所提供的能量。 14. 如申請專利範圍第13項 器，其中該電源由一電池提供。 夕輪出級電源轉換 15. 如申請專利範圍第1()項 器，其更包括—調節模组，該調節模源轉換 體之閘極、該第三電晶體之問極 。亥弟—電晶 用以提供該第-控難號、該第輯控制模組’ 控制信號。 权市旒、以及該第三 16. 如申凊專利範圍第1〇 器，其更包括—第—電容，該第允出級電源轉換 端與該接地電壓之間。 电夺耦接於該第一輪出 π.如申請專利範圍第10項 器，其中該邏輯控制模組更接=之夕輸出級電源轉換 控制模組所輪出之該 缺ϋ出端’且該邏輯 1&如申請專利範圍=:〜輪出端之電麗。 器’其更包括-第二電容，ή，多輪出級電源轉換 端與該接地電壓之間。^〜電容耦接於該第二輪出 时二9·如申蜻專利範圍第】& 裔，射該邏輯控制模、^之夕輪出級電源轉換 控制模組所輪出之該==議第二輸出端，且該邏輯 20.—種多輪出級㈣〜輸出端之電壓。 電源轉換操作妓，該多輪出級 一、〜第二電晶體、—第三雷 24 '1320138 pi年说月丨/日修正替換頁 --98 fr-H-- 晶體、以及一電感，該第一電晶體之汲極、該第二電晶體 之汲極、以及該第三電晶體之汲極皆透過該電感耦接一電 源，而該第一電晶體之源極耦接一第一輸出端，該第二電 晶體之源極耦接一第二輸出端，該第三電晶體之源極耦接 一接地電壓，並且該第一輸出端是用來輸出比該第二輸出 ' 端所輸出的電壓更高的電壓，該操作方法包括下列步驟： 導通該第一電晶體，關閉該第二電晶體與該第三電晶 體，並將該第二電晶體之閘極耦接該第一輸出端或該第二 ® 輸出端，以及將該第二電晶體之本體浮接； 導通該第二電晶體，關閉該第一電晶體與該第三電晶 體，並將該第二電晶體之本體浮接；以及 導通該第三電晶體，關閉該第一電晶體與該第二電晶 體，並將該第二電晶體之閘極耦接該第一輸出端或該第二 輸出端，以及將該第二電晶體之本體浮接。 21.如申請專利範圍第20項所述之多輸出級電源轉換 器之操作方法，其中該電源由一電池提供。 • 22.如申請專利範圍第20項所述之多輸出級電源轉換 器之操作方法，其中該多輸出級電源轉換器更包括： 一調節模組，該調節模組耦接至該第一電晶體之閘極 與該第三電晶體之閘極，用以提供一第一控制信號、一第 二控制信號、以及一第三控制信號， 其中該第·一電晶體與該第二電晶體分別依據該第一 控制信號與該第三控制信號決定是否導通；以及 25 .1320138 1¾确“日修正替換頁 ，控制模組，墟該調節模組 間極’用以接收該第二控制信號…=二心曰肢之 第三控制信號致能時，將該第二電曰^ 控制k號或該 -輸出端或該第二輸出端，A 咖€極輕接至該第 出該第二控制信號至該第一口 信號致能時，輸 電晶體決定是否導通。’據以使該第二 器第2G項所述之多輪出級電源轉換 咖電曰Ύ第第一電晶體與該第二電晶體為 甩日日肢该弟三電晶體為N.MOS電晶體。 4 Γ你如申請專利範圍第2〇項所述之多輪出級電源轉換 i六;其中該多輸出級電源轉換器更包括一第一 令=弟-電容純於該第—輸出端與該接地電壓之間。 器之松專„2G項所述之多輸出級電源轉換 二法，/、中該多輸出級電源轉換器更包括-第二 兒合’ k苐二電容耦接於該第二輪出端與該接地電壓之間。 種多輸出級電源轉換器之操作方法，該多輸出級 二气盗包括一第一電晶體、-第二電晶體、-第三電 二、二第四電晶體、以及—電感’該第-電晶體之汲極、 =弟一電晶體之汲極、以及該第三電晶體之汲極皆透過該 =感稱接一電源，而該第一電晶體之源極輕接一第一輸出 二，孩第二電晶體之源極耦接一第二輸出端與該第四電晶 /之，极，5亥弟一電晶體之本體柄接該第四電晶體之汲_極 蚵。亥第四電晶體之本體，該第三電晶體之源極耦接一接地 26 1320138 獅。W1’日修正替換I 98-8-11 電壓，並且該第一輸出端是用來輸出比該第二輸出端所輸 出的電壓更高的電壓，該操作方法包括下列步驟： 導通該第一電晶體，關閉該第二電晶體、該第三電晶 體、以及該第四電晶體.，以將該第二電晶體之本體浮接.， 並將該第二電晶體之閘極耦接該第一輸出端或該第二輸出 ' 端； . 導通該第二電晶體與該第四電晶體，以將該第二電晶 體之本體耦接該第二輸出端，並關閉該第一電晶體與該第 ® 三電晶體；以及 導通該第三電晶體，關閉該第一電晶體、該第二電晶 體、以及該第四電晶體，以將該第二電晶體之本體浮接， 並將該第二電晶體之閘極耦接該第一輸出端或該第二輸出 端。 27. 如申請專利範圍第26項所述之多輸出級電源轉換 器之操作方法，其中該電源由一電池提供。 28. 如申請專利範圍第26項所述之多輸出級電源轉換 φ 器之操作方法，其中該多輸出級電源轉換器更包括： 一調節模組，該調節模組耦接至該第一電晶體之閘極 與該第三電晶體之閘極，用以提供一第一控制信號、一第 • 二控制信號、以及一第三控制信號， _ 其中該第一電晶體與該第三電晶體分別依據該第一 控制信號與該第三控制信號決定是否導通；以及 一邏輯控制模組，耦接該第二電晶體之閘極、該第二 電晶體之本體、以及該調節模組，用以接收該第二控制信 27 •1320138 ~ 98-^ϊ 厂 號，當該第一控制信號或該第三控制信號致能時，將該第 二電晶體之閘極耦接該第一輸出端或該第二輸出端，當該 第二控制信號致能時，輸出該第二控制信號至該第二電晶 體之閘極，-據以使該弟二電晶.體決定是否導通’ 其中該第四電晶體設置在該邏輯控制模組中，且該第 四電晶體亦依據該第二控制信號決定是否導通。 29. 如申請專利範圍第26項所述之多輸出級電源轉換 器之操作方法.，其中該第一電晶體、該第二電晶體、以及 該第四電晶體為PMOS電晶體，該第三電晶體為NMOS 電晶體。 30. 如申請專利範圍第26項所述之多輸出級電源轉換 器之操作方法，其中該多輸出級電源轉換器更包括一第一 電容，該第一電容耦接於該第一輸出端與該接地電壓之間。 31. 如申請專利範圍第26項所述之多輸出級電源轉換 器之操作方法，其中該多輸出級電源轉換器更包括一第二 電容，該第二電容耦接於該第二輸出端與該接地電壓之間。 28
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095129333A TWI320138B (en) | 2006-08-10 | 2006-08-10 | Multiple output stage converter and operating method thereof |
| US11/532,909 US7365522B2 (en) | 2006-08-10 | 2006-09-19 | Multiple output stage converter and operating method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095129333A TWI320138B (en) | 2006-08-10 | 2006-08-10 | Multiple output stage converter and operating method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200809455A TW200809455A (en) | 2008-02-16 |
| TWI320138B true TWI320138B (en) | 2010-02-01 |
Family
ID=39050092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095129333A TWI320138B (en) | 2006-08-10 | 2006-08-10 | Multiple output stage converter and operating method thereof |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7365522B2 (zh) |
| TW (1) | TWI320138B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7247461B2 (en) * | 1999-01-14 | 2007-07-24 | Martek Biosciences Corporation | Nucleic acid molecule encoding ORFA of a PUFA polyketide synthase system and uses thereof |
| TWI376086B (en) * | 2009-04-28 | 2012-11-01 | Ite Tech Inc | Voltage converter |
| KR20210015333A (ko) | 2019-08-01 | 2021-02-10 | 삼성전자주식회사 | 복수의 전압 레귤레이터들을 포함하는 전자 시스템 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6222352B1 (en) * | 1999-05-06 | 2001-04-24 | Fairchild Semiconductor Corporation | Multiple voltage output buck converter with a single inductor |
| US6272025B1 (en) * | 1999-10-01 | 2001-08-07 | Online Power Supply, Inc. | Individual for distributed non-saturated magnetic element(s) (referenced herein as NSME) power converters |
| US6853171B2 (en) * | 2002-11-29 | 2005-02-08 | Sigmatel, Inc. | Low loss multiple output stage for a DC-to-DC converter |
| JP4397617B2 (ja) * | 2003-04-01 | 2010-01-13 | パナソニック株式会社 | 多出力ｄｃ−ｄｃコンバータ |
| DE102004031394B4 (de) * | 2004-06-29 | 2016-03-31 | Intel Deutschland Gmbh | Gleichspannungswandler und Verfahren zur Umsetzung einer Gleichspannung |
-
2006
- 2006-08-10 TW TW095129333A patent/TWI320138B/zh active
- 2006-09-19 US US11/532,909 patent/US7365522B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW200809455A (en) | 2008-02-16 |
| US20080036437A1 (en) | 2008-02-14 |
| US7365522B2 (en) | 2008-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chen et al. | Startup Techniques for 95 mV Step-Up Converter by Capacitor Pass-On Scheme and ${\rm V} _ {\rm TH} $-Tuned Oscillator With Fixed Charge Programming | |
| TWI419448B (zh) | 適應性調整輸入之電源供應電路與電源供應方法 | |
| US7492215B2 (en) | Power managing apparatus | |
| US7646179B2 (en) | Electric power supply circuit and electronic device | |
| JP2021518061A (ja) | 低静止電流負荷スイッチ | |
| TWI304673B (en) | Multi-power supply circuit and multi-power supply method | |
| TWI376097B (en) | Level shift circuit | |
| TW200832877A (en) | A new charge pump circuit for high voltage generation | |
| JP2019009633A (ja) | 半導体装置および電子制御ユニット | |
| US7432754B2 (en) | Voltage control circuit having a power switch | |
| TWI320138B (en) | Multiple output stage converter and operating method thereof | |
| US20130207716A1 (en) | Charge pumping device and unit cell thereof | |
| TW200945782A (en) | Inverter circuit | |
| US7994760B2 (en) | Regulation scheme for a charge pump | |
| US20080068768A1 (en) | Power Supply Device for Enhancing Power Transforming Efficiency | |
| Nam et al. | DC–DC switching converter with positive and negative outputs for active-matrix LCD bias | |
| TW578378B (en) | Charge pump and method for controlling the same | |
| CN105099428B (zh) | 微处理器装置、集成电路以及选择基底偏压的方法 | |
| Nagatomi et al. | A 361nA thermal run-away immune VBB generator using dynamic substrate controlled charge pump for ultra low sleep current logic on 65nm SOTB | |
| TW201218597A (en) | High voltage start-up device for switch mode power supplies | |
| US8742829B2 (en) | Low leakage digital buffer using bootstrap inter-stage | |
| CN101459424A (zh) | 输出单元、输入单元以及输入输出元件 | |
| US6954397B2 (en) | Circuit for reducing standby leakage in a memory unit | |
| JP2014241019A (ja) | 半導体集積回路及び情報処理装置 | |
| US20060197464A1 (en) | Integrated circuit with low power consumption and high operations speed |