TWI313064B - Pixel structure and manufacturing method thereof - Google Patents

Pixel structure and manufacturing method thereof Download PDF

Info

Publication number
TWI313064B
TWI313064B TW95126159A TW95126159A TWI313064B TW I313064 B TWI313064 B TW I313064B TW 95126159 A TW95126159 A TW 95126159A TW 95126159 A TW95126159 A TW 95126159A TW I313064 B TWI313064 B TW I313064B
Authority
TW
Taiwan
Prior art keywords
layer
patterned
electrode
lower electrode
gate
Prior art date
Application number
TW95126159A
Other languages
English (en)
Other versions
TW200807720A (en
Inventor
Hui-Ming Sung
Meng-Feng Hung
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Priority to TW95126159A priority Critical patent/TWI313064B/zh
Publication of TW200807720A publication Critical patent/TW200807720A/zh
Application granted granted Critical
Publication of TWI313064B publication Critical patent/TWI313064B/zh

Links

Landscapes

  • Thin Film Transistor (AREA)

Description

I313〇64itw 19661twf.doc/g 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種畫素結構及其製造方法,且特別 是有關於一種使用四道光罩所形成的晝素結構及其製造方 法。 【先前技術】 現今社會多媒體技術相當發達,多半受惠於半導體元 件或顯示裝置的進步。就顯示器而言,具有高晝質、空間 利用效率佳、低消耗功率、無輻射等優越特性之薄膜電晶 體液日日顯示态(thin film transistor liquid crystal display, TFT-LCD)已逐漸成為市場之主流。 一般的薄膜電晶體液晶顯示器主要是由一薄膜電晶 體陣列基板、一對向基板以及一失於兩基板之間的液晶層 所構成。其中,薄膜電晶體陣列基板主要包括基板、陣列 排歹j於基板上之薄膜電晶體、晝素電極(pixel electr〇de)、 掃描線(scanline)與資料線(dateline)所構成。一般而 言,掃描線與資料線可將訊號傳輸至對應之晝素結構。 圖1繪示為習知一種晝素結構的剖面圖。請參考圖卜 習知晝素結構100包括一基板11〇、一閘極12〇、一下電極 130、一閘絕緣層140、一半導體層15〇、一源極16〇&、一 汲極160b、一圖案化保護層17〇與一晝素電極18〇,其中 閘極120與下電極13〇配置於基板11〇上。閘絕緣層14〇 配置於基板110上,並覆蓋閘極12〇與下電極1。半導 體層150配置於閘絕緣層14〇上,並位於閘極12〇上方。 I313〇M: 51ITW 19661 twf.doc/g 源極160a與汲極l60b配置於半導體層15〇上,而圖案化 保護層170配置於閘絕緣層14〇上,並覆蓋下電極13〇。 此外,圖案化保護層Π〇具有一接觸窗17〇a,其暴露出部 分汲極160b。晝素電極180配置於圖案化保護層17〇上, 而晝素電極180經由接觸窗17〇a與汲極16%電性連接, 且晝素電極180與下電極130耦合成一儲存電容Cst。 此種習知晝素結構100需要五道光罩才能形成,然而 光罩數越多,成本也就相對增加。此外,畫素電極18〇與 下電極130之間的閘絕緣層14〇與圖案化保護層的總 厚度通常決定儲存電容Cst的電容值的因素之一。簡單^ 言,畫素電極180與下電極130之間的距離越短,贿 電容Cst的電容值也就越大。 、 【發明内容】 ^於此’本㈣之-目的是提供—齡素結 w方法,以減少光罩數。 衣 ^卜’本發明之另—目的是提供—種 咼儲存電容值。 人乂 f造其他目的,本發明提出一種晝素結構的 金屬層、-閘絕緣層與-半導體材 成 而此光罩具有_村光區與—部 ^罩’ =導體材料層上形成—圖案化光阻層。以圖案化光= 層’㈣成—閘極一下電極、—圖案化璧緣^ 2 1313064 061005IITW 19661twf.doc/g 導體層。移除部分瞧化光阻層, 半導體層。以圖案化光阻層為遮罩移上方之 化閘絕緣層與半導體層。移除圖案化光阻^ ^之圖案 上形成一源極與—汲極。在基板I形成=層 :中圖_層具有一接觸窗,暴露出=護:圖 案化保濩層上形成一晝素電極,並中查带 °
無接,且晝素電極與下電極:合 灰階之—實施财,光罩包括—半色調光罩或一 在本發明之一實施例中 法包括電漿灰化製程。 移除部分圖案化光阻層的方 在本發明之一實施例中,在形成閑極、下電極 ^ 匕閘絕緣層與半導體層之後,閘極上方之圖案化光阻層的 厚度大於下電極上方之圖案化光阻層的厚度。 在本發明之一實施例中,在形成半導體材料層之後, 更包括在半導體材料層上形成一歐姆接觸材料層。
在本發明之一實施例中,在形成源極與汲極之後,更 包括以源極與汲極為遮罩進行背通道蝕刻(以汰 etching, BCE)製程。 為達上述或是其他目的,本發明提出一種晝素結構, j包括一基板、一閘極、一下電極、一圖案化閘絕緣層、 一半導體層、一源極、一汲極、—圖案化保護層與一晝素 電極,其中閘極與下電極配置於基板上,且閘極與下電極 電性絕緣。圖案化閘絕緣層配置於閘極上。半導體層配置 I313〇M51I 19661twf.doc/g j =閑絕緣層上,且閘極、圖案化閘絕緣層與半導體 曰,、目同的圖案。源極與;錄配置於半導體層上 案化保護層喊於基板上,並覆蓋下·。此外,圖案= 保祕具有—制t,其絲㈣分祕 於圖案化保護層上,而晝素電極經由接觸窗與汲極電^ 接,且畫素電極與下電極耦合成一儲存電容。 在本發明之-實施例中,晝素電極與下電極之間的距 離小於圖案化閘絕緣層與圖案化保護層之厚度總和。
在本發明之-實施例中,畫素結構更包括一歐姆接觸 層’其配置於半導體層與源極之間,以及半導體層與沒極 之間。 、 基於上述,由於本發明採用半色調光罩或灰階光罩, 以同時定義出閘極、圖案化閘絕緣層與半導體層, 發明只需使用四道光罩,㈣化製程並降低生產成=此= 外,本發明採用採用半色調光罩或灰階光罩移除下電極上 方之圖案化閘絕緣層,因此相較於習知技術,本發明之儲 存電容具有較高的儲存電容值。
為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說 明如下。 【實施方式】 圖2A至圖2G繪示為本發明之一實施例之一種晝素 結構的製造方法的示意圖。請參考圖2A,本實施例之晝素 結構的製造方法包括下列步驟。首先,提供一基板21〇, 1313064 0610051ITW 19661 twfdoc/g
並在基板210上依序形成一金屬層22〇、一間絕緣層挪 與-半導體材料層240。此外,為了提高 I 在半導體材料細上也可㈣成—歐姆接觸 然後,提供-光罩训,而光罩㈣例^ 罩。此外,光罩3K)包括—透明基板312、—半 層μ316。其中,半透過膜314配置於透明基板312 遮光層316配置於半透過膜314上,因此此光罩310 可以區分為不透光區職、部分透光區遍 1部分透聽现㈣光料於不透光區驗 與元全透光區310c之間。 值得注意的是,本實施例雖然以光罩31()料色調光 ,例進饤說明,然而光罩31〇也可以是灰階光罩或其他 不透光區與部分透光區的光罩。簡單而言,灰階光罩 乃是具有多條狹縫而形成部分透光區。 咕、鏖,參考圖2A,利用此光罩310在歐姆接觸材料 。曰250上形成一圖案化光阻層32〇。此外,對應於不透光 區310a目案化光阻層32〇 #厚度大於對應於部分透光區 310b之圖案化光阻層32〇的厚度。 八請參考圖2B,以圖案化光阻層32〇為遮罩移除部份 孟屬層220、部份閘絕緣層230、部份半導體材料層24〇 與部分歐姆接觸材料層25G,以形成一閘極222、一下電極 224、一圖案化閘絕緣層232、一半導體層242與一歐姆接 觸層252 ’其中下電極224可為儲存電極。此時,閘極222 上方之圖案化光阻層32〇的厚度大於下電極224上方之圖 1313064 0610051ITW 19661 twf. doc/g 案化光阻層的厚度320。 。月參考圖2C,在形成閘極222與下電極224之後, 移除部分圖案化光阻層320,以暴露出下^極224 =之 歐姆接觸層252。此外,移除部分圖案化光阻層320的方 法例如是電漿灰化(Plasma ashing)製程。 。月參考圖2D,以圖案化光阻層32〇為遮罩移除下電 極224上方之圖案化閘絕緣層232、半導體層242與歐姆 接觸層252。然後,移除剩餘的圖案化光阻層320。 請參考圖2E ’在歐姆接觸層252上形成一源極/沒極 26〇。更詳細而言’在基板21〇上先形成一金屬層(未繪 示)’然後對於此金屬層進行微影製程與抛彳製程,以形 成源極260a與沒極260b。此外,在本實施例巾,已經形 成有歐姆接觸㉟252,®此在形成源極26Ga與汲極260b 之後更以源極260a與汲極260b為遮罩對於歐姆接觸層 252 進行者通道钱刻(back channel etching,BCE)製程。 明參考圖2F,在基板210上形成一圖案化保護層 fL、其中圖案化保護層270具有一接觸窗270a,暴露出 4刀汲極260b。值得注意的是,圖案化保護層27〇芸 電極224。 i 請參考圖2G,在圖案化保護層27〇上形成一畫素電 極280 ’其中晝素電極280經由接觸窗270a與汲極26〇b J性連接’且晝素電極與下電極242麵合成—儲存電 今Cst。至此,大致完成本實施例之晝素結構2〇〇的製作, 而有關於此晝素結構200的結構部分將詳述如後。 19661 twf.doc/g 19661 twf.doc/g
請繼續參考圖2G’本實施例之晝素結構200包括一 基板210、一閘極222、一下電極224、一圖案化閘絕緣層 232、一半導體層242、一歐姆接觸層252、一源極26〇a、 一汲極260b、一圖案化保護層270與一晝素電極28〇,其 中閘極222與下電極224配置於基板210上,且閘極222 與下電極224電性絕緣。。圖案化閘絕緣層232配置於閘 極222上。值得注意的是,圖案化閘絕緣層232並未覆蓋 下電極224。半導體層242配置於圖案化閘絕緣層232上, 且閘極222、圖案化閘絕緣層232與半導體層242具有相 同的圖案。源極260a與汲極260b配置於半導體層242上 方,且歐姆接觸層252配置於半導體層242與源極26〇a 和汲極260b之間。
圖案化保 270配置於基板21G上,並覆蓋下電極 224。此外,圖案化保護層27〇具有一接觸窗27加,其暴 露出部分沒極260b。另外,畫素電極28〇配置於圖案^ 護層270上,而畫素電極28〇經由接觸窗27〇&與汲極26肋 電性連接’且畫素電極,與下電極224轉合成—儲存電 = Cst。更詳細而言’由於本實施例之晝素電極咖與下 電極224未配置有圖案化開絕緣層攻,因此相 本實施例之儲存電容Cst具有較高的儲存電容^ 換3之’晝素電極280與下電極224之間的距離小於 化問絕緣層232與圖案化保護層謂之厚度總和。 由於本發明採用半色調光罩或灰階光罩,以 出問極、随化閘絕緣層與半導體層,因此相較於習3 I3l3〇〇^i 1ITW I9661twf.doc/g 術戶斤採用的五道光罩,本發明只需使用四道光罩’以簡化 製移並降低生產成本。此外,本發明在定義出閘極、下電 極、圖案化閘絕緣層與半導體層之後,亦可移除下電極上 方之圖案化閘絕緣層,因此相較於習知技術,本發明之 存電容具有較南的儲存電容值。 1 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明’任何熟f此者,在残 和範圍内;當可作些許之更動與潤飾,因此本發二 範園當視後附之申請專利範圍所界定者為準。 ’、 [圖式簡單說明】 圖1綠示為f知一種畫素結構的剖面圖。 圖2A至圖2G繪示為本發明之一實施例之一種 姑構的製造方法的示意圖。 —’、
100 習知畫素結構 110 基板 120 閘極 130 下電極 140 閘絕緣層 150 半導體層 160a :源極 160b •及極 170 圖案化保護層 180 晝素電極 13 1313064 0610051ITW 1966 ltwf.doc/g ' 200:畫素結構 210 :基板 220 :金屬層 222 :閘極 224:下電極 230:閘絕緣層 232:圖案化閘絕緣層 240 :半導體材料層 • 242 :半導體層 250 :歐姆接觸材料層 252 :歐姆接觸層 260a :源極 260b :汲極 270 :圖案化保護層 270a :接觸窗 280 :畫素電極 φ 310 :光罩 310a :不透光區 310b:部分透光區 310c :完全透光區 312 :透明基板 314 :半透過膜 316 :遮光層 320 :圖案化光阻層 14

Claims (1)

  1. I313〇641itw 19661twf.doc/g 十、申請專利範圍: 1. 一種畫素結構的製造方法,包括: 在一基板上依序形成一第一金屬層、一閘絕緣層與一 半導體材料層; 提供一光罩,該光罩具有一不透光區與一部分透光 區5並利用該光罩在該半導體材料層上形成一圖案化光阻 層; 以該圖案化光阻層為遮罩移除部份該第一金屬層、部 份該閘絕緣層與部份該半導體材料層,以形成一閘極、一 下電極、一圖案化閘絕緣層與一半導體層; 移除部分該圖案化光阻層,以暴露出該下電極上方之 該半導體層; 以該圖案化光阻層為遮罩移除該下電極上方之該圖 案化閘絕緣層與該半導體層; 移除該圖案化光阻層; 在該半導體層上形成一源極與一汲極; 在該基板上形成一圖案化保護層,其中該圖案化保護 層具有一接觸窗,暴露出部分該汲極;以及 在該圖案化保護層上形成一晝素電極,其中該晝素電 極經由該接觸窗與該汲極電性連接,且該畫素電極與該下 電極耦合成一儲存電容。 2. 如申請專利範圍第1項所述之晝素結構的製造方 法,其中該光罩包括一半色調光罩或一灰階光罩。 3. 如申請專利範圍第1項所述之晝素結構的製造方
    15 I313〇a51 itw 19661twf.doc/g =。’其#移_分該„化絲層之方法包括電激灰化製 法,== 圍第1項所述之畫素結構的製造方 沄,、中在形成该問極、該下電極、該圖 層之後,該開極上方之該圖案化光“:之; 於該下包極上方之該圖案化光阻層的厚度。 -又大 專利範圍第丨項所述之畫素 中在形成該半導體材料層之後,更包括在該半導Ξ 材料層上形成一歐姆接觸材料層。 6·如申請專利範圍第5項所述之畫素結 法’其中在形成該源極與該及極之後,更包节^ 該汲極為遮罩進行背通道蝕刻製程。 “源極〃、 7.—種晝素結構,包括: 一基板; 一閘極,配置於該基板上; ,配置於錄板上’並與該閘極電性絕緣; 一圖案化閘絕緣層,配置於該閘極上; 忾二體層,配置於該圖案化閘絕緣層上,且該閘 極、該_化_緣層與該半導體層具有相同的圖案; 一源極與一汲極,配置於該半導體層上; -圖純賴層,配置於魏板二並覆蓋該下電 極/該_化保制具有—接_,暴露出部分該沒極; 以及 -晝素電極’配置於該圖案化保護層上,而該晝素電 16 13130^4 19661twf.doc/g 極經由該接觸窗與該汲極電性連接,且該晝素電極與該下 電極耦合成一儲存電容。 8.如申請專利範圍第7項所述之晝素結構,其中該晝 素電極與該下電極之間的距離小於該圖案化閘絕緣層與該 ^ 圖案化保護層之厚度總和。 . 9.如申請專利範圍第7項所述之晝素結構,更包括一 . 歐姆接觸層,配置於該半導體層與該源極之間以及該半導 體層與該汲極之間。
    17
TW95126159A 2006-07-18 2006-07-18 Pixel structure and manufacturing method thereof TWI313064B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW95126159A TWI313064B (en) 2006-07-18 2006-07-18 Pixel structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW95126159A TWI313064B (en) 2006-07-18 2006-07-18 Pixel structure and manufacturing method thereof

Publications (2)

Publication Number Publication Date
TW200807720A TW200807720A (en) 2008-02-01
TWI313064B true TWI313064B (en) 2009-08-01

Family

ID=44766720

Family Applications (1)

Application Number Title Priority Date Filing Date
TW95126159A TWI313064B (en) 2006-07-18 2006-07-18 Pixel structure and manufacturing method thereof

Country Status (1)

Country Link
TW (1) TWI313064B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI775376B (zh) * 2020-04-06 2022-08-21 日商凸版印刷股份有限公司 液晶顯示裝置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI775376B (zh) * 2020-04-06 2022-08-21 日商凸版印刷股份有限公司 液晶顯示裝置

Also Published As

Publication number Publication date
TW200807720A (en) 2008-02-01

Similar Documents

Publication Publication Date Title
TWI275184B (en) Thin film transistor and fabrication method thereof
TWI303888B (en) Ltps-lcd structure and method for manufacturing the same
TWI298545B (en) Method for fabricating a thin film transistor
TWI258862B (en) Liquid crystal display and fabricating the same
WO2014127579A1 (zh) 薄膜晶体管阵列基板、制造方法及显示装置
TWI333279B (en) Method for manufacturing an array substrate
TWI330406B (en) A method for manufacturing a thin film transistor
JP5741992B2 (ja) Tft−lcdアレイ基板及びその製造方法
WO2013026375A1 (zh) 薄膜晶体管阵列基板及其制造方法和电子器件
TWI332266B (en) Method for manufacturing a pixel structure of a liquid crystal display
TW498178B (en) Manufacturing method and structure for in-plane switching mode liquid crystal display unit
TWI358820B (en) Active device array substrate and fabrication meth
WO2021077674A1 (zh) 阵列基板的制作方法及阵列基板
CN109564916A (zh) 用于电子器件的基板、显示装置、制造用于电子器件的基板的方法
TWI325638B (en) Method for manufacturing pixel structure
TWI361330B (en) Method for forming pixel structure of transflective liquid crystal display device
WO2013185454A1 (zh) 阵列基板及其制造方法和显示装置
CN110794630A (zh) 一种阵列基板及其制造方法
TWI226965B (en) Semi-transmission type liquid crystal display and fabrication method thereof
TWI424507B (zh) 薄膜電晶體陣列基板的製造方法
WO2017012292A1 (zh) 阵列基板及其制备方法、显示面板、显示装置
TWI313064B (en) Pixel structure and manufacturing method thereof
TW200837957A (en) Semiconductor structure of liquid crystal display and manufacturing method thereof
TWI273712B (en) A method for manufacturing a bottom substrate of a liquid crystal display device with three mask processes
TWI396916B (zh) 薄膜電晶體陣列基板之製作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees