TWI306261B - - Google Patents

Description

修正本 1306261 2曰1正替換貝’ 九、發明說明： 【發明所屬之技術領域】 &本發明係有關-種感測放大II，制是有關―種翻於低電壓源 動態隨機存取記憶體之電荷轉移式感測放大器。 【先前技術】 近年來’隨著積體電路工作電壓的下降，十億位元組(Giga Bne) 規模的動_機存取記憶體⑽M)_m供應賴已降至丨伏特(v)以 下。低於IV的工作電壓使得位元線上的電壓差在字組線打開記憶單 讀存的電荷和侃線上㈣荷分享後只有針個毫簡(mv)。這樣 微J的電壓差已接近感測放大器的感測極限(纪打纪limit)，容易受到 雜訊的影響而造成讀取的錯誤，而且由於驅動力不足，大幅的降低了 感測放大器的感測速度。 為了解決此問題，在1997年一種稱為電荷轉移感測放大器仰⑸ 的架構被提出，獨於傳統賴式感職大器，電荷轉移感測放大器 隔開了感測獅和位元線H用電荷轉㈣方式，將位元線上微小的 壓差轉換成感測端的大壓差，再將放大後的壓差送入後級的電壓感測 放大器，因此能快速且正確的讀出記憶單元的内含值，而不易受到雜 訊的影響。

1998年文獻中提出一提升式電荷轉移感測放大器（BCTp)，請參閱 第-圖所示，提升式電荷轉移感測放大器在位元線BL/BLB和感測端點 SBL/SBLB分別經由兩顆電荷轉移電晶體Na、肋所連接，且在感測端點 SBL/SBLB上設有二提升電容MC1及MC2，感測放大器動作時，位元線 BL/BLB及感測端SBL/SBLB上的電壓會先經由預充電路預充至VM)/2， 接著轉移電晶體Na、Nb關閉’感測端電位經由提升電容MC1及MC2提 升至比供應電壓源VDD還要高的電位VH;因此，在電晶體Na、Nb打開， 進行電荷轉移時，電荷從電位較高的感測端SBL/SBLB轉移至電位較低 的位元線BL/BLB上。此電路有兩個特點，第一是利用提昇電容來達到 SBL/SBLB端高電麼預充的目的’取代了高電壓充電電路；第二個特點 疋使用M0S電容來實現提升電容jjci、【2，藉由M0S電容非線性的C-V 5 1306261 修正本 9受㈣正替換頁 特性’使得感測端在電荷轉移後出現較大的壓差。 2004年文獻中提出的交又耦合電荷轉移式感測放大器 (Cross-coupled Charge Transfer Pre-sensing scheme > CCTP)^, S 前效能最佳的電荷轉移感測放大器，在電荷轉移速度和壓差拉開的幅 度上都有不錯的表現，但卻有高電壓預充電路及高電壓控制訊號的需 求。如第二圖所示，其N型電壓式感測放大器及p型電壓式感測放大 器均設置在感測端SBL/SBLB，在P型及n型電壓式感測放大器動作後， 感測端SBL /SBLB上的電壓會分別被拉成低電位〇或高電位VD])，最後 再經由寫回電晶體Nc、Nd將感測值寫回記憶單元中，由於寫回電晶體 Nc、Μ係為η型通道金氧半導體(NM0S)，因此有無法傳遞完整高電位 的特性，不完整的高電位若寫回記憶單元中將會造成此記憶單元下一 次讀取的困難，甚至發生讀取上的錯誤。因此寫回電晶體Nc、Nd的控 制訊號RST必須要比供應電壓vdd大一個臨界電壓（ντ)，才能將高電 位VDD完整的傳遞至位元線上，再寫回記憶元件中，造成控制訊號RST 的高電壓需求。 請參閱第三A圖及第三B圖所示，圖中分別係模擬控制訊號RST 訊號大小為0· 8V及0. 5V(VDD)的情形。可以觀察到，在控制訊號RST 訊號為0.5V時，高電位VDD無法完整的傳輸回位元線端，因此一個不 完整的高邏輯位準(poor 1)將寫回記憶單元，而使得下次的讀取更加 困難，更容易出錯。因此在此種電路的架構下，寫回訊號RST要比供 應電壓源VDD高一個臨界電壓（第三a圖），才能完整的將高電壓寫回， 保證每一次寫回和讀取值都在最佳的電壓狀態。 ,對於上述習知CTPS及BCTP在電荷轉移時拉開感測點壓差的速度 稍嫌緩慢，並且壓差拉開的幅度在低電壓下（〇. 5VDRAM陣列）也明顯的 不足；ctps及cctp則需要高電壓的預充電路和超過供應電壓源VDD的 高電壓控制訊號，這些高電壓源在低電壓的DRAM陣列設計上己逐漸被 淘汰。 因此一個速度快、壓差拉開幅度大、不需要高電壓的預充電位及 高電壓控制訊號而更適合使用於低電壓DRAM陣列的感測放大器係目前 6 1306261 f j mmm ft7. 9. 修正本 業界所急迫需要的。 放大上述之_，提魏荷轉移式感測 放大器’以有效克服上速習知技術之問題。 【發明内容】 本發明之主要目的，録提供—種f荷轉移錢測放大器 電晶體，使電荷轉移電路能快速將感測點壓 差拉開躲大的巾胃度，進而使後級的電壓式_放Αιι 的讀出記憶單元的内含值，而不易受到雜訊的影響。 ' 本發明之另-目的’係在提供—種電荷轉移式感測放大器 需要額外的㈣壓預充電師高電㈣㈣峨，使得此電 測放大器更適合使用於低電壓的動態記憶體陣列上。 & 根據本發明’-㈣荷鄉絲職All，其錢置在 陣列之中，此電荷轉移式感測放大器包括—預充電等化綠在至^一 位兀線組上’且當-預充訊號提昇至高電位時，此預充電等化器可將 位兀線預充至-預充電位，且此預充電等化器連接—電荷轉移電路， 此電荷轉移電路係跨接在位元線組與感測端上，且電荷轉移電路 至預充電等化H，划：電荷轉移電路係由L合電晶體串聯二電 ί轉體構成’紐交讀合電晶體與二電荷轉移電晶體並聯二 寫回電阳體’而在_端上墟二增壓電容1荷轉移動作 充電等化器打開，將位元線BL/BLB預充至預充電位衝2，此時感測 端SBL/SBLB也會經由寫回電晶體預充至相同電位，接著二寫回電晶體 關閉’提昇訊號上升至高電位，使感_經由二增壓電容提升至 ^電壓源·還要高的電位，接著電荷轉移電晶體啟動並進行電荷轉 以下藉由具體實施槪合雌關辦加綱，當更料瞭解本 發明之目的、技術内容、特點及其所達成之功效。 【實施方式】 ，發縣—種電娜移式❹微^，其係朝在低電壓源動態 隨機存取讀、體_巾，在此發财結合聰電容細&寧出·) 7 1306261 修正本 正雜頁i 及父又輕合電晶體（cross_COUpled仕如以以沉），使此新型電荷轉移 感測放大器在讀取記憶體單元時能夠在最快的時間内將感測點壓差拉 開到最大的幅度’而使後級的電壓式感測放大器能快速且正確的讀出 記憶單元的内含值，並且不易受到雜訊的影響。 請參閱第四圖所示，此電荷轉移式感測放大器10係設置在一記憶 體陣列之中，此記憶體陣列具有一供應電壓VDD，此記憶體陣列内包括 複數記憶單元12、複數字元線（word line，WL) WL0、WLl“.WLn及複 數位元線（bit line ’ BL)，而其中在複數位元線中定義二位元線、 BLB組成一位元線組BL/BLB ’此位元線組連接一感測端SBL/SBLB，而

電荷轉移式感測放大器10則設在感測端SBL/SBLB與記憶單元12之 間’而以下就本發明之電荷轉移式感測放大器1〇予以詳細解說。

請參閱第五圖所示，此電荷轉移式感測放大器1〇包括一預充電等 化器14連接一電荷轉移電路16，且在預充電等化器與電荷轉移電 路16二端分別連一 p型電壓式感測放大器18及一 n型電壓式感測放 大器20，而此P型電壓式感測放大器18及N型電壓式感測放大器2〇 則分別連接記憶單元12及感測端SBL/SBLB ;其中此預充電等化器14 係耦接在此位元線組BL/BLB上，此預充電等化器14係由三電晶體N1、 N2及N3耦接在此位元線組BL/BLB上及一預充訊號線22上，其中電晶 體Nl、N2係為串聯，當此預充訊號線22提昇至高電位時，可使位元 線BL/BLB預充至一預充電位，此預充電位係為1/2的供應電壓vdd。 而此電荷轉移電路16係跨接在位元線組BL/BLB與感測端 SBL/SBLB上，此電荷轉移電路16係由一交叉耦合電晶體N4、N5分別 串聯二電荷轉移電晶體N6、N7，此電荷轉移電晶體N6、N7與交叉耦合 電晶體N4、N5並聯二寫回電晶體N8、N9，且在感測端SBL/SBLB上分 別耦接一增壓電容MC3、MC4，此增壓電容MC3、MC4係為金氧半導體 (Metal-Oxide-Semiconductor，M0S)電容，此增壓電容 MC3、MC4 具有 非線性的C-V(電容值-電壓值)特性曲線可使感測端SBL/SBLB在電荷轉 移後具有較大的電壓差；其中此電荷轉移電晶體N6、N7耦接在一轉移 訊號控制線24上，由此轉移訊號控制線24之電壓控制電荷轉移電晶 8 1306261 9f. i nmm 修正本 體N6、N7作動’而寫回電晶體N8、N9則另耦接一寫回控制訊號線26， 並由此寫回控制訊號線26的電壓控制寫回電晶體N8、N9開關，而此 增壓電容MC3、MC4則另耦接一提昇訊號線28，以控制增壓電容配3、 MC4作動。 最後在預充電等化器14與記憶單元12之間設置一 p型電壓式感 測放大器18 ’且在電荷轉移電路16與感測端SBL/SBLB之間設置一N 型電壓式感測放大器20,此P型電壓式感測放大器18與N型電壓式感 測放大器20分別耦接一 P型電壓式感測放大器感測訊號控制線32及 一 N型電壓式感測放大器感測訊號控制線3〇。 因此本發明在使用時，首先將預充訊號線22提昇電壓，使位元線 BL/BLB預充至預充電位，此預充電位係為1/2VDD，同一時間，感測端 SBL/SBLB上的電位也經由寫回電晶體N8、N9預充至1/2VDD，接著將 寫回控制訊號線26的電壓降低而使寫回電晶體N8、N9關閉，隔絕位 元線組BL/BLB和感測端SBL/SBLB，接著將提昇訊號線28的電壓由〇 長：昇至VDD ’使感測端SBL/SBLB提升至高電位VH，此時增壓電容JJC3、 MC4處於強反轉區，因此具有較大的電容值。 被選擇的字組線打開後，記憶單元與位元線開始進行電荷分享， 在電荷分享後’位元線組BL/BLB間會出現一個微小的電壓差。轉移訊 號控制線24的電壓上升，將電荷轉移電晶體N6、N7打開，使電荷開 始轉移’電荷轉移時，因交叉耦合電晶體N4、N5的正回授機制，加快 電路的工作速度’且藉由MOS增壓電容MCI、MC2非線性的C-V特性， 進一步的增加拉開的電壓差。電荷轉移後，感測端SBL/SBLB間會產生 大的電壓差，再經由N型電壓式感測放大器20將此電壓差再次的拉 開，最後將寫回控制訊號線26的電壓提高而使寫回電晶體N8、N9開 啟，而使位元線組BL/BLB和感測端SBL/SBLB之路徑開通，最後經由 位凡線組BL/BLB上的p型電壓式感測放大器18及感測端SBL/SBLB上 的N型電壓式感測放大器20將電位差拉至全擺幅，再寫回記憶單元12 中，而完成寫回的動作。 請參閱第六A圖至第六D圖所示，此4張圖示分別依序為CTPS、 9 1306261 修正本 2______一 BCTP、CCTP及本發魏號波賴，圖中可以很清楚的顯示本發明之感 測放大器快速的f荷轉移能力及大巾!度減電壓差的伽，證明本發 明之電荷轉移式感職Α||，藉由結合增壓電容及交 能使感測f路驗速__雜錄_最大龍度，;而=後級 的電遂式感測放大器能快速且正確的讀^記鮮元的内含值。 而本發明與上述第二圖所提之先前技術比較，請參閱下列表一所 不.

曰修正替換頁 表一： 工作電壓=0.5v 電荷轉移後2ns 感測點所拉開的 壓差 到達安全電壓 (150mv)所需 時間 消耗 功率 面積 交叉耦合電荷轉移 感測放大器 113mv 2. 7ns 0· 732u W 較小 本發明之電荷 轉移感測放大器 231mv 0. 8ns 0.813u W 稍大 電荷轉移式感測放大器比較的方式有兩種，第一種比較方式是設 定在電荷’轉移後，在某雜定的時咖就要開啟後級的電壓感測 式放大器，因此希望在這個時間點以前感測端已經經由電荷轉移產生 足夠大的壓差。也就是說，在這個時間點以前，哪個放大器架構能夠 將感測點SBL和SBLB間的壓差拉的最大，最利於後級電路感測，它的 效能就比較好。另一種方式是估計一個安全且合理的電壓差。這個安 全的電壓差必須能夠克服大部分的雜訊，只要兩個感測端的電壓差到 達這個等級，後級的電壓式感測放大器即可正確的讀出資料，而不受 雜讯或其他因素的影響。設定好安全的壓差後，只要兩個感測端的電 壓差能夠到達這個安全的範圍，後級的感測放大就可以開啟，且正確 的讀出資料。因此，在同一時間做電荷轉移的電路，感測端點先到達 安全壓差的架構，其後級的感測電路即可先開啟，因而縮短了整體的 感測時間。第一種比較方式，我們設定在電荷轉移訊號開啟後的2ns 打開後級的電壓感測放大器。第二種比較方式我們設定的安全電壓為 1306261 j---- i 修正本

Li ί? *：?曰貧正替換頁1 150mv。 第一種比較方式’在電荷轉移2ns以後，本發明之電荷轉移感測 放大器能夠拉開的最大壓差約為目前文獻中效能最好的交又輕合電荷 轉移感測放器的2倍，因此對後續電壓感測放大器内的電荷轉移驅動 能力較強，能夠達到較快的感測速度。第二種比較方式，到達所設定 的安全電壓150mv(毫伏特）的時間，本發明之感測放大器僅需要 0· 8ns(奈秒）；而交叉耦合電荷轉移感測放器需要2· 7ns。雖然本發明 的佈局面積及功率消耗稍大，但在功率延遲乘積具38. 26%的大幅改 善’而且採用單一預充電位、不需要高電壓的預充電位及高電壓的控 φ 制訊號，相當適用在低電壓工作的DRAM陣列。 本發明之電荷轉移式感測放大器結合了增壓電容（boost capacitance)以及交叉耦合電晶體(cross_c〇upled transis1;〇r)的架 構，使用增壓電容可使電路達到單一預充電位的目的，而不需要額外 的高電壓預充電路，並且因M0S增壓電容非線性的C—V特性，在電荷 轉移¥感測端SBL/SBLB間能夠得到較大的壓差。所使用的交又搞合電 晶體可藉由其正回授的機制，加快了電荷轉移時壓差拉開的速度，所 財電荷轉移後本個可使後_電壓式感職大魏快速且正確的 讀出記憶單元_含值，而不易受娜訊的影響，並朋不需要額外 的高賴職電位和高糕的控概號，使得此電荷轉械測放大器 響更適合使用於低電壓的動態記憶體陣列上。 以上所述储由實_本_之翻，其目的在使熟習 術者能暸解本發明之内容並據以實施，而非限定本發明之專利範^， 2，凡其他未麟本發衝_之精神所完紅等雜飾雜改 應包含在以下所述之申請專利範圍中。 7 【圖式簡單說明】 第一圖為習知BCTP感測放大器電路示意圖。 第=圖為習知交叉耦合電荷轉移感測放大器電路示竟圖。 圖及第三B縣習知敎_合電荷轉移感;;放Μ之訊號波 ,1306261

修正本 第四圖為本發明應用在記憶體内之方塊圖。 第五圖為本發明電路示意圖。 第六A圖至第六C圖分別為習知CTPS、BCTP及CCTP之訊號波形圖。 第六D圖為本發明之訊號波形圖。 【主要元件符號說明】 10感測放大器 12記憶單元 14預充電等化器 16電荷轉移電路 18 P型電壓式感測放大器20 N型電壓式感測放大器 22預充訊號控制線 24轉移訊號控制線 26寫回訊號控制線 28提昇訊號控制線 30 N型電壓式感測放大器感測訊號控制線 32 P型電壓式感測放大器感測訊號控制線

12

Claims (1)

1306261 修正本 9i i 十、申請專利範園： ‘ 1、—種電荷轉移式感測放大器，⑽設置在至少-位元線組與至少一感 _，且連接有至少一記憶單元，該記憶體陣列具有-供應電壓源VDD，該 電荷轉移式感測放大器包括： -預充電等化ϋ ’其係設在該位元線組±，且當-預紐號提昇至高 電位時，可藉由該預充電等化器將該位元線組預充至一預充電位；以及 -電荷轉移電路’其鱗接在該位元線轉賊測端上，且該電荷轉 移電路連接至該預充電等化器，該電荷轉移電路係由一交叉麵合電晶體串 聯二電荷轉移電晶體構成，且鼓讀合電晶體與該二電荷轉移電晶體並 聯二寫回電晶體’而在該感測端上_二增壓電容，#該二電荷轉移控制 電晶體及該二寫回電晶體關閉時，該感測端電位會藉由該二增壓電容提升 至比該供應電壓源還要高的電位，而當該二電雜移控織晶體再開 啟時，使該二電荷轉移電晶體啟動並進行電荷轉移。 2、 如申請專利範圍第i項所述之電荷轉移式感測放大器，其中，該預充 電位的電壓值係為1/2該供應電壓。 3、 如=請專利範圍第i項所述之電荷轉移式感測放大器，其中，當該預 充訊號提昇至高電位時，該位元線組即預充至該預充電壓，同時該感測端 也會經由該一寫回電晶體預充至該預充電位。 4、 如申請專利範圍第i項所述之電荷轉移式感測放大器，其中，該二電 籲荷轉移，制電晶體耦接一控制訊號線，當該控制訊號線降低電位時可使 該-電荷轉移控制電晶體關閉，使該位元線組與該感測端隔絕。 5、 =中請專利範圍帛丨項所述之電荷轉移式感測放大器，其中，該二增 壓，容，—提昇控制訊號線’當該位元線組與_測端隔絕時，該提并 訊號線提回電位，將該感測端提昇至高電位，並使該二增壓電 提高至最大。 如申Ϊ專利範圍第1項所述之電荷轉移式感測放大器，其中，該二電 荷轉移電曰曰體耗接_轉移訊號線，由該轉移訊號線控制該二電荷移電晶 體之作動。 7、如巾4專利範圍第6項所述之電荷轉移式制放Α1|，其巾，當該感 13 !3〇6261 r] 修正本 ΐ端，T提升至最大’使該二增壓電容之電容值最大時，該記,it單元中的 I 開且完成電荷分享’分享時在該位元線組間產生微小的魏 -以f訊號線電位提高’使該二電荷轉移電晶體開啟，開始進行電 ΐ厭Μ ’ f讀移後健位元線組_微小頓祕換絲制端間的大 電壓差。 利範圍第7項所述之電荷轉移式感測放大器，其中，該感測 订捕移時’因該交叉耗合電晶體的正回授機制，而加速電荷轉移 時電壓差提高的速度。 1如^補麵第1項所述之電荷_式_放大11 ’其+，該預充 化$在該位70線組上更連接—p型電壓式細放大器且該電荷轉移 “路在該感_上更連接—㈣電壓式感測放大器。 =、如申請專利範圍第9項所述之電荷轉移式感測放大器，其中，當該電 何轉移後’將該二寫回電晶朗啟，使該位元線組與碱測端通路開通， 並經由該P型電壓式制放大ϋ及該N型電壓式制放大器將電位拉至全 擺幅，而寫回該記憶單元内。 '如申請專利細第9項所述之電荷轉移式制放大H，其巾，當電荷 $後’韻_p摘大電壓差，使後級_ p型及N鹤壓式感測放大 器能夠快速且正確的讀取出該記憶單元的内含值。 12 申請專利範圍第j項所述之電荷轉移式感測放大器，其中，該二增 各係金氧半導體(Metal"~〇Xide_Semiconductor，M0S)電容，該二增壓 電谷具有非線性的c_v(電容值_電壓值)特性曲線可使電荷轉移後該感測端 具有較大的電壓差。 修正本 1306261 —_____, 9騰|纖頁I 七、指定代表圖：- (一） 本案指定代表圖為：第（五）圖。 (二） 本代表圖之元件符號簡單說明： 10感測放大器 12記憶單元 14預充電等化器 16電荷轉移電路 18 P型電壓式感測放大器20 N型電壓式感測放大器 22預充訊號控制線 24轉移訊號控制線 26寫回訊號控制線 28提昇訊號控制線 30 N型電壓式感測放大器感測訊號控制線 32 P型電壓式感測放大器感測訊號控制線

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：