TWI304683B - Signaling with multiple clocks - Google Patents
Signaling with multiple clocks Download PDFInfo
- Publication number
- TWI304683B TWI304683B TW093121140A TW93121140A TWI304683B TW I304683 B TWI304683 B TW I304683B TW 093121140 A TW093121140 A TW 093121140A TW 93121140 A TW93121140 A TW 93121140A TW I304683 B TWI304683 B TW I304683B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- data
- time
- digital
- circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/493—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by transition coding, i.e. the time-position or direction of a transition being encoded before transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
- H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
- Train Traffic Observation, Control, And Security (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
Description
1304683 九、發明說明: 【發明所屬之技術領域】 發明領域 此處說明利用多重時脈之信號提供技術。 5【先前技術】 發明背景 女破於電腦電路板之活性裝置或積體電路(1C)間之發 汛/、1係仰賴封裝體、容座、連接器、電纜及印刷電路板 荨、、口構組合來實作實體互連。參照第1圖,此種晶片對晶片 10發讯經常係以複數個並聯資料互連裝置(包含匯流排22)實 作於若干發訊方案,數位資料係以載於各個互連裝置之 脈波時序呈現,該脈波時序係參照載於一共通來源26所提 供之時脈線24所載有之一或多個時脈信號。前傳時脈信號 典型係以類似其伴隨之資料信號之路由方式路由。輸出入 15 10收發H28與30間之錢須橫過1(:上32及咖淋損傷之 通道即段;由於實際上通道組成元件之成本低,故比收發 電路本身’ I父為無法支援要求之資料傳輸速率。此等損 傷包括分散、串音、耗損、由於不匹配之反射、通道之低 通濾、波效應及其它目素共通造成實體鏈路(印刷電路板、封 2〇裝體及電路)於心定最大位元錯誤率(BER)的通量有上限。 此外先4各符號產生之殘餘信號分量間之交互作用,可能 促成符號間干擾(ISI),$一步限制通道之通量。此等對實 體通道此力的損傷可使用較高效能組成元件及電路板材料 略為、/肖弭,但造成成本變高。增加額外資料線至匯流排, 1304683 就電力及板路由空間而言也將增加成本。 多種形式之調變可採用來替代習知二進制發訊,俾經 由更加利用可用之通道頻寬,來獲得資料通量的優勢。使 $用之數位I頻調變包括脈波寬度調變(pwM)、相位調變 5 =M)、波幅詞變(AM)及上升時間調變。有多種其它改良通 、、進制通1效能之技術包括發射與接收側邊等化及回音 抵t常用返回參考差異發訊或非返回參考差異發訊。多 種t Λ方案可層合來形成例如共同相位調變及波幅調變。 10 於乍日守間增量以内可產生信號變遷及解析信號變遷之 主動元件可用於發射器及接收器俾實作PM、PWM等調變方 案,其中信號變遷位置相對於嵌置時間參考或並列時間參 考之守間改全。如第2圖所示,數位資料可就信號變遷與 先月已知參考時脈變遷44出現時間間之時間差4()編碼。用 ;此處變遷假設為位準改變,例如用於基於位準之 15 NRZ發A,或變遷為脈波改變,例如用^RZ發訊。 實體鏈路產出量之限制之一為時間解析,換言之可測 定之時間差40之精度。一種系統仰賴甄別一變遷相位相對 於參考變遷相位來達成時間解析,該系統將累加由信號變 遷至其時序參考變遷之時間間隔4〇持續時間之時間量測變 20化。此種現象稱作為抖動積分。抖動源包括電源供應變化 或其它主動電路元件之同時切換。若積分後之抖動過高, 則可能導致變遷到達時間分類之不明確或錯誤。預期抖動 將隨時間而改變,包括加法及減法二者,最大可能抖動積 分係於長時序間隔出現。當設定最惡劣情況抖動邊際時, 1304683 必須2全部抖動原因將為加成性的可能。 段,通:主時:參考當其通過電路之不同的實體節 ^為通過主動元件時將累加其相對於彼此之抖動。 5 10 15 有源發出之信號被視為完全相同,最初相對於彼此 庫哭之和可接又之實際辦法係假設通過共享相同電源供 :二=:鄰電路元件之各信號將共同抖動,各信號有 回度父互關聯,且夂彳丄 5唬之相對相位極少有淨差。一信號 件時將保留^其傳輸通過包含類似實體通道之被動元 ㈣祕_付細)及串 縮短=料通道的時間差40,可減少因抖動累二=之 。於若干系統’參考時脈信號係:夠高 也可m /付之延遲不準度為最小化。時脈變遷44 ==變遷42來進一步減少相對時序錯誤。然後 β 一# >⑨配電路結構及板結構,與ϋ流排之資料信 號起别傳。因實體通道經常係用來限制發射 旅 内容’故經常達到此時脈可運轉的速率極限。;= 項限制因子為電軒擾贿發射,咖㈣隨著 變系統’調變器電路及解調器電路可使用最 接近的㈣日料作為轉料,如㈣錢與參考時 20 1304683 序之時間距離、从最小化所得抖動積分。用於理想(最大 數目可能付姻目位調變架構,相對於參考時脈,於相位位 置連祕圍允許_線變遷。如此允許任意大型符號率合 可提供無線㈣通4。達成崎通量之實轉礙為於時間 上定位變遷分開位置時可能具有有限精度,該有限精度大 :'==抖動之故。使_相位調變架構 八 ^a 時脈*考’表示依據產生之調變離而 定,資料線變遷相對於時脈變遷之時間距離有變化二 10 15 者典型係假設保守的最惡劣情況抖動邊際,來確二 會導致輸人資料信號相位之錯誤分類(位元錯誤)。 【發明内容】 本發明係為一種方法,包含:於至少二通訊線之個別 通訊線上’建立至少二預定參考時間序列,料序列中至 少-序列之至少若干參考時間係與另—序狀至少若干參 考時間不同相位;以及編碼數位資料至_❹通訊線之資 料信號’讓於其中-資料線上之該至少_f料信號與最二 近的參考時間間之時間差,係小於於另-通訊線上該資料 信號與最接近的參考時間間之時間差。 x貝, 圖式簡單說明 第1圖為藉一通訊匯流排連結電路之方塊圖。 第2圖顯示資料與時脈變遷間之時間差。 第3圖為時序圖,顯示有相位偏移之多重時脈。 第4圖為資料符號之示意圖,顯示槽範圍。 第5圖為因抖動造成時序不確定性之作圖。 1304683 第6圖顯示單一時脈相位調變架構。 第7圖為單一時脈調變器方塊圖。 第8圖為單一時脈解調器方塊圖。 第9圖顯示雙重時脈相位調變架構。 5 第10圖為雙重時脈調變器方塊圖。 第11圖為雙重時脈解調器方塊圖。 第12圖為方波之作圖。 第13圖為逐片線性波形之作圖。 第14圖顯示諧波功率譜之作圖。 10 第15圖顯示諧波功率譜之作圖。 第16圖為單一時脈調變器之方塊圖。 第17圖為雙重時脈調變器之方塊圖。 第18圖為單一時脈解調器之方塊圖。 第19圖為雙重時脈解調器之方塊圖。 15【實施方式】 詳細說明 多重時間參考信號(時脈)可用來改良例如相位調變信 號及脈波寬度調變信號之時序解析度。時脈信號可由相同 來源導出,但時脈信號也可能有相位相對於彼此偏移預先 20 設計量50,如第3圖所示。調變器電路然後參照該資料變遷 至其邊緣最接近該資料變遷之時脈信號。由於有多個時脈 變遷,故可減少由一資料信號變遷至最接近時脈變遷間之 時間間隔。抖動積分係隨著一資料變遷與其參考時脈變遷 間之時間距離而增加,資料積分也可減少,結果導致電路 13〇4683 抖動之整體減少。如此導致更高可達成頻寬。於若干實作, 増加多於一個時脈信號可能由於導體路由限制,要求犧牲 等效資料線來承載各個額外時脈信號。作 口 1及夕)資料線 耗損造成匯流排頻寬的匯集減少,於某些情況下,η # — 5資料線之資料速率整體增加來補償,每資料線資料It 整體增加係因改良抖動追縱頻寬而變可能。例如有1〇資料 線,頻寬的增加只有約10%,來只補償單一額外時脈1"。 隨著資料線數目的增加,犧牲資料線來交換額外時脈線的 衝擊影響甚至更減小,結果導致欲補償資料速 ^ 和增高。 灵為〉皿 於設定時脈數目與資料線數目間之平衡時,須考慮數 項因素。目的係增加於-指定最大BER所能達成的匯餘 流排頻寬。載有數位信號之單—f料線之頻寬(以每秒位元 數表示)係等於-符號編碼位元數目除以該符號時間長度 I5 (或稱為符號時段)。數位信號為任何信號,該信號之數位資 料(例如位元順序)已經使用多種定義一組符號之調變技術 (例如PWM、PM、AM、PAM、QAM)之任一技術或多項技 術組合編碼。資料線頻寬將隨著每個符號可編碼之位元數 目而增加,該頻寬不僅與電路抖動有關,同時也與時序電 2〇路之準破度有關。要求探勘額外時序源電路所耗額外晶粒 上面積也將限制時脈數目及資料線數目。為了完整最佳化 匯集頻寬’也彡貞注意通道品質,通道品質可能影響BER及 最小符號時段。 於若干實作,系統使用編碼於符號200之數位資料,該 1304683 符號之變遷只出現於距參考時脈變遷202之預定可能時間 延遲,該時間延遲包含一組相位槽2〇4,如第4圖所示。考 慮η個相等尺寸相位槽,假設抖動積分〗係隨所測量之延遲 以線性方式增高。則對一指定符號時段而言,二變遷間可 5量測之相位解析度(或時間延遲)有極限,如此於該符號時段 可安置之可解析相位槽數目有極限。若一變遷係位在距離 其計時參考之η相位槽,且假設具有抖動等於 n-slot〜width·〗,則純粹由於時脈抖動結果,該變遷之相位係 由n.(H).sl〇t一width至n.(l+j).slot—width之範圍。ISI、串音、 10裝置不匹配、通道變化、阻抗不匹配為造成設計邊際低劣、 限制於實際實體鏈路整體鏈路效能之其它因素。分配給此 等及其它時序變化來源之時序預算定義為TB0(時脈抖動 以外之時序預算)。此等時序變化來源可藉統計分佈量化。 例如可模式化為截頭高斯分佈。截頭可選擇支援目標最大 5 BER例如1 〇 。一旦分佈截頭,則分佈可加總來產生最惡 4情況結果。因ISI造成之時序變化可藉邊界功能分佈模式 化’可使用波尖失真分析運算。 由於一相位槽之總範圍208係隨著其距離最接近時脈 變^之距離的增加而增加,故於若干距離,田比鄰相位槽將 2〇重疊206。f出現此種現象時,無法再解析可能出現於該等 相位槽之資料變遷。其範圍重疊次一田比鄰相位槽範圍之第 一槽位置係出現於 (n-1)(1 +j )+TB〇=n( 1 -j )-TB〇 可對nmax最遠可解析槽解析 U04683 料變遷首^見則债測件槽2 ’以及若仲裁器103判定一資 於需要心出現,貝_得槽3。於各個仲裁器,解調電路 變遷Γ用延遲來將時脈變遷置於兩個可能之此鄰資料 二广二」中心)。因此解調刚抖_ 賦與另—單㈣隔抖動積分。若於槽叫 第四::::枓變遷,對必定有變遷之調變架構可假設於 槽有貢料變遷的到達’如第7圖所示實施例;因此未使 10 15 之幹來制槽4 °然後符號映射㈣4使用仲裁器 輸出來產生解碼後之資料輸出105。 於第9圖所示調變架構係、與第6圖所示調變架構相同, 旦時脈除外。使用二時脈,二時脈於槽2及3校準。由第1〇 圖可M4*動積分時間於調變器減少至—單位間隔。如第I! 圖所不’於解調器獲得額外W抖動積分單位間隔。如此導 致總累進抖動積分時間為1 1/2單位間隔,占單_時脈之 60/〇再度槽4係由符號映射器η。内設假設。 如所示,增加第二時脈參考至匯流排,可減少抖動積 分,但仍可獲得較大增益。加第三時脈至所示實施例,將 減少抖動積分時間之1/2單位間隔’二時脈案例之33%及單 一時脈案例之20%。 使用多重相移時脈之數位資料變遷也可經由其對emi 之影響來提高波幅調變信號(例如2 _ PA M為單純二進制波幅 調變)之效能。時脈不似資料,時脈有規則交替之高/低波幅 圖案對應於時間不變發射頻譜,因此比對應資料線(其發射 頻譜典型較為分散)促成EMI之發射更惡化。多重時脈於低 14 1304683 5 10 n時脈頻率操作可對波幅調變信號提供 序4,叫減少造成刪的發射頻譜。相位調變巧二 夕了如戲明’可由較低抖動積分增加頻寬之外二 多重相移較麵時脈之EMI減少峨益。 w由 考慮-使用二進制波幅調變實施例,以 :移::;:速時脈來替代單-全速時脈,減 _ L於指定最大顺所可達狀最大資料速 二時脈間具有90度相對相移,二半速時脈共同提供參者 緣’该參考緣具有與全料脈相科間_。若調 及解凋電路參照最接近之時脈緣,以及前料脈使用匹 結構(例如_解除偏移電路)财再導人麟料抖動。此己 兩種不同時脈架構之發射頻譜於後文使用富立葉串列分析 比較如後。 週期性信號可使用富立葉串列表示為多個正弦頻率分 15 田 里之和。分量頻率為基頻1/T之倍數,此處τ為信號時段。 各個、卫成分量之波幅係由波形形狀決定。數位時脈信號级 常方便以方波作圖解呈現,如第12圖所示。具有時段丁之纯 方波之富立葉串列表示式為 f(t) = i^. V 1διη(ηω0ί) π η=1,3,5…η 此處Α為波形振幅,ω()為基頻,其與時段之關係為 ω〇=2π/Τ 问速%脈信號之表現罕見類似完美方波。反而高速時 脈信號有有限上升時間、下降時間、及高原,其各自經常 15 1304683 近似為線性,以時段τ、上升時間尺及下降時間F形成第13 圖所示逐片線性波形圖。若上升時間與下降時間取為相 等,則富立葉串列有下述形式 f(t)=sV Σ ^HF)sin(nw〇t) χν 11 ji n=l,3,5... Π 5 此處RTF疋義為由上升時間耗用的總時段分量 RTF=R/T。 若發明人考慮一數位資料匯流排,其中具有若 RTF=l〇%之單一高速時脈已經由兩個半頻時脈所替代,二 時脈有相對90度相移,有相等上升時間(如kRTF=5%),則 1〇如第14圖所示,多重時脈之頻譜將於最大頻率成分有較低 波幅。 第14圖之作圖顯示一半速時脈124、二半速時脈126、 及—全速時脈128之功率譜之相對波幅。雖然該對半速時脈 有基頻成分具組合功率120為單一全速時脈功率122之兩 K倍,但對於高於全速頻率之相對頻率而言,二半速時脈126 具有比單一全速時脈128更低之功率,因而蘭之發射較 低。 右選用多重時脈架構 、彳』千平乂负上升時間,其可 步減少譜波波幅。於對全速時脈減少上升時間較少 =。比較分量啊·。·1)之全速上升時間與半速上 所_ B科柄脈之諧波含量更進1減低’如第關 之料線,則對總腦 貝獻將降低至超過以兩個較低速時脈來置換—時 16 20 1304683 脈所能達成的總EMI。 第16圖顯示使用-個全速時脈於二進制波幅調變之範 例發射器調變器。正反器(FF)150用作為同步電路來與時2 輸入152同步化。對應正反器補償電路154(邏輯上為緩衝^ 5用來匹配前傳時脈路徑之抖動積分與資料路徑之抖動積 分。等效電路155用來補償經調變後資料信號頻譜之增益變 化,該增益變化若未經補償,則可能導致失真及較高ber。 第17圖顯示二進制振幅調變之範例發射器調變器電 路’該電路經修改來使用相移90度之二半速時脈。正反器 10 I60用來同步化該資料與二前傳時脈,正反器160係回應於 零相位時脈162及90度相移時脈164之邊緣來依時序通過資 料。第一正反器補償方塊166及第二正反器補償方塊168用 來匹配時脈路徑之抖動積分與資料路徑之抖動積分。 第18圖顯示使用全速時脈,對應第16圖調變電路之範 15例接收器解調電路。時序方塊170提供時脈放大與解除偏移 電路來將時脈校準於資料。本時序方塊17〇包括延遲鎖定迴 路(DLL)、相位内插器、位準轉換器、及接收器控制邏輯。 相位-1時脈172及相位-2時脈174為半速時脈,具有藉時序方 塊170由時脈輸入176所產生的相對90度相移。然後交錯電 20 路成分用來分開解碼偶調變資料符號與奇調變資料符號。 相位-1時脈172由取樣器/等化器174使用來解調偶調變資料 符號’相位-2時脈174由取樣器/等化器180用來解調奇調變 資料符號。來自第一判定電路182之偶資料與來自第二判定 電路184之奇資料藉同步化器186交錯來產生解碼後之資料 17 13〇4683 輪出188。 第19圖顯示使用二半速時脈,對應第17圖調變電路之 範例接收器解調電路。此解調電路之操作係類似第18圖 電路操作。時序方塊190也提供時脈放大與解除偏移電路 5包括相位内插器、位準轉換器及接收器控制邏輯。但於本 二時脈解調電路,時序方塊190由零度時脈192產生相位一 時脈196,及由90度時脈194產生相位-2時脈198。 【圖式簡單說明】 第1圖為藉一通訊匯流排連結電路之方塊圖。 第2圖顯示資料與時脈變遷間之時間差。 第3圖為時序圖,顯示有相位偏移之多重時脈。 第4圖為資料符號之示意圖,顯示槽範圍。 第5圖為因抖動造成時序不確定性之作圖。 第6圖顯示單一時脈相位調變架構。 第7圖為單一時脈調變器方塊圖。 第8圖為單一時脈解調器方塊圖。 第9圖顯示雙重時脈相位調變架構。 第1〇圖為雙重時脈調變器方塊圖。 〇 第11圖為雙重時脈解調器方塊圖。 〇 第12圖為方波之作圖。 第13圖為逐片線性波形之作圖。 第14®顯示觀功率譜之作圖。 第15圖顯示諧波功率譜之作圖。 第16圖為單—時脈調變ϋ之方塊圖。 18 1304683 第17圖為雙重時脈調變器之方塊圖。 第18圖為單一時脈解調器之方塊圖。 第19圖為雙重時脈解調器之方塊圖。 【主要元件符號說明】 22…匯流排 24…時脈線 26…共通源 28、30…輸出入(I/O)收發器
32、34…積體電路1C 40…時間差 42…信號變遷 44、202…參考時脈變遷 50…預先設計量 60…錯誤柱 62…上執線 64…下軌線 80…上升變遷 82···下降變遷 84…間隔 86…符號框 88…對稱時脈脈波 92…時脈輸出 94…調變後資料輸出 96…數位資料輸入 98…多工器MUX 101-103…仲裁器 104、 110…符號映射器 105、 188…解碼後之資料輸出 120···組合功率 122···基頻分量 124、126···半速時脈 128…全速時脈
150···正反器FF 152、176…時脈輸入 154、166、168···正反器補償 電路 155···等效電路 160···正反器 162···零相位時脈 164···90度相移時脈 170、190···時序方塊 172···相位-1方塊 174···相位-2方塊 178、180…取樣器/等化器 19 1304683 182、184…判定電路 186···同步化器 192···零度時脈 194···90度時脈 196···相位-1時脈 198···相位-2時脈 200…符號 204···相位槽 206…重疊 208…總範圍 20
Claims (1)
1304683
H ’一- t月日修i替換頁 十、申請專利範圍: 第93121140號申請案申請專利範圍修正本 一種信號提供方法,其包含有下列步驟: 接收一時鐘信號; 10 97.05.19. 利用一串延遲元件來偏斜該時鐘信號之相位,以產 生多個彼此之間以一定量偏斜的預定參考時間序列; 於至少二通訊線之個別通訊線上,建立該等多個預 定參考時間序列中之至少二個序列,該等序列中至少一 序列之至少若干參考時間係與另一序列之至少若干參 考時間不同相位;以及 編碼數位資料至一或多通訊線之資料信號上,讓於 其中一通訊線上之該至少一資料信號與最接近的參考 時間間之時間差,係小於於另一通訊線上該資料信號與, 最接近的參考時間間之時間差。 15 2. 3. 20 4. 如申請專利範圍第1項之信號提供方法,其中該參考時 間為數位信號之上升變遷或下降變遷。 如申請專利範圍第1項之信號提供方法,其中該資料信 號係位於該數位信號之上升變遷或下降變遷之多重可 能時間位置之一,此處該多重可能時間位置包含一資料 符號。 如申請專利範圍第3項之信號提供方法,其中該編碼包 含: 關聯一特定數位資料值與該資料符號之多重可能 上升變遷之一;以及 21 1304683 關聯一特定數位資料值與該資料符號之多重可能 下降變遷之一。 5. 如申請專利範圍第1項之信號提供方法,其中各個資料 信號包含介於數位信號之上升變遷或下降變遷之預定 5 時間位置間之多重可能波幅位準之一。 6. 如申請專利範圍第5項之信號提供方法,其中編碼包含 關聯一特定數位資料值與多重可能波幅位準之一。 7. 如申請專利範圍第1項之信號提供方法,進一步包含基 於該資料信號及序列而解碼該數位資料。 10 8.如申請專利範圍第7項之信號提供方法,其中解碼包含 延遲該等序列中之至少一序列。 9. 如申請專利範圍第7項之信號提供方法,其中解碼包含 延遲該等資料信號中之至少一資料信號。 10. 如申請專利範圍第8或9項之信號提供方法,此處解碼進 15 一步包含決定該等資料信號之一與該等參考時間之一 間之時間順序。 11. 如申請專利範圍第10項之信號提供方法,此處解碼該數 位資料係基於時間順序。 12. —種信號提供裝置,包含: 20 至少二參考信號的一來源,各個參考信號含有一預 定參考時間序列,其中至少一序列之至少若干參考時間 係與另一序列之至少若干參考時間不同相位,其中該來 源係用來接收一時鐘信號作為一輸入,且其中該來源包 括利用一串延遲元件來偏斜該時鐘信號之相位以產生 22 1304683 Β7· 1 9 ψ Η曰修正替換頁 至少兩個參考信號的電路; 一調變器電路,其具有一或多資料信號輸出端,其 上已經編碼數位資料,讓其中至少一資料信號與一參考 信號中之最接近的參考時間間之時間差,係小於該資料 5 信號與另一參考信號之最接近的參考時間間之時間 差,以及有至少二參考信號輸出端; 一解調器電路,其具有資料信號之至少一輸入端以 及參考信號之至少二輸入端;以及 一資料匯流排,包含通訊線,其係連結至調變器電 10 路及解調器電路二者,其可致能資料信號及參考信號於 調變器電路與解調器電路間之傳輸。 13. 如申請專利範圍第12項之信號提供裝置,其中該參考時 間為數位信號之上升變遷或下降變遷。 14. 如申請專利範圍第12項之信號提供裝置,其中該資料信 15 號係位於該數位信號之上升變遷或下降變遷之多重可 能時間位置之一,此處該多重可能時間位置包含一資料 符號。 15. 如申請專利範圍第14項之信號提供裝置,此處該調變器 經組構成藉下述方式編碼數位資料至該資料信號: 20 關聯一特定數位資料值與該資料符號之多重可能 上升變遷之一;以及 關聯一特定數位資料值與該資料符號之多重可能 下降變遷之一。 16. 如申請專利範圍第12項之信號提供裝置,其中各個資料 23 1304683 PW&m 信號包含介於數位信號之上升變遷或下降變遷之預定 時間位置間之多重可能波幅位準之一。 17. 如申請專利範圍第16項之信號提供裝置,此處該調變器 係組構成經由關聯一特定數位資料值與多重可能波幅 5 位準之一來編碼數位資料至該資料信號。 18. 如申請專利範圍第12項之信號提供裝置,其中該調變器 電路係組構成可基於該資料信號及參考信號來解碼該 數位貢料。 19. 如申請專利範圍第18項之信號提供裝置,其中該解調器 10 電路係進一步組構成可延遲其中至少一個參考信號。 20. 如申請專利範圍第18項之信號提供裝置,其中該解調器 電路係進一步組構成可延遲其中至少一個資料信號。 21. 如申請專利範圍第19或20項之信號提供裝置,其中該解 調器電路進一步組構成可決定其中一資料信號與一參 15 考時間間之時間順序。 22. 如申請專利範圍第21項之信號提供裝置,其中該解調器 電路係進一步組構成基於該時間順序來解碼該數位資 料。 23. —種電腦運算系統,包含: 20 至少二積體電路安裝於至少一電路板上; 一資料匯流排; 至少一調變器電路; 至少一解調器電路; 至少二參考信號的一來源,各個參考信號含有一預 24 定參考時間序列,其中至少一序列之至少若干參考時間 係與另一序列之至少若干參考時間不同相位,其中該來 源係用來接收一時鐘信號作為一輸入,且其中該來源包 括利用一串延遲元件來偏斜一時鐘信號之相位以產生 至少兩個參考信號的一電路; 該調變器電路具有一或多資料信號輸出端,其上已 經編碼數位資料,讓其中至少一資料信號與一參考信號 中之最接近的參考時間間之時間差,係小於該資料信號 與另一參考信號之最接近的參考時間間之時間差,以及 有至少二參考信號輸出端; 該解調器電路具有資料信號之至少一輸入端以及 參考信號之至少二輸入端;以及 該資料匯流排包含通訊線,其係連結至調變器電路 及解調器電路二者,其可致能資料信號及參考信號於調 變器電路與解調器電路間之傳輸。 24. 如申請專利範圍第23項之電腦運算系統,其中該參考時 間為數位信號之上升變遷或下降變遷。 25. 如申請專利範圍第23項之電腦運算系統,其中該資料信 號係位於該數位信號之上升變遷或下降變遷之多重可 能時間位置之一,此處該多重可能時間位置包含一資料 符號。 26. 如申請專利範圍第25項之電腦運算系統,此處該調變器 經組構成藉下述方式編碼數位資料至該資料信號: 關聯一特定數位資料值與該資料符號之多重可能 1304683 tj~\ ι^ΚΤ ........- * - -λ-.-* - ,'<* 单°月1曰%正替換頁 上升變遷之一;以及 關聯一特定數位資料值與該資料符號之多重可能 下降變遷之一。 27. 如申請專利範圍第23項之電腦運算系統,其中各個資料 5 信號包含介於數位信號之上升變遷或下降變遷之預定
時間位置間之多重可能波幅位準之一。 28. 如申請專利範圍第27項之電腦運算系統,此處該調變器 係組構成經由關聯一特定數位資料值與多重可能波幅 位準之一來編碼數位資料至該資料信號。 10 29.如申請專利範圍第23項之電腦運算系統,其中該調變器 電路係組構成可基於該資料信號及參考信號來解碼該 數位資料。 30.如申請專利範圍第29項之電腦運算系統,其中該解調器 電路係進一步組構成可延遲其中至少一個參考信號。
15 3L如申請專利範圍第29項之電腦運算系統,其中該解調器 電路係進一步組構成可延遲其中至少一個資料信號。 32.如申請專利範圍第30或31項之電腦運算系統,其中該解 調器電路進一步組構成可決定其中一資料信號與一參 考時間間之時間順序。 20 33.如申請專利範圍第32項之電腦運算系統,其中該解調器 電路係進一步組構成基於該時間順序來解碼該數位資 料。 26
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/629,325 US7342969B2 (en) | 2003-07-28 | 2003-07-28 | Signaling with multiple clocks |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200511725A TW200511725A (en) | 2005-03-16 |
TWI304683B true TWI304683B (en) | 2008-12-21 |
Family
ID=34103598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093121140A TWI304683B (en) | 2003-07-28 | 2004-07-15 | Signaling with multiple clocks |
Country Status (8)
Country | Link |
---|---|
US (1) | US7342969B2 (zh) |
EP (1) | EP1654826B1 (zh) |
KR (1) | KR100825527B1 (zh) |
CN (1) | CN1833396B (zh) |
AT (1) | ATE438972T1 (zh) |
DE (1) | DE602004022422D1 (zh) |
TW (1) | TWI304683B (zh) |
WO (1) | WO2005013547A1 (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI233845B (en) * | 2002-09-10 | 2005-06-11 | Nikko Materials Co Ltd | Iron-based sintered compact and its production method |
US7480330B2 (en) * | 2004-03-30 | 2009-01-20 | Intel Corporation | Method and apparatus to perform modulation using integer timing relationships between intra symbol modulation components |
US7342466B2 (en) * | 2005-08-10 | 2008-03-11 | Intel Corporation | Hybrid coupler having resistive coupling and electromagnetic coupling |
US7519120B2 (en) * | 2005-10-20 | 2009-04-14 | Fujitsu Limited | Clock EMI reduction |
US7379382B2 (en) * | 2005-10-28 | 2008-05-27 | Micron Technology, Inc. | System and method for controlling timing of output signals |
US20090167380A1 (en) * | 2007-12-26 | 2009-07-02 | Sotiriou Christos P | System and method for reducing EME emissions in digital desynchronized circuits |
TWI387203B (zh) * | 2009-04-16 | 2013-02-21 | Giga Byte Tech Co Ltd | 脈衝寬度調變控制裝置以及其驅動方法 |
DE102011081689B4 (de) * | 2011-08-26 | 2020-07-02 | Intel Deutschland Gmbh | Signalverarbeitungsvorrichtung und verfahren zur bereitstellung eines ersten analogsignals und eines zweiten analogsignals |
US9599661B2 (en) | 2012-09-27 | 2017-03-21 | Intel Corporation | Testing device for validating stacked semiconductor devices |
TWI668970B (zh) * | 2017-11-30 | 2019-08-11 | 創意電子股份有限公司 | 量測系統及資料傳輸介面 |
CN109857687B (zh) * | 2017-11-30 | 2023-02-17 | 创意电子股份有限公司 | 量测系统及数据传输接口 |
KR102223031B1 (ko) | 2019-03-20 | 2021-03-04 | 삼성전자주식회사 | 향상된 브레이드 클락 시그널링을 이용한 차동 신호 처리장치 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4785394A (en) * | 1986-09-19 | 1988-11-15 | Datapoint Corporation | Fair arbitration technique for a split transaction bus in a multiprocessor computer system |
GB9222914D0 (en) | 1992-11-02 | 1992-12-16 | 3Com Uk Limited | Ethernet repeater |
US5910742A (en) * | 1997-06-16 | 1999-06-08 | Cypress Semiconductor Corp. | Circuit and method for data recovery |
US6463092B1 (en) * | 1998-09-10 | 2002-10-08 | Silicon Image, Inc. | System and method for sending and receiving data signals over a clock signal line |
JP3376315B2 (ja) * | 1999-05-18 | 2003-02-10 | 日本電気株式会社 | ビット同期回路 |
US6765975B2 (en) * | 2000-12-19 | 2004-07-20 | Intel Corporation | Method and apparatus for a tracking data receiver compensating for deterministic jitter |
US20030043926A1 (en) * | 2001-08-31 | 2003-03-06 | Fujitsu Limited | Circuit and method for generating a timing signal, and signal transmission system performing for high-speed signal transmission and reception between LSIs |
US20030061564A1 (en) * | 2001-09-27 | 2003-03-27 | Maddux John T. | Serial data extraction using two cycles of edge information |
-
2003
- 2003-07-28 US US10/629,325 patent/US7342969B2/en not_active Expired - Fee Related
-
2004
- 2004-07-08 KR KR1020067001874A patent/KR100825527B1/ko not_active IP Right Cessation
- 2004-07-08 DE DE602004022422T patent/DE602004022422D1/de not_active Expired - Lifetime
- 2004-07-08 EP EP04777716A patent/EP1654826B1/en not_active Expired - Lifetime
- 2004-07-08 AT AT04777716T patent/ATE438972T1/de not_active IP Right Cessation
- 2004-07-08 CN CN200480022465.1A patent/CN1833396B/zh not_active Expired - Fee Related
- 2004-07-08 WO PCT/US2004/021809 patent/WO2005013547A1/en active Application Filing
- 2004-07-15 TW TW093121140A patent/TWI304683B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP1654826B1 (en) | 2009-08-05 |
WO2005013547A1 (en) | 2005-02-10 |
KR20060041291A (ko) | 2006-05-11 |
DE602004022422D1 (de) | 2009-09-17 |
US20050025252A1 (en) | 2005-02-03 |
EP1654826A1 (en) | 2006-05-10 |
ATE438972T1 (de) | 2009-08-15 |
KR100825527B1 (ko) | 2008-04-25 |
CN1833396A (zh) | 2006-09-13 |
US7342969B2 (en) | 2008-03-11 |
TW200511725A (en) | 2005-03-16 |
CN1833396B (zh) | 2015-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3449379B1 (en) | Vector signaling codes for densely-routed wire groups | |
US9577815B1 (en) | Clock data alignment system for vector signaling code communications link | |
CN111512369B (zh) | 多通道数据接收器的时钟数据恢复装置及方法 | |
US20180083638A1 (en) | Phase rotation circuit for eye scope measurements | |
TWI304683B (en) | Signaling with multiple clocks | |
US11469931B2 (en) | Synchronously-switched multi-input demodulating comparator | |
US20150029876A1 (en) | Transmitting circuit, communication system, and communication method | |
US7688928B2 (en) | Duty cycle counting phase calibration scheme of an input/output (I/O) interface | |
US8693604B2 (en) | Receiving apparatus and receiving method | |
US7965765B2 (en) | Adjustment method, circuit, receiver circuit and transmission equipment of waveform equalization coefficient | |
Lee et al. | 12-Gb/s over four balanced lines utilizing NRZ braid clock signaling with no data overhead and spread transition scheme for 8K UHD intra-panel interfaces | |
US8731098B2 (en) | Multiple gigahertz clock-data alignment scheme | |
Ankur Kumar | Clocking and Skew-Optimization For Source-Synchronous Simultaneous Bidirectional Links |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |