TWI304251B - Method of manufacturing split gate flash device - Google Patents
Method of manufacturing split gate flash device Download PDFInfo
- Publication number
- TWI304251B TWI304251B TW95120521A TW95120521A TWI304251B TW I304251 B TWI304251 B TW I304251B TW 95120521 A TW95120521 A TW 95120521A TW 95120521 A TW95120521 A TW 95120521A TW I304251 B TWI304251 B TW I304251B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- oxide layer
- gate
- region
- flash memory
- Prior art date
Links
Description
1304¾ doc/g 九、發明說明: 【發明所屬之技術領域】 ^發明是有_-種半導體元件的製造方法, 疋有關於一種分離閘極快閃記憶體的製造方 【先前技術】 / 非揮發性記憶體—VC)latile memGry)現 資料置上,如用於儲存結構資料、程ΐ
於复可以、隹體是一種非揮發性記憶體,由 作H 資料存入、讀取與清除等的動 作’因此成為半導體市場巾成長頗為快速的產品。 近來,為了降低半導體元件的製造成本並簡 二將記憶體的記憶胞區(memory celI) 區 =*r”irc刪的元件整合在同一晶片上 說,將快閃記憶體與週邊電路 口在同一曰曰片上,則稱之為嵌入式快閃記棟體
二;Τ广,mory)。另外,在考慮到記憶胞區 追龙二,f可Λ度(reliabiiity)、週邊電路區的元件則 言彻梦5此⑻灿Perf〇rmance)以及元件施加電壓的 :胪/ ^、件下,需要對應記憶胞區與週邊電路區之元 同戶#而^於閘極或堆疊閘極結構與基底之間設置不 p予又的氧化層’以使元件在操作上可以達到要求。 13043^2lwf.doc/g 120、抹除閘極140、選擇閘極142、高壓元件之閘極 】44與低壓元件之閘極146。基底丨⑽包括記憶胞區 102、咼壓電路區104與低壓電路區1〇6。上述各區 域由隔離結構108隔離,而高壓電路區ι〇4與低壓 電路區106組合即為週邊電路區。堆疊閑極結構12〇 包括由穿隧介電層開始依序為浮置閘極、閘間 介電層124、控制閘極126與頂蓋層13〇。其中,控 ^極126包括摻雜多晶石夕層126a與金屬石夕、化物層 值得注意的是,高壓元件區104中的古 蘭 與基底100之間的閑氧化層是由穿‘電層:〇、 尚溫氧化層112與閘氧化層114所構成。而低燁曰區 =中件之㈣6與基底10。心設置- =而,祕刻形成堆疊閘極結構12G的步驟中,容易 二t广介電層U。的表面使其厚度不均。再加上,高溫 乳—k 112的均自度與緻密度不佳。±述缺點將使高壓元 件谷易產生漏電流,而導致整合元件的可靠度降低。 【發明内容】 "" 制本發明的目的就是在提供一種分離閘極快閃記憶體 的製造方法,可以提升其週邊電路區中的高壓元 化層的平坦度與均勻度。 朽乳 、、本發明提出一種分離閘極快閃記憶體的製造方法,此 方法包括先提供基底,基底包括記憶胞區、高壓元件區與 I3〇d :doc/g 低壓元件區。其中,基底上已形成有穿隧介電層,且記憶 胞區中的穿隧介電層上已形成有多個堆疊閘極結構。然 後,於基底上形成第一氧化層。接著,於記憶胞區中的第 一氧化層上形成第一導體層。之後,移除高壓元件區與低 壓元件區中的第一氧化層與穿隧介電層。繼之,進行第一 L %蒸/'生成(in_situ steam generati〇n)氧化製程,以於基底 上形成第二氧化層。而後,移除記憶胞區與低壓元件區中 的第二氧化層。p遺後,進行第二臨場蒸汽生成氧化製程, 以於基底上形成第三氧化層。其中,在高壓元件區中的基 底上有第二氧化層與第三氧化層,以及在低壓元件區中二 in,匕層。繼之,於高麗元件區中形成多個高 _牛^及於低壓元件區+形成多個低壓元件之 =層。。移除記憶魏巾的第三氧化層與部份第-導 製造方法本t:二r例所述之分離閘極快閃記憶體的 一閘極、μ介電層、第^開始依序為弟 介電層上。其中,第一間極的側,且位於間間 間介電層的材料例如是氧化石夕或氧化雜多晶Γ閉 屬頂盍層的材料例如是氮化矽。 次夕日日矽化至 依照本發明之一實施例 的製造方法,上述第一導俨恩^之刀碓閘極快閃記憶體 ¥體層的形成方法例如是先於第一 I3〇4^L f.doc/g 氧化層上形成-導體材料層。然後,於記憶胞區 材料層上形成第-圖案化罩幕層。接著,移除未被第 =幕層覆蓋住的導體材料層。之後’移除第: 罩棊層。 、 制生=本,”實施例所述之分離問極快閃記憶體的 衣仏去,上述鬲壓元件區與低壓元件區中的第一 層的移除方法例如是以第—導體層為 矛、恭路的第一氧化層與穿隧介電層。 的之—實施例所述之分離閘極快閃記憶體 的移除方法例如與=件,第二氧化層 氧化層。然後,移除第二圖案化罩幕ί =本發明之一實施例所述之分 ,方法,上述高星元件之 ,體的 梅I如是先於第二氧化層上形成㈡體牛:閘=形成 ,元件區與健元件區中的’於 圖案化罩幕層。接著,移广體層上形成多個第三 的第二導體層。之後,移^破^圖案化罩幕層覆蓋住 料例如是摻雜多晶石夕。μ四幕層。第二導體層的材 依照本發明之一實施彳 的製造方法,上述記憶胞區it之一舞開極快閃記憶體 體層的移除方法例如是先於高y=化層與部份第一導 底上形成-第四圖案化罩幕居=區與低塵元件區的基 日然後,移除未被第四圖案 10 I3〇42&l f.doc/g =幕層覆蓋住的第三氧化層。接箸,對第 ^門=堆疊閘極結構之間形成多個第三閘極二及於 最外側之二堆疊閑極結構之其中之韻 H 極。之後,移除第四_化罩幕層。 ^ ^ ^ ίΓί"""" ^ ^Γψ1 ^ ^ ^ ^ ^ ^ 溫沈氧化層的形成方法例如是進行一高 的制、::、、f發:月+之:實施例所述之分離閘極快閃記憶體 方法,上述穿时電層的材料例如是氧切 v體層的材料例如是摻雜多晶矽。 ηΐϊΓί出一種分離間極快閃記憶體的製造方法。此 區與底’且基底包括記憶胞區、高屢元件 ^穿隨品/、中,s憶胞區中的基底上依序已形成 丨笔層、多個堆疊閘極結構、第一氧化 體層。、第-導體層覆蓋於堆㈣極結構與第—氧化層之 上、,後,進订第-臨場蒸汽生成氧化製程,以於基^上 Ϊ成第二氧化層。接著,移除記憶胞區與低屋元件區中的 二:二層:而後,進行第二臨場蒸汽生成氧化製程,以 ,層與第三氧化層,而在低愿元二= 界元^之=减層。繼之’於高屢元件區中形成多個高 =及於低屢元件區中形成多個低遷元件之 後’移除記憶胞區中的第三氧化層與部份第一導 1304¾¾ wf.doc/g 的製:ίί發Γ之;f施例所述之分離閘極快閃記憶體 〇 /,上述§己憶胞區與低壓元件區中的第二Μ化爲 第高壓元件區中的第二氧化^上“ 蓋住的第二^ S ° I,移除未被第—®案化罩幕層覆 ―虱化層。接著,移除第一圖案化罩幕層。 製造方^分離㈣記憶體的 卿如是先=壓閘極與低壓元件之閘極的形成 H疋先於弟一乳化層上形成第二導體層。之後,於 二 與低壓元件區中的第二導體層上形成多個第二 的ί -導!^。繼之,移除未四_化罩幕層覆蓋住 弟—¥刀體層。之後,移除第二圖案化罩幕層。 的發:月之一實施例所述之分離閘極快閃記憶體 ㈣三氧化層與部份第一導 底上形“三圖槪件區與繼件區的基 =二的:層三氧化層與部分第-導體層。隨後,移 本發明之分離閑極快閃記憶體的製造方法中 =3=所^元件之閑極與基底之間的間介電層是 度與均勾度較佳的閉氧化層,可有助於減 夕讀^電流,並提升元件的可靠度。 為廣本魯明之上述和其他目的、特徵和優點能更明顯 12 1304¾¾ wf.doc/g
易懂,下文特舉較佳實施例,並配合所附圖式,作詳細言、 明如下。 A 【實施方式】 圖2A至圖2H為依照本發明之一實施例所緣示之_ 種分離閘極快閃記憶體的製造流程之剖面示意圖。 首先’凊參照圖2A。提供基底200,基底2〇〇例如是 石夕,底。基底200包括記憶胞區202、高壓元件區204 ♦ ,壓兀件區206。其中,各區域皆由隔離結構2〇8隔 離,而高壓元件區204與低壓元件區206組合即為週邊^ 路區。另外,基底200上已形成有穿隧介電層212。穿隧 介電層212的材料例如是氧化矽,其形成方法例如是熱 化法。記憶胞區202中的穿隧介電層212上已形成有多、: 堆疊閘極結構220。 口 堆疊閘極結構220從穿隨介電層212開始例如 為第一問極222、間間介電層224、第二閉極⑽ f Γ第堆=綠構22G還包括間隙壁234,位於頂蓋層^ ”弟一閘極=26兩側壁,且位於閘間介電層224上。 士、m中j*第閘極222的材料例如是摻雜多晶石夕,复形 Si 學氣相沈積法形成未換雜多晶石夕層:接 或者是直接以化學氣相沈積法形成臨 、去。第二門搞 /、形成方法例如是化學氣相沈積 ’ -€極226的材料例如是導體 多晶矽化金屬。因此,第 “隹夕曰曰矽或 昂一閘極226可例如是由摻雜多 13 丨c/g I3〇4^Ld〇 矽層226a與金屬矽化物層22邰所組成。t中 曰 層遍的形成方法與第一間極222相同,乡,夕曰曰石夕 通的材料例如是破化鎢、魏鈦1‘屬^物層 矽化鎳、石夕化麵或石夕化艇,其形成方法例如是 積法。第-閑極222例如*作為浮置閑極;化;^= 例如是作為控_極。 閘極226 另外’頂盖層230例如是單層結構;或
頂蓋層2通所組成的兩層堆疊結構。單声頂G 钱刻法移除部分頂蓋材料層。另外非專向性 層23〇a的軸罐切、氮氧切; =2:Τ 與頂蓋層230b的形成方法例如是先於 ί材料声接依^形成頂蓋層23Ga的材㈣與頂蓋層230b 再以轉向㈣刻法移除部分上述材料層。 膜声的^斗】結構220的形成方法例如是先形成其中所有 犯HI舌,上述所有膜層直至穿隨介電層 門缺^〇重要的疋’利用1 虫刻製程以圖案化形成堆疊 =物時,會傷害穿隨介電層212而形成凹= 氧化ί參照圖2B。於基底200上形成氧化層214。 程。;之,於?成方法例如是進行—高溫氧化物的沈積製 、;氧化層2!4上形成導體材料層236。導體材 14 I3〇d doc/g 料層236的材料例如是摻雜 先以化學氣相沈積法形成未摻;曰夕::声形^ 雜製程;或者是直接以化與々 日日夕層,接者再進行摻 矽声。之# ^ 予瑕i相沈積法形成臨場摻雜容日 Μ之後’於記憶胞區〜4夕晶 圓案化罩幕層237 =體材科層230上形成 層,其形成方法例如= 2^·例如是圖案化光阻 再進行微影製程圖案t疋轉塗布法形成光阻層,接著 古朽^\的是’以高溫氧化物沈積形成的氧化声214 4 有均勾度與緻密度不佳等缺陷。 ㈣廣2U,會 芸壮’凊麥照圖2C。移除未被圖案化罩幕層237费 導體材料層236 ’以形成導體層238。導;2^ 其方法St:1:法之後’移除圖案化罩幕層237, 元二=底 件區204盘低舞元株萨ii凡 立f ί 基底2GG中形成摻雜井區。 材質可以是n型或p型’將視其元件之 二1Γ u程方法應為此技術領域中具有通常知識 者所熟知,故於此不再贅述。 之後,請繼續參照圖2C。移除高壓元件區2〇4與低壓 讀區2〇6中的氧化層別與穿隧介電層犯,立方法例 =以導體層238料幕,錄刻法移除暴露的氧化層214 與牙隧介電層212。 值得一提的是,此步驟移除高壓元件區2〇4與低壓元 15 f.doc/g 件206中的氧化層214與穿隨介電層212 介一陷,使後^ 繼之呈請參照圖2D。進行第一臨場蒸汽生成氧化制 釭,以於基底200上形成氧化層244。 衣 特別是,上述第一臨場蒸汽生成氧化 + 的基底與導體層238的表面產生反應:而ς成二 1 化層244。藉由此氧化層244的形成可以修補 = 广面’因上述移除氧化層214與穿隨= 的乂驟所造成的損傷。另外,臨場I s r、反應快等優點,因此能節省; 件罩的氧化層 層,接著再進行微影製程圖案化之。繼之專::二 ,後’凊參照圖2F。移除圖案化罩幕層挪, 二,疋灰化或㈣法。而後,進行第二臨場 衣程,以於基底200上形成氧化層施。…成虱化 值得一提的是,由於利用臨場墓气 :氧化層,邱料胁 作為後續形成之高壓 使南壓元件的開氧化層之厚度與品質的控制Ϊ為1易可 16 I30434L f.doc/g 進而流,且提升整合元件的可靠度。 的材料例如是摻雜多θ晶石夕^ 麼元件區施中的導體層=上件區204與低 252。圖宰化罩慕岸 /成夕個圖案化罩幕層 例如疋先以旋轉塗布法形成光阻層,接著再進; 圖案化之。桩基^. 丧考冉進仃微影製程 252 睛茶照目2G。移除未被圖案化罩幕声 元件之_ 254,:二:=區202中形成多個 低壓元件之Η搞9以、-;_ 土兀件區2〇4中形成多個 法。且中,·!芦-杜。導體層250的移除方法例如是银刻 次/、甲,同昼TL件之閘極254盥 方二績麥照圖2G。移除圖案化罩幕層252,其 方法例如疋灰化或蝕刻法。後, 廢元件區206的基底細卜牛 與低 几罢莖麻形成圖案化罩幕層258。圖案 化罩綦層258例如是圖案化光阻層, 以旋轉塗布法形成光阻#,㈣7成方法例如疋先 Μ心 層接者再進行微影製程圖案化之。 it=茶照圖2Η。移除未被圖案化罩幕層258覆 盍住的戰化層248,其方法例如是银刻法。而後,移除吴 tV't^eo 238 5 個弟二閘極260,以及於始晶网枕z丄… 及於堆$閘極結構220中最外側之堆 17 r f.doc/g 疊閘極結構之其中之-的侧壁上形成多個第四閑極脱。 其中,第^閘極260與第四閘極262的形成方法例如是以 圖案化罩幕層258為罩幕,對導體層238進行回蝕。繼之, 移除圖案巧罩幕層258,其方法例如是灰化或钕刻法。 在後續製程中,記憶胞、高壓元件與低壓元件的形成 方法應為此技術領域中具有通常知識者所熟知,且各元 的設計應是其應用與其配置而定,故於此不再贅述。70 綜上所述,本發明之分離閘極快閃記憶體的製造方法 中,由於在高壓it件區巾,缝元件之閘極與基底^間的 閘介電層是由兩層氧化層所構成,此兩層氧化層都是以餘 場蒸汽生成氧化製程形成的。因此,本發明之方法可於言° 壓元件中形成緻密度、平坦度與均勻度較佳的閘氧化層同 可有助於減少元件的漏電流,並提升元件的可靠度。θ 雖然本發明已以較佳實施例揭露如上,然其並非 限定本發明,任何熟習此技#者,在不麟本發明 和範圍内,當可作些許之更動與潤飾,因此本發明之^ 範圍當視後附之申請專利範圍所界定者為準。 /、邊 【圖式簡單說明】 圖1為依照習知所緣示之分離閘極快閃記憶體結 圖2Α至圖2Η為依照本發明之—實施例所綠示之 分離閘極快閃記憶體的製造流程之剖面示意圖。 【主要元件符號說明】 100、200 :基底 102、202 :記憶胞區 18 !twf.doc/g 104、204 ·南壓電路區 106、206 :低壓電路區 108、208 ··隔離結構 110、212 :穿隧介電層 112 :高溫氧化層 114 :閘氧化層 120、220 ··堆疊閘極結構 122 :浮置閘極 124、224 :閘間介電層 126 :控制閘極 126a、226a:摻雜多晶矽層 126b、226b :金屬矽化物層 130、130a、230a、230、130b、230b :頂蓋層 132、232 :間隙壁 140 :抹除閘極 142 :選擇閘極 144、254 :高壓元件之閘極 146、256 :低壓元件之閘極 214、244、248 :氧化層 222 :第一閘極 226 :第二閘極 236 :導體材料層 237、 246、252、258 :圖案化罩幕層 238、 250 :導體層 19 :wf.doc/g 260 :第三閘極 262 :第四閘極
Claims (1)
- rtwf.doc/g 十、申請專利範圍: 1· 一種分離閘極快閃記憶體的製造方法,包括: 提供-基底,該基底包括-記憶胞區、—高°壓元件區 與-低壓元件區,其中該基底上已形成有—穿隨介電層, 且該記憶胞區巾的該穿隧介f層上已形成有錄個堆^間 極結構; 於該基底上形成一第一氧化層;於該記憶胞區中的該第一氧化層上形成一第一導體 層; ' 移除該高壓元件區與該低壓元件區中的該第一氧化層 與該穿隧介電層; 9 進打一第一臨場蒸汽生成氧化製程,以於該基底上形 成一第二氧化層;移除该圮憶胞區與該低壓元件區中的該第二氧化層; 進行一第二臨場蒸汽生成氧化製程,以於該基底上形 成一第二氧化層,在該高壓元件區中的該基底上具有該第 二氧化層與該第三氧化層,以及在該低壓元件區中的哕 底上具有該第三氧化層;" 於5亥南壓元件區中形成多數個高壓元件之閘極,以及 於該低壓元件區中形成多數個低壓元件之閘極;以及 移除该記憶胞區中的該第三氧化層與部份該第一導發 層。 2·如申睛專利範圍第1項所述之分離閘極快閃記 體的製造方法,其中該些堆疊閘極結構包括從穿隧介電扁 21 wf.d〇c/g 開始依序為 頂蓋層。 第一閘極 閘間介電層、一第 二閘極 3·如申請專利範 體的製造方法,其中誃此 J、所述之分離閘極快閃記憶 位於該頂蓋層與該第^二豐閘極結構更包括 一間隙壁, 上。 極兩側’且位於的該間間介電層 4·如申請專利範圍第2 體的製造方法,其中該*一 、处之分離閘極快閃記憶 5·如申請專利範園吊第的材料包括摻雜多晶矽。 體的製造方法,其中該 =所述之分離閘極快閃記憶 化矽/氮化矽/氧化矽。 "迅層的材料包括氧化矽或氧 6·如申請專利範園第 體的製造方法,其中爷第-J、所述之分離閘極快閃記憶 多晶矽化金屬。、閘極的材料包括 接雜多晶發或 7·如申請專利範圍第 、、 體的製造方法,其中項所述之分離閘極快閃記憶 的材料包括氮化石夕。 體的製造方法,其中^ ==述之分_極快閃記憶 赠當一/ 導體層的形成方法包括: 氧化層上形成一導體材料層; 化罩ίί記憶胞區中的該導體材料層上形成—第一圖案 層;::未被該第—圖案化罩幕層覆蓋住的該導體材料 移除該第一圖案化罩幕層。 22 ^twf.doc/g 9. 如申請專利範圍第1項所述之分離閘極快閃記憶 體的製造方法,其中該高壓元件區與該低壓元件區中的該 第一氧化層與該穿隧介電層的移除方法包括:以該第一導 體層為罩幕,移除暴露的該第一氧化層與該穿隧介電層。 10. 如申請專利範圍第1項所述之分離閘極快閃記憶 體的製造方法,其中該記憶胞區與該低壓元件區中的該第 二氧化層的移除方法包括: 於該高壓元件區中的該第二氧化層上形成一第二圖 案化罩幕層; 移除未被該第二圖案化罩幕層覆蓋住的該第二氧化 層;以及 移除該第二圖案化罩幕層。 1L如申請專利範圍第1項所述之分離閘極快閃記憶 體的製造方法,其中該些高壓元件之閘極與該些低壓元件 之閘極的形成方法包括: 於該第二氧化層上形成一第二導體層; 於該南壓元件區與該低壓元件區中的該第二導體層上 形成多數個第三圖案化罩幕層; 移除未被該些第三圖案化罩幕層覆蓋住的該第二導體 層;以及 移除該些第三圖案化罩幕層。 12.如申請專利範圍第11項所述之分離閘極快閃記 憶體的製造方法,其中該第二導體層的材料包括摻雜多晶 石夕。 23 :wf.doc/g 13.如申請專利範圍第1項所述之分離閘極快閃記憶 體的製造方法,其中該記憶胞區中的該第三氧化層與部份 該第一導體層的移除方法包括: 於該高壓元件區與該低壓元件區的該基底上形成一第 四圖案化罩幕層; 移除未被該第四圖案化罩幕層覆蓋住的該第三氧化 層; 對該第一導體層進行回蝕,以於該些堆疊閘極結構之 間形成多數個第三閘極,以及於該些堆疊閘極結構中最外 側之二該堆疊閘極結構之其中之一的侧壁上形成多數個第 四閘極;以及 移除該第四圖案化罩幕層。 • 14.如申請專利範圍第1項所述之分離閘極快閃記憶 體的製造方法,其中該第一氧化層的形成方法包括進行一 高溫氧化物的沈積製程。 15. 如申請專利範圍第1項所述之分離閘極快閃記憶 體的製造方法,其中該第一導體層的材料包括摻雜多晶矽。 16. 如申請專利範圍第1項所述之分離閘極快閃記憶 體的製造方法,其中該穿隧介電層的材料包括氧化矽。 17. —種分離閘極快閃記憶體的製造方法,包括: 提供一基底,該基底包括一記憶胞區、一高壓元件區 與一低壓元件區,其中該記憶胞區中的該基底上依序已形 成有一穿隧介電層、多數個堆疊閘極結構、一第一氧化層 與一第一導體層,該第一導體層覆蓋於該些堆疊閘極結構 24 13 042iSltwf.d〇c/2 與該第一氧化層之上; 進行一第一臨場蒸汽生成氧化製程,以於該基底上形 成一弟^一氧化層, 移除該記憶胞區與該低壓元件區中的該弟二氧化層, 進行一第二臨場蒸汽生成氧化製程,以於該基底上形 成一第三氧化層,在該高壓元件區中的該基底上具有該第 二氧化層與該第三氧化層,以及在該低壓元件區中的該基 底上具有該第三氧化層; • 於該高壓元件區中形成多數個高壓元件之閘極,以及 於該低壓元件區中形成多數個低壓元件之閘極;以及 移除該記憶胞區中的該第三氧化層與部份該第一導 體層。 18. 如申請專利範圍第17項所述之分離閘極快閃記 憶體的製造方法,其中該記憶胞區與該低壓元件區中的該 第二氧化層的移除方法包括: 於該高壓元件區中的該第二氧化層上形成一第一圖 φ 案化罩幕層; 移除未被該第一圖案化罩幕層覆蓋住的該第二氧化 層;以及 移除該第一圖案化罩幕層。 19. 如申請專利範圍第17項所述之分離閘極快閃記憶 體的製造方法,其中該些高壓元件之閘極與該些低壓元件 之閘極的形成方法包括: 於該第二氧化層上形成一第二導體層; 25 ltwf.doc/g 於該局壓元件區與該低壓元件區中的該第二導體層上 形成多數個第二圖案化罩幕層; 移除未被該些第四圖案化罩幕層覆蓋住的該第二導體 層;以及 移除該些第二圖案化罩幕層。 2(h如申請專利範圍第17項所述之分離閘極快閃記 憶體的製造方法,其中該記憶胞區中的該第三氧化層與部 份該第一導體層的移除方法包括: 於該高壓元件區與該低壓元件區的該基底上形成一第 三圖案化罩幕層; 移除未被該第三圖案化罩幕層覆蓋住的該第三氧化層 與部分該第一導體層;以及 移除該第三圖案化罩幕層。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW95120521A TWI304251B (en) | 2006-06-09 | 2006-06-09 | Method of manufacturing split gate flash device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW95120521A TWI304251B (en) | 2006-06-09 | 2006-06-09 | Method of manufacturing split gate flash device |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200746369A TW200746369A (en) | 2007-12-16 |
TWI304251B true TWI304251B (en) | 2008-12-11 |
Family
ID=45070898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW95120521A TWI304251B (en) | 2006-06-09 | 2006-06-09 | Method of manufacturing split gate flash device |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI304251B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103578951A (zh) * | 2012-08-09 | 2014-02-12 | 华邦电子股份有限公司 | 半导体元件的制造方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10943996B2 (en) | 2016-11-29 | 2021-03-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing semiconductor device including non-volatile memories and logic devices |
US10283512B2 (en) | 2016-11-29 | 2019-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
US10325918B2 (en) | 2016-11-29 | 2019-06-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
TWI615922B (zh) * | 2017-05-26 | 2018-02-21 | 華邦電子股份有限公司 | 半導體記憶元件的製造方法 |
CN108962904B (zh) | 2017-05-26 | 2020-07-14 | 华邦电子股份有限公司 | 半导体存储元件的制造方法 |
-
2006
- 2006-06-09 TW TW95120521A patent/TWI304251B/zh active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103578951A (zh) * | 2012-08-09 | 2014-02-12 | 华邦电子股份有限公司 | 半导体元件的制造方法 |
CN103578951B (zh) * | 2012-08-09 | 2016-04-06 | 华邦电子股份有限公司 | 半导体元件的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200746369A (en) | 2007-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW502404B (en) | Semiconductor device and its manufacturing method | |
TWI249241B (en) | Nonvolatile memory cell with multiple floating gates formed after the select gate | |
TWI302029B (en) | Self-aligned conductive spacer process for sidewall control gate of high-speed random access memory | |
TWI220316B (en) | Flash memory cell, flash memory cell array and manufacturing method thereof | |
TW493212B (en) | Semiconductor device and its manufacture method | |
TWI304251B (en) | Method of manufacturing split gate flash device | |
TWI360203B (en) | Non-volatile memory and method of manufacturing th | |
TW522551B (en) | Non-volatile semiconductor memory device and method of manufacturing the same | |
TW200812012A (en) | Fabrication of semiconductor device exhibiting reduced dielectric loss in isolation trenches | |
TWI329355B (en) | Self aligned shallow trench isolation with improved coupling coefficient in floating gate devices | |
TW201227932A (en) | Non-volatile memory and fabricating method thereof | |
JPH0414880A (ja) | 不揮発性半導体メモリ装置の製造方法 | |
TW589674B (en) | Method of manufacturing a semiconductor device with a non-volatile memory comprising a memory cell with an access gate and with a control gate and a charge storage region | |
TWI258207B (en) | Flash memory and manufacturing method thereof | |
TWI289912B (en) | Method of manufacturing a non-volatile memory device | |
TWI226683B (en) | Method of fabricating a flash memory | |
TW586221B (en) | Flash memory with selective gate within a substrate and method of fabricating the same | |
TW541686B (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
JP2006100790A (ja) | 半導体装置及びその製造方法 | |
TW523915B (en) | Non-volatile semiconductor memory device and manufacturing method thereof | |
TWI240384B (en) | Method of manufacturing non-volatile memory cell | |
JP2004228571A (ja) | Sonos型不揮発性メモリ及びその製造方法 | |
TW200816391A (en) | Method of manufacturing split gate flash device | |
TW200414520A (en) | Nonvolatile semiconductor memory device | |
TWI291741B (en) | Method fabricating a memory device having a self-aligned contact |