TWI299460B - Leakage current reduction in standard cells - Google Patents
Leakage current reduction in standard cells Download PDFInfo
- Publication number
- TWI299460B TWI299460B TW093113960A TW93113960A TWI299460B TW I299460 B TWI299460 B TW I299460B TW 093113960 A TW093113960 A TW 093113960A TW 93113960 A TW93113960 A TW 93113960A TW I299460 B TWI299460 B TW I299460B
- Authority
- TW
- Taiwan
- Prior art keywords
- leakage current
- logic unit
- path
- functional
- transistor
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 12
- 239000013078 crystal Substances 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 241000255925 Diptera Species 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
1299460 九、發明說明： 一、【發明所屬之技術領域】 本發明係關於一種積體電路的設計及其製造方法。更詳言之，係關於 用以卩牛低積體電路中之漏電流的方法及其設備，而該積體電路至少巧 邛地由標準邏輯單元所構成。 σ 二、【先前技術】 。在已知的積體電路⑽巾，漏電流已造成嚴重的電力浪費。由於匕 ^作兒壓已下降時，則用以啟動Ic之中的電晶體所需的定限電壓（^)亦 下在此種低％時’電晶體並無法以「堅固」的型式啟動及關閉，且即 使:電晶體為標稱關閉時⑽），仍會有漸增的大量電流流過電晶體。此 種屯流即已知的漏電流且目前引起IC之中嚴重的電力浪費。 ―、電晶體的尺寸，此種漏電流的影響已逐漸變大。各種新 世代大約會遭遇通_體之_有5至iq倍大的增加。在目前之= =至9〇不=m)的電晶體尺寸中，此種問題已日趨嚴重。在縮小電晶 Γ力尺寸及咖偷T，_軸嫩慨狀I峨魏 度。 ㈣”所產生的熱並非所需且漏電流本身將影響1C的可靠 可達成此目的、由修正其電氣特性而降低電晶體的漏電流。兩種 、之方式已知為增大電晶體的通道長度戋#雜電曰 Q度从雜^體的通逼而 去代τ ^具有相同的缺點，亦即如此修正後之電π 將比未修正之電晶體具 ㈣心曰體 單元或方塊級上使用這些具有 減1此種缺點的方式為策略性地在 1299460 低漏電"IU i_具有，从#作的電晶體，藉錢紐的電晶體雜體π的性 能僅造成最小的影響。在__，謂由某些方式修正這些「策略性設 置」的電晶體而兼容高ντ的摻雜或更大之通道長度或兩者，俾降低其漏電 流。 在某些標準賴單元庫巾，可形成兩組標準邏群元，其巾第一組具 有較大的漏電流但可以較快的速度操作且第二組操作在較慢的速度操作但 具有降低之漏電流，而藉由已知的方式摻雜電晶體的通道而達成降低之漏 電流。接著，設計者可以從二組中選取各種單組合，藉以在最終的電 路設計階段獲得所需的性能與最小的漏電流。無論是否使用降低之漏電流 的單7G取代〶性能但大漏電流單元，此方式皆可降健晶#級漏電流。然 而，由於大多數邏輯單元中存在著多重信號路徑、且通常這些路徑當中僅 有-個足以蚊整體之“錄能，故在不降健駿計性㈣情況下， 方可藉由較低漏電流的電晶體取代高性能單元之中的許多電晶體。利用高 性此及低漏電流之單元的組合之此種解決方法職留眾多可由低漏電流之 電晶體妥善取代的高漏電流之電晶體而成為高性能單元的—部份。 故，目4需要一種允許晶片級設計者設計出可達成目標時序性能且亦 可藉由最大化低漏電流之電晶體的數量而降低漏電流的方法。 三、【發明内容】 因此，本發明之第一較佳實施例係說明一種用以降低標準邏輯單元中 之漏電流的方法及其設備，其藉由選擇通過標準邏輯單元之非關鍵性的電 路路彳卫、且接著增大電晶體的通道長度或植入雜質於那些非關鍵性的電晶 體之電晶體通道閘中而增大其Vt，即電晶體的定限電壓。在以下說明中，
Claims (1)
1299460 十、申請專利範圍： L，用以降低標準邏輯單元中之漏電流的方法，包含以下步驟： -功能路_確定麵，確定通過該縣邏輯料的功能路徑； -理論#作速度㈣步驟，確定通過該標準邏輯單元之功能路徑的 理論操作速度；及 一漏電流的降低步驟，降低操作慢於最快之功能路徑的各功能路徑上 之電晶體的漏電流。 2·如申凊專利範圍弟1項之用以降低標準邏輯單元中之漏電流的方法，其中 藉由增大該電晶體之通道長度而降低其操作慢於最快之功能路徑的各功能 路徑上之電晶體的漏電流。 3.如申請專利範圍第1項之用以降低標準邏輯單元中之漏電流的方法，其中 藉由摻雜该電晶體之通道而降低其操作慢於最快之功能路徑的各功能路徑 上之電晶體的漏電流。 4·一種具有降低之漏電流的標準邏輯單元，包含： 一第一複數之主動元件，定義出通過該標準邏輯單元的一第一功能路 徑，該第一複數之主動元件係具有未修正的通道且以一第一預定速度操 作；及 一第二複數之主動元件，定義出通過該標準邏輯單元的複數之次功能 路徑，該第二複數之主動元件係具有經修正的通道且以一第二預定速度插 作’且該第二預定速度係慢於該第一預定速度。 1299460 5·如申請專利範圚笛 J、之具有降低之漏電流的標準邏輯單元，其中該主動 元件包括電晶體。 月專和fe®第4項之具有降低之漏電流的標準邏輯單元，其中該第二 複數之主動％件係具有經摻雜崎低其漏電流的通道。 士申明專利耗m第4項之具有降低之漏電流的標準邏輯單元，其中該第二 稷數之主動轉係具有經增大長度而降低其漏電流的通道。 8· 一種邏輯單元的設計方法，包含以下步驟·· _早71：的緣製步驟，利用_電子設計程式緣製執行_第一邏輯巧 能的邏輯單元，該邏輯料係包含至少複數之絲元件； 句一功能路經的確定步驟，利用該程式確定通過該邏輯單元的功能路 搜，且計#各舰職的ί!論操作速度； 一選擇步驟，選擇具有最快之理論操作速度的第-路徑；及 、-修正步驟’將構成除了該第—路徑以外的所有功能路徑的主動元件 加以修正，俾降低其漏電流。 其中藉由增大其通道長度 • 士申明專利範圍第8項之邏輯單元的設計方法， 而修正該主動元件。 換雜其通道而 •士申π專利範9項之邏輯單元的設計方法，其中藉由 修正該主動元件。 1299460 11.一種具有降低之漏電流的邏輯單元，包含複數之主動元件，該等主動元 件定義出通過該邏輯單元的複數之功能路徑，而一第一功能路徑之操作快 於其它之功能路徑，具有其它之功能路徑的該等主動元件受修正以降低其 漏電流。
12
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/448,636 US6941525B2 (en) | 2003-05-29 | 2003-05-29 | Leakage current reduction in standard cells |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200511060A TW200511060A (en) | 2005-03-16 |
| TWI299460B true TWI299460B (en) | 2008-08-01 |
Family
ID=33451539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW093113960A TWI299460B (en) | 2003-05-29 | 2004-05-18 | Leakage current reduction in standard cells |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6941525B2 (zh) |
| TW (1) | TWI299460B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7340712B2 (en) | 2005-06-01 | 2008-03-04 | International Business Machines Corporation | System and method for creating a standard cell library for reduced leakage and improved performance |
| EP1862926A3 (en) * | 2006-05-31 | 2010-06-02 | STMicroelectronics Srl | Method for designing semiconductor circuit devices to reduce static power consumption |
| US7716618B2 (en) * | 2006-05-31 | 2010-05-11 | Stmicroelectronics, S.R.L. | Method and system for designing semiconductor circuit devices to reduce static power consumption |
| US8612915B1 (en) * | 2012-09-07 | 2013-12-17 | Freescale Semiconductor, Inc. | Reducing leakage in standard cells |
| US10073943B2 (en) | 2015-09-25 | 2018-09-11 | Nxp Usa, Inc. | Gate length upsizing for low leakage standard cells |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6064223A (en) * | 1998-07-08 | 2000-05-16 | Intel Corporation | Low leakage circuit configuration for MOSFET circuits |
| US6586963B2 (en) * | 2001-03-26 | 2003-07-01 | Samsung Electronics Co., Ltd. | Integrated circuit devices having power control logic that inhibits internal leakage current loss during sleep mode operation and method of operating same |
| US6745371B2 (en) * | 2002-03-15 | 2004-06-01 | Sun Microsystems, Inc. | Low Vt transistor substitution in a semiconductor device |
| DE10214066B4 (de) * | 2002-03-28 | 2007-02-01 | Advanced Micro Devices, Inc., Sunnyvale | Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben |
| US6734521B2 (en) * | 2002-08-30 | 2004-05-11 | Texas Instruments Incorporated | Integrated circuit cells |
| US6853574B2 (en) * | 2002-12-27 | 2005-02-08 | Texas Instruments Incorporated | Reducing leakage current in circuits implemented using CMOS transistors |
-
2003
- 2003-05-29 US US10/448,636 patent/US6941525B2/en not_active Expired - Lifetime
-
2004
- 2004-05-18 TW TW093113960A patent/TWI299460B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6941525B2 (en) | 2005-09-06 |
| US20040243946A1 (en) | 2004-12-02 |
| TW200511060A (en) | 2005-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5576473B2 (ja) | トレラント及びフェールセーフ設計のためのロバストなｅｓｄ保護回路、方法及び設計構造体 | |
| TW571395B (en) | Multi-threshold MIS integrated circuit device and circuit design method thereof | |
| TWI358900B (en) | Repeater circuit with high performance repeater mo | |
| TWI321796B (en) | Word-line driver | |
| JP5940660B2 (ja) | 小型で堅牢なレベルシフタのレイアウト設計 | |
| US20110304363A1 (en) | Input/Output Driver with Controlled Transistor Voltages | |
| US20080018389A1 (en) | Layout schemes and methods of power gating transistor switches, semiconductor devices including the power gating transistor switches, and power gating methods of the semiconductor devices | |
| TWI357200B (en) | Power gating of circuits | |
| TW201320251A (zh) | 一次otp可編程器件及用於利用雙finfet一次可編程器件的方法 | |
| WO2006109012A1 (en) | A method and apparatus for controlling a voltage level | |
| JP2005056892A (ja) | Ｅｓｄ保護回路 | |
| JP4634453B2 (ja) | 異なる作動電圧範囲及びリセット電圧範囲を有するリピータ回路及びその方法 | |
| TWM473593U (zh) | 用於減少對記憶體的寫入最小供應電壓之設備 | |
| KR20150110693A (ko) | 판독-우선 셀 구조들, 기입 드라이버들을 갖는 정적 랜덤 액세스 메모리들 (sram), 관련 시스템들, 및 방법들 | |
| TWI299460B (en) | Leakage current reduction in standard cells | |
| JP5116454B2 (ja) | 電力ゲート論理を有する低電力レベル・センシティブ・スキャン設計ラッチに関する方法及びシステム | |
| US8634172B2 (en) | Silicon controlled rectifier based electrostatic discharge protection circuit with integrated JFETs, method of operation and design structure | |
| KR101135837B1 (ko) | 일정한 전력 밀도 스케일링을 위한 방법 | |
| JP2010258267A (ja) | 半導体集積装置 | |
| US8739097B2 (en) | Method for placing decoupling capacitors | |
| US20080303554A1 (en) | Structure for a configurable low power high fan-in multiplexer | |
| JP2009017436A (ja) | 半導体装置 | |
| JP5774922B2 (ja) | 半導体集積回路装置 | |
| US8196073B2 (en) | Structure for reduced area active above-ground and below-supply noise suppression circuits | |
| JP2007041774A (ja) | 半導体集積回路の基本セル及びそのレイアウト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |