1299244 九、發明說明: 【發明所屬之技術領域】 :種電路板形成導電結構之製程,尤指—種在電路板 或半導體元件上形成銲墊之製造方法。 【先前技術】 〇電子產品縮小化,已長久以來的發展趨勢,並且以往 早一功能型態的電子產品已無法再滿足消費者的需求,因 而必須結合多種功能的電子產品,如行動電話結合數位相 機^使得行動電話具有數位相機的功能,並可將影像由行 動電話直接傳送’因此使得隨身型的電子產品不再僅有單 一使用功能。而具有多功能的電子產品之所以得結合多種 使用功能,係拜積體電路(integratedcircuit)高度發展之 賜、,使得電子產品可邁人多功能、高性能的研發方向。而 為滿足半^肢封I件咼積集度以及微型化 (Miniaturization)之需求,覆晶接合(Fiipchi卜叩已成為 目前的主要趨勢。 而覆晶接合技術之主要結構係在晶片或半導體封裝件 (semiconductor package)之複數個輸出接點上各形成一連 接用的銲錫凸塊(solder ball),得藉由該錫墊以與外部電路 連接。而在W或半㈣縣件上形成銲錫凸塊的製造方 法,如第8A圖至第8G圖所示之習知方法。 請參閱第8A圖,係在-電路板21上先形成一包含有 電性連接墊211a之線路層211,該電性連接墊2113係為 電路板21提供與1C晶片之銲墊接著用。 18034 5 1299244 請,閱第8B圖,接著該電路板21上形成—如可顯影 硬化之第一絕緣層22 ,並使該第一絕緣層22覆葚雨 接墊211a。 ill·生連 請麥閱第8C圖,然後該第一絕緣層22先作曝光 (exP〇sure)及顯影(devel〇pment)製程,俾以在電性連接墊 211a正上方形成一第一開口 221。 請參閱第8D圖,再於第—絕緣層22上方壓合一第二 絕緣層23;同樣於該第二絕緣層23先作曝光然後口顯夺,一 以在第二絕緣層23上形成第二開口 23], 口% 彻锿一日日 η 略乐開口 221 弟一開口 23 1係同在電性連接墊2〗丨a上方,而可 直通電性連接墊211 a之電性遠接執9 11 λα * ^ 电性運接墊211a的連貫開口 30。 鲕芬閱第8E圖,之後於該連貫開口 3〇内係以 方式形成一銲料層24,而該銲料> ” ^ . 杆計層24係如低熔點之錫材。 ,夢閱第8F圖,接著該録料展? 枚w 按者作科層24作回銲(re_fl〇w)加 无、’使该銲料層24融成半球狀之銲錫凸塊μ,。 請參閱第8G圖,最後移除該第二絕緣層23,使 ’易凸塊24’顯露出來,如此即在半 人、’ 上形成用以連接至外部電路㈣錫凸塊=。之电路板21
=在電性連接墊211aJl形成銲錫凸塊W 先在琶路板21上先壓合用以絕緣之第一絕❹、: 可移除的第二絕緣層23。且該第 2 s 以 層v、/石\ , 4 一 、、’巴、、彖層22及弟二絕緣 …須为別先經過光學曝光顯号彡制 顯影時則必須先妳…a 衣孔的製程。而在曝光 〜乂肩无、、、工過疋位,當第二絕 饭,必須鱼第—έ 、 9 作曝光前之定 …弟、、,巴、.彖層22之弟—開口 221之轴心相對。由 18034 6 1299244 於該第一開口 221及第二開口 231之孔徑皆十分微細,故 位準對位不易,使該第二開口 231不易對準第一開口 221 之轴^因此通常將弟一開口 2 31之孔徑加大成第一開口 221的兩倍,藉以降低對位之困難度。但在實際的對位動 作上仍然十分不易,因而增加製作的困難度。 再者,該第一絕緣層22及第二絕緣層23必須分別各 、、’二_人的曝光顯影以形成開口,使得製程步驟增加,因而 增加製程上的複雜度。並且該第二絕緣層23必須與第一絕 緣層=對位,除了製程增加外,又還有對位困難的問題、。 盥义=參閱第9A圖至第91圖,係為另一習知製造方法, 與刚習知方法不同處在於該第一絕緣層22與第二絕緣層 23之間佈設_導電層25,而藉由該導電層以在第一曰絕 緣層22之第1 口 221内切成導電柱% 絕緣層23之篦-叫 ^ ^ - 24位在莫/ 形成銲料層24,使該銲料層 电柱26頂端。雖在製程上略有不同,但該 與第二絕緣層23必須對位的情況 有别述之各種問題。 ^ 凊茶閱第1〇Α圖至第1〇 習 兩習知方法不同产/一― “方法,其與前述 上並覆蓋電性心“ #、巴,、彖層22形成在電路板21 甩注連接墊21U後, 械研磨作薄化,使 #,,,邑、、表層22上再以機 圖所不,而非雷极蝻μ丸 ^如弟10Β 學顯影形成n 2113之線路層211的部份則以化 第二絕緣層23:;:2⑽蓋,如第】〇C圖所示,·接著以 设|在弟一絕緣層22及保護層2】2上方, 18034 7 1299244 如第10D圖所示;之後於該第二絕緣層23進行開口製程 (opening process),以在該電性連接墊211a正上方之第二 絕緣層23形成開口 23 1,使該電性連接墊211 a顯露在開 口 231中,如第10E圖所示;此後則在該開口 231中形成 一銲料層24,並回銲(re-fl〇w)加熱,使該銲料層24融成 半球狀之銲錫凸塊24’ ,最後移除該第二絕緣層23等, 如第1(XF圖至10H圖所示·。 由於該々非電性連接墊211a之線路層211必須另以保護 層212形成在其上,使該電性連接墊211&與線路層 區隔分㈤,因而增加製程的複雜度。又該保護層212之厚 度約有15 並且凸出於研磨後之第一絕緣層22的表2 上i使其表面不平整,故薄化製程(thin Pm process)易出現 可罪度問題。 請參閱第11A圖至第]〗了冃,& t 1 - f造方、…πΓί 為述習知方法之另 23:=古 第一絕緣層22與第二絕緣層 之間形成有-導電層25’其製造步驟分述如下。 請芩閱第11Α圖,传方 ,^ , 你在一如刖述之電路柘 成電性連接塾211a。 ^板21上先形 請參閱第11B圖,技芏# + μ Λ 口 接者该電路板21上形成一黧一绍 緣層22,並使該第一絕緣 、、 a 土 層22覆盖電性連接墊211a及恭 性連接墊211a。 咬银垩211&及电 請參閱第11C圖, 作薄化(thin out),使該 出來。 忒第一絕緣層22上再以機械研磨 線路層211及電性連接墊2Ua顯露 18034 8 1299244 晴蒼閱弟11D圖,而非雷从 立 生連接墊211 a之線路層21: 伤則以網版印刷或顯影制藉 衣私形成保護層212覆蓋。 睛參閱弟ΠΕ圖,再於兮楚, 主 、、 、々昂一絕緣層22及保護層21: 表面形成一導電層25,使今塞命庶 拉故 便毛層25與電性連接墊211a 钱觸。 晴參閱弟11F圖,再; 丹瓦電層25上方壓合一第二 絕緣層23,同樣於該第一举螓 乐一、、、巴緣層23先作曝光然後顯影, 在第二絕緣層23上形成第二開口 231。 請參閱第11G圖,之德於坌—卩目 之设於弟—開口 231内藉由導電層 而以電鍍方式形成一銲料層24。 請參閱第11Η圖,接英梦jj/v # μ 口接者私除该弟二絕緣層23及未被 毛性連接墊211a所覆蓋的導带展μ # 復·^的¥电層25,使該銲料層24顯露 出來。 。月’閱帛in圖,最後該鲜料層24作回鲜(re·。。—加 熱,使該銲料層24融成半球狀之銲錫凸塊24,,如此即 在電路板21上形成用以連接至外部電路的焊錫凸塊从。 上述之習知製法,同樣係在第—絕緣層2 2形成後再經 =械研磨薄化’使電性連接墊211a及電性連接塾2山 =路出來’再於電性連接塾211a表面形成保護層2i2,使 得製程的複雜度增加’而降低產量’故增加製造成本。又 j保護層212凸出於研磨後之第一絕緣層22的表面上,使 知表面不平整,易出現可靠度問題。。 由方、白知之第一、第二絕緣層22、23必須先後經過曝 光顯影及蝕刻製孔,使得製程困難度增加,並且該第二絕 18034 9 1299244 緣f 23必須與第-絕緣層22作對位,除了製程增 又還有對位困難的問題。 ㈢ ’ 【發明内容】 鑑於前述習知技術之缺失,本發明之主要目 供一種電路板形成導電結構之製程得簡化製程。’、提 接本發明之次一目的,係在提供—種電路板形成導^ 構之製程得提高生產速度。 V电〜 2發明之又-目的,係在提供—種電路㈣ 構之製程得免除雙重對位之困難度。 电、、'。 =發明之再—目的’係在提供—種電路板形 構之製程得降低生產成本。 、电、、、口 括上述及其它目的’本發明較佳之實施步驟係包 上形=接墊的電路板’且 移除部分:苐絕= ^ 絕緣# JLW… 路出來;於該第- 電緣層’並覆蓋該導電柱;位於該導 二=第二絕緣層作開口製程,以在該導電柱上* 兮門ΰ内開口’使該導電柱顯露在開口内;於 該第二絕緣層。曰,柄枓層作加熱回銲;以及移除 如習連接塾係先形成加高的導電枉,如此即可免除 問^法必須另外形成保護層造成表面不平整之可靠度 又該第—絕緣層形成在電路板上後先經過移除部份該 18034 10 1299244 第一絕緣層之製程,使該逡恭 緣層上形成第二絕緣層f之:主頁路出來’再於該第-絕 電路板之導電柱可顯露出接進仃開口製程,使該 -人開口的製程’因而得簡化製造程序。 人對位及一 再者,由於免除二次對 困難度,而可簡化程序。、 此即可避免重疊對位的 又僅需-次開口製程,而可 徑之缺失。 克除—_人開口必須放大孔 【實施方式】 ^係藉由特定的具體實施例說 式,熟習此技藝之人士可由 :月之貝施方 瞭解本發明之其他優點與 二曰所揭不之内容輕易地 的具體實施例加以施行或應^,2明亦可藉由其他不同 可基於不同觀點與應用^ ^ 4明書中的各項細節亦 種修飾與變更。〜 不体離本發明之精神下進行各 非:下h Μ例係進—步詳細說明本發明之觀點 非以任何觀點限制本發明之範噚。 月之减2,但並 [第一實施例] 了 "月參閱第1A圖至第 路板形成導電社θ,糸為本發明所揭露一種電 :、、、D構之製程的剖面示意圖。 乐1A圖所示,首先提供—恭 11先形成一導電層11〇,而^反U,於該電路板 電高分子等材料。 ^,¾•層110係如銅(Cu)或導 再於該導電層11G上再形 ★ 成弟一阻層111,該第一 38034 11 1299244 阻層111係可選自乾膜或液態光阻之其中一者, — 阻層⑴上形成開口 llla,而在該開口 llla 線 112及電性連接墊112a。 战、果路層 接著於該電路u上形成—第二阻層113,該 層⑴係可選自乾膜或液態光阻之其中一者,並 路層112及電性連接墊112a,接著於該電性連接塾^ 上方的第二阻層113形成開口⑴a,而形成該開口收 之方法可為顯影開孔或雷射開孔。 如第1B圖所示,於該第二阻層113之開口 内形 成導電柱12,而該導電柱12係如鉛、錫、銀、銅、鉍、乂 ,、鋅、鎳、錯、鎂、銦、碲、金或鎵等元素,或其混合 物所構成的合金材質。 如第1C圖所示,然後移除第一阻層ιη、第二阻層 及非被私I·生連接墊112a及線路層112所覆蓋的導電層 110 〇 如f 1D圖所示,於該電路板11上形成-第-絕緣層 ^ ’該第-絕緣層13係如防銲層(soldermask),而該第一 巴、彖層13並覆盍該導電層11〇及電性連接墊I〗〕。 言如第1E圖所示,移除部分該該第一絕緣層13,使該 ¥電=2顯露出來。其中’移除部分該該第—絕緣層13 係可藉薄化製程(thin _ pn)cess)完成,而該薄化製程係如 機械研磨或電漿(eleetHeplasma)移除,以將高於該導電柱 頁面的第纟巴緣層13部份移除,俾使導電柱12頂面顯 露出來。 12 18034 1299244 如第IF圖所示,於該第一絕緣層13上以壓合 (lamination)、塗佈^也叩丨及印刷⑦血如幻等方法形成一 第二絕緣層14,而該第二絕緣層14係可為感光材料(ph〇t〇 image material)如乾膜,或可為非感光材料(n〇n寸h〇t〇 image material)如PET塑膠或藍帶(bluetape)等,或如不 沾錫物質之鈦、鉑或鈦鉑合金等。然後在該導電柱12正上 方之第二絕緣層14作開口製程(openingpr〇cess),以在該 導電柱12上方之第二絕緣層14形成一開口 141,使該導 電柱12顯露在開口 141内。 如第1G圖所示,之後於該開口 141内以係如印刷方 式形成一銲料層15,而該銲料層15可選自鉛、錫、銀、 銅、絲、錄、鋅、鎳、錯、鎂、銦、碲、金以及蘇等元素, 或其混合物所構成的合金材質。 如第1H圖所示,然後該銲料層15作加熱回銲
Onflow),使該銲料層15軟化並藉由表面張力(阳^%£ tension)以及0聚力(c〇hesi〇n)而形成半球狀的鲜锡凸塊 15’ 〇 如第II圖所示,最後以化學剝離(chemicais吻 或物理剝離(physics stripping)移除該第二絕緣層Μ ^ =電,η之電性連接墊仙上形成半雜轉 凸塊15。该弟一絕緣層13與第二絕緣層14 種稿材質,第一絕緣層13係具防銲特性之防銲層: ㈣一絕緣層u為感光材料之乾膜,則以化學顯影 一絶緣層Η;若該第二絕緣層14為非感光材料之阳塑 18034 13 1299244 知或監帶1可以物理方式將ρΕτ塑膠或藍帶直接撕下。 由方。玄電性連接塾112a係先形成加高的導電柱12, 錢經過薄化顯露導電柱12的製程後,該電性連接塾ιΐ2 刀被埋在第—絕緣層13内,.而不會顯露出來,如此即可 免除如習知料必須另外形隸制造絲 產性不佳的缺失。 卜卞正ι生 ”又該第-絕緣層13形成在電路板11±後先經過上述 之涛化製程’使該導電柱12顯露出來後,再於該第一絕緣 層13表面形成第二絕緣層14,之後即直接進行開口制浐, 如二可免除習知方法之二次對位及二次開口的製二 而待簡化製造程序,以加快生產速度。 再者,由於免除二次對位,如此即可避免重疊對位的 困難度,而可簡化程序以降低製造成本。 又僅需一次開口製程,而可免除二次開口必須放 徑之問題。 [弟一貫施例] 凊苓閱第2 Α圖至第2F圖,係為本發明另一實施萝法 的剖面示意圖,與前一實施例不同處在於顯露該導電 頂面之薄化製程,係以雷射開口(laser)、電漿 plasma)或化學蝕刻(chemical etching)移除位在導電柱d =圍部份的第-絕緣層13,使該導電柱12頂面得顯露出 來,並且可深入至電性連接墊112a的部份,而形成一開口 141,如第2A圖所示,此後於該導電柱12上形成銲錫 塊15之製程即如第一實施例所述,於此不再贅述。 18034 14 1299244 [第三實施例] 请麥閱第3A圖至第3B圖,係為本發明另一實施製法 的剖面示意圖,與前-實施例不同處在於該第—絕緣層13 僅有-層4版盍在導電柱12頂面’或是導電柱12頂面僅 ^部份面積沾有毛邊,如第3A圖所示,得以化學(ehemical) 清除或電漿(electric piasma)清除等方式 頂面的毛邊或薄膜,如此即可顯露導電柱二圖 所二’之後於該導電柱12上形成銲錫凸塊15,之製程即 如第一實施例所述,於此不再贅述。 Φ .
[第四實施例] …請參閱第4A圖至第411圖,係為本發明之另種電路板 形成導電結構之製程的剖面示意圖’與前述實施例不同處 在於該第一絕緣層13與第二絕緣層14之間形成一導電 層’藉由該導電層以在第二絕緣層14之開口⑷内形^鲜 料層15,詳細步驟分述如下。 如第4Α圖所示,首先提供一已形成有電性連接塾_ 的電路板丨卜於該電性連接墊112 a上形成_導電枝Η。 而在電路板11上形成電性連接墊112a及導電柱12之方 法,如第一實施例所述,於此不再贅述。 如第4B圖所示,接著於該電路板u上形成一第一p 緣層13。 < —如第4C圖所示,移除部分該第一絕緣層13表面,係 可藉機械研磨或電漿(electric plasma)移除等作薄化製程,” 使該導電柱12頂面顯露出來。 18034 15 1299244 恭如第4D圖所示,之後該第'絕緣 电層I6’使該導電層16與導電柱12遠曰上形成另一導 係如銅金屬或導電高分子等材料。 。而該導電層16 4E圖所示,於該導電層16上— 扣曰14。且在該第二絕緣層u作開口製/成;;第二絕 才主12上方之第-έ?7 έ矣 王以在该導| 12tS 巴緣層14形成—開口 14〗,佶兮、曾 2頂面之導電層16顯露在開口⑷内。使该¥電才主 如第4F圖所示,然後於該開口 作為電錢電極,而可在導電層16上 2由導電層Μ 如第4G圖所示,之後以化:、干料層15。 導電層16。 私除邊乐二絕緣層Μ所覆蓋之 如弟4H圖所示,最德兮名曰极 銲料屌η私, μ、干枓層15作加熱回銲,使兮 形成半球狀的銲錫凸塊15,,如此即; 在電路板11上形成用以連接外 此即可 [第五實施例] 接卜路的銲錫凸塊15’ 。 1=閱Ϊ5Α圖至? %圖,係為上述實施製法的另-。$思圖’與Μ —實施例不同處在於顯露該導電柱 m化製程’係以雷射開口 Uaser)或化學钮刻 ⑽enncal etching)僅移除位在導電杈} 2頂面的第_絕緣層 二’使該導電柱12頂面得顯露出來而形成一開口⑶,如 弟5A圖所示’之後於其上形成前述之導電層16及第二絕 、彖層14 ’如f 5B圖及帛5C圖所示,此後於該導電柱u 上形成銲錫凸塊15’之製程即如第四實施例所述,於此不 18034 1299244 再贅述。 [第六實施例] 、請參閱« 6A圖至» 6C圖,係為上述以雷射開口⑽㈣ 或化學蝕刻(chemical etching)移除位在導電 一絕緣層13實施製法的另-實施剖面示意圖,與 例不同處在於該開口 131係深入至電性連接t ιΐ2&的部 份’使該導電柱12頂面及周圍完全顯露出來,如第6a圖 所示二於其上再形成導電層16及第二絕緣層14,如第6B 圖及第圖所示,之後於該導電柱12上形成銲錫凸塊 15 如第四實施例之製程,於此不再贅述。 [第七實施例] '請參閱第7A圖至第7D圖,係為本發明另一實施之製 法剖面示意圖,與前一實施例不同處在於該導電柱I〕僅= 部份面積沾有毛邊,如第7A圖所示,因此得以化學 (^micaD清除或電漿(心心plasma)清除等方式移除該 導,柱12的毛邊或薄膜,如此即可顯露導電柱12的頂面, 如第7B&圖所示,於其上再形成導電層“及第二絕緣層 W,如第7C圖及第7D圖所示,之後於該導電柱上形 成銲錫凸塊15,如第四實施例之製程,於此不再贅述。》 a由上述之各實施方式,係在電性連接墊112a上先形成 加局的導電柱12,如此即可免除習知製程之第一絕緣層上 ,線路層必須另外形成保護層’造成表面不平整及增力曰口製 私=複竑性。之後再形成第一絕緣層13,此後再於其上形 成第二絕緣層14(或導電層16與第二絕緣層14),而在第y 17 18034 1299244 -絶緣層14髮作開σ製程僅需製作—次,而可免 位的困難度。 1 、1所述’以上僅為本發明之較佳實施例而已,並非 限:本發明之實質技術内容範圍,本發明之實質技術 廣義地定義於下述之申請專利範圍中,任何他人完 土〆 右疋與下逑之申請專利範圍所定義 者係元全相同,亦或為同一箄 . J 寺效、交更,均將被視為涵蓋於 此申請專利範圍中。 、 【圖式簡單說明】 第1A至11圖係為本發明之電路板形成導電結構之f 程的第一實施製法剖面示意圖; 、 2A—至2F圖係為本發明之電路板形成導電結义 程的弟一貫施製法剖面示意圖; 。至3B圖係為本發明之電路板形成導電結構之製 私的第二實施製法剖面示意圖; 、 第4A至4HU係為本發明之電路板形成導電結構之制 程的第四實施製法剖面示意圖; 衣 第5A至5C圖係為本發明之電路板形成導電結 程的第五實施製法剖面示意圖; 衣 第0A至0C圖係為本發明之電路板形成導電結 程的第六實施製法剖面示意圖; 衣 第7A至7D圖係為本發明之電路板形成導電結 程的第七實施製法剖面示意圖; 、。 衣 第8A至8G圖係為習知電路板形成導電結構之製程刊 18034 18 1299244 面示意圖; 第9A至91圖係為另一習知電路板形成導電結構之製 程剖面示意圖; 第10A至10H圖係為又一習知電路板形成導電結構之 製程剖面示意圖;以及 第11A至111圖係為再一習知電路板形成導電結構之 製程剖面示意圖。 【主要元件符號說明】 11、21 電路板 110 、 16 、25 導電層 111a、113a 、m、14 卜 231 開口 111 第一阻層 112 、 211 線路層 112a、211a 電性連接墊 113 第二阻層 12 ^ 26 導電柱 13、22 第一絕緣層 14、23 第二絕緣層 15、24 銲料層 15, 銲錫凸塊 212 保護層 221 第一開口 231 第二開口 24, 銲錫凸塊 30 連貫開口 19 18034