TWI298530B - Electronic device embedded with semiconductor package(s) - Google Patents
Electronic device embedded with semiconductor package(s) Download PDFInfo
- Publication number
- TWI298530B TWI298530B TW095125716A TW95125716A TWI298530B TW I298530 B TWI298530 B TW I298530B TW 095125716 A TW095125716 A TW 095125716A TW 95125716 A TW95125716 A TW 95125716A TW I298530 B TWI298530 B TW I298530B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor package
- electronic device
- wafer
- embedded
- circuit board
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
.1298530 九、發明說明: 【發明所屬之技術領域】 本發明係有關於半導體封裝件之電子奘罟,杜 衣且符別係 有關於一種嵌埋半導體封裝件之電子裝置。 ^ 【先前技術】 泛舉記憶卡、記憶體模組、手機通訊板、電腦(。、 筆記型電腦)主機板或顯示卡等電子裝置,無不朝。或
效能、微小化與薄化發展。然在發展過程中仍要^向 其製造可行性、成本、良率與可修補性等因素。慮 在以往的電子裝置中會表面接合上至少一半 封裝件。&第1圖所示’一種習知的電子裝i 1 〇〇體 少包含-印刷電路110、至少_半導體封裝件至 以及適當所需之被動元件130等等。該半導0 120主要包含有晶片載體121、晶片122、封膠體二牛 與鮮球124,晶片I,,展冰番认分 3 、 2係汉置於戎日日片載體j 2 i 並以鮮線1 2 5使該# y彳〇 9夕左曰| 文邊日日片122之鋅墊122a電性連 晶片載體1 2 1。η二a L 钱至该 目月,J吊見地,該半導體封裝件 為球格陣列(BGA144壯,# ^ 〇係 ^ )封農型態,複數個銲球124係陣列壯 s免在該晶片載體j T ± ^ 羞 1?π ^ ^ 21之一下表面。當該半導體封裝件 1 2 0表面接合至访 件 w Ρ刷電路板11 〇之外表面,^ 裝置100之整髀衣卸°玄電子 ^ 又係包含了該印刷電路板1 1 0之厚
度、該半導體封I _ 、牛120之厚度與該些銲球124之球 南’不符合薄化鱼他 ^ ^ „ /、微小化之要求,在有限高度内無法 密集配置該電子奘里 … 、置100,該半導體封裝件12〇容易 5 1298530 受到碰撞而導致銲球1 2 4之掉球或電性斷路。 如第2圖所示’另一種習知的電子裝置2〇〇係採用 直接晶片連接(Direct Chip Attachment,DCA)技術,晶
片2 2 0及被動元件2 3 0係直接裝設在一印刷電路板2 i 〇 上,以銲線2 2 2電性連接該晶片2 2 0之銲墊2 2 1至該 印刷電路板2 1 0,再以一封膠體223塗敷在該印刷電 路板210上’以畨封該晶片220。由於晶片220是不 先封没成半導體封裝件,故能小幅降低電子裝置2Q0 之厚度。但此一電子裝置200所採用的晶片22〇必須 是已知良好晶粒(K G D)且在模組過程不能有失誤,否 則會產生高不良率並且不良的晶片22〇是無法被拆卸 修補。 【發明内容】 為了解決上述之問題,本發明之主要目的係在於提 供一種嵌埋半導體封裝件之電子裝置,能增加半導體 封裝件之嵌埋深度,在有限高度下接合半導體封裝件 與印刷電路板,且能在模組測試夂後容易脫拔半導體 封裝件進行修補。 本毛月的目的及解決其技術問題是採用以下技術 方案來實現的。本發明揭示一種嵌埋半導體封裝件之 電子裝置,其係包含一印刷電路板以及至少一半導體封裝 件。該印刷電路板係具有至少一容穴,纟該容穴之至少一側 壁係形成有複數個内接端。該半導體封裝件係嵌埋該容穴 内-亥半導體封褒件包含_晶片載體、_晶片、—封膠體以 6 '1298530 •及複數個導電球,其中該些導電球係設置於該晶片載體之一 側面、接口至該些内接端,並使該半導體封裝件不填滿該 - 容穴。 ' 本毛明的目的及解決其技術問題還可採用以下技 術措施進一步實現。 在削述的電子裝置中,另包含有一液態填充膠,其係 填滿於該谷穴與該半導體封裝件之間的缝隙並密封該些導 電球。 • 纟前述的電子裝置中,該容穴係為一貫通孔。 在刖述的嵌埋半導體封裝件之電子裝置中,該印刷 電路板係為一硬質多層板。 在刖述的電子裝置中,該印刷電路板係選自於通訊 板、記憶卡之載板與記憶體模組之模組板。 在前述的電子裝置中,該印刷電路板之一側係形成有 複數個金手指。 • 在前述的電子裝置中’該晶片係為一記憶體晶片。 在前述的嵌埋半導體封裝件之電子裝置中,另包含 有一散熱片,其係貼附於該印刷電路板。 在前述的電子裝置中’該半導體封裝件之晶片載體係 具有一表面導熱層’其係熱麵合(thermally C0Upiecj)至該散熱 在前述的電子裝置中,該些内接端係為側面金屬墊。 • 在前述的電子裝置中,該些内接端係為縱切之鍍通孔。 • 在前述的電子裝置中’該些導電球係為銲球,並以回 7 ,1298530 銲方式接合至該些内接墊。 【實施方式】 •‘ 在本發明之第一具體實施例中,配合參閱第3及4 / 圖,揭示一種嵌埋半導體封裝件之電子裝置300。 如第3及4圖所示,該電子裝置3〇〇主要包含一印刷電 路板310以及至少一半導體封裝件32〇。該印刷電路板31〇 係具有至少一容穴311,在該容穴311之至少一側壁312係 形成有複數個内接端313,如側面金屬墊。在本實施例中, # 該印刷電路板31〇係可為一硬質多層板’例如該印刷電路板 3 10係可選自於通訊板、記憶卡之載板與記憶體模組之模組 板之其中之一,在该印刷電路板3 1 〇之外表面可結合有各式 被動元件340或電子零組件。此外,該容穴3丨丨係可為一貫 通孔,以利取放吸嘴上下方向之吸附固定。另,該容穴 之尺寸係可大於該半導體封裝件32〇之尺寸。 該半導體封裝件320係嵌埋該容穴311内。該半導體封 • 裝件320主要包含一晶片載體321、一晶片322、一封膠體 3B以及複數個導電球3M。該晶片322係設置於該晶片载 體32 1上,該晶片載體32〖係可為小型印刷電路板、電路薄 膜或導線架,並可利用複數個銲線或凸塊使該晶片322之銲 墊322A電性連接至該晶片裁體321,並以該封膠體323密 封該晶片322。在本實施例中,該晶片322係可為一記憶體 晶片’如快閃記憶體或是動態隨機存取記憶體。 不同習知球格陣列封裝件(BGA package),該些導電球 324係設置於該晶片載體321之一側面321入,以接合至該些 8 ;1298530 内接端313,並使該半導體封料32q不填滿該容穴川。 因此,該電子裝置_能增進該半導體封裝件⑽之嵌埋深
度。在㈣之後,該半導體封裝件32()可電性導通至該印刷 電路板31G且不明顯凸出於該印刷電路板㈣之外表面,而 能進行模組測試。當測得不良的半導體封跋件KG,可以容 易地由該容穴3U内拔除不良的半導體封裝件32〇,並更換 另一半導體封裝件320。因此,該電子裝置3〇〇之最大高 度可接近該印刷電路板31〇之厚度,可運用於各式可 攜式電子產品,並使該半導體封裝件32〇不易被碰傷。 如第4圖所示,在本實施例中,該些導電球324係可設 置於該晶片載體321之四周側面321A,並且該些導電球324 係可為銲球。#中-冑已知的球接合方法係使用回銲方法使 忒些導電球3 24焊接接合至該些内接端313,該些導電球324 在熔融時會有高表面張力,使該晶片載體321之側面32i A 對準在忒些内接端313之水平面,自動調整該半導體封裝件 320到預定的嵌埋深度。 較佳地,該電子裝置300可另包含有一液態填充膠 330,其係填滿於該容穴3丨丨與該半導體封裝件32〇之間的 縫隙並密封該些導電球324。通常該液態填充膠33〇係形成 在测試之後,能使該半導體封裝件32〇 一體化堅固結合至該 印刷電路板3 1 0。在本實施例中,該液態填充膠33〇係可選 自底部填充膠(underfill matedal)、液態環氧樹脂(Hquid epoxy resin)或非導電膠(NCP)等。 在本發明之第二具體實施例中,揭示另一種嵌埋半 9 V1298530 導體封裝件之電子裝置。第5圖為該電子裝置400之 截面示意圖。第6圖為該電子裝置400之俯視示意圖。 如弟5及6圖所示,該電子裝置400主要包含一印刷電 路板410以及至少一半導體封裝件42〇。該印刷電路板410 係具有至少一容穴411,在該容穴411之至少一側壁412係 形成有複數個内接端4 13。較佳地,該些内接端4 13係可為 縱切之鍍通孔,有助於導電球424之球對位(如第6圖所示)。 在本實施例中,該印刷電路板410係可為記憶卡之載板或是 纪憶體模組之模組板,在該印刷電路板4丨〇之一側(如第6 圖所不)或是底面係形成有複數個可供插拔連接之金手指 414。為了增加散熱性,該電子裝置4〇〇可另包含有一散 熱片440,其係貼附於該印刷電路板4 1 0之其中一表面。可 利用一黏著層430黏著該印刷電路板4 1 〇與該散熱片440。 該半導體封裝件420係嵌埋該容穴411内,該半導體封 裝件420包含一晶片載體421、一晶片422、一封膠體423 、、及複數個導電球424,該晶片422之銲墊422A係以銲線 或其它電連接元件電性連接至該晶片裁體421且被該封膠體 423_所密封。其中,該些導電球424係設置於該晶片載體421 之側面421A,以接合至該些内接端413,並使該半導體封 裝件420不填滿該容穴411。一種導電球424接合至内接端 炎的方+去係可運用導電膠、非導電顆粒膠(NCP)或錫膏(圖 '、、)等材料達成。如第6圖所示,該些導電球424係可 曰;§、曰曰片載體421之其中兩對應侧面42丨A。較佳地, 載體421係具有一表面導熱層421B,如銅箔,其係 ‘1298530 • 熱耦合至該散熱片440,以快速導散該半導體封裝件42〇發 出之熱量。一液態填充膠450係可填滿於該容穴411與該半 ' 導體封裝件420之間的縫隙並密封該些導電球424,以增進 • 產品一體結合性。 如第6圖所示,該電子裝置400係為一種薄片型可攜式 電子產nu,如圯憶卡或圮憶體模組,同時兼具有產品薄化與 良好散熱性的功效,該印刷電路板410可插接至一插槽 • 460,藉由該些金手指414能與外部電子裝置電性導通。因 此本發明之電子裝置400能增進對半導體封裝件42〇之嵌 埋深度,在有限高度下嵌埋至少一半導體封裝件42〇而呈薄 片狀,並使該半導體封裝件42〇不易受碰傷,解決導電球々Μ 觉撞擊而掉球的問題。 X上所述,僅是本發明的較佳實施例而已,並非對 i明作任何形式上的限制,雖然本發明已以較佳實 例揭路如上,然而並非用以限定本發明,任何熟悉 I本項技術者,在不脫離本發明之技術範圍内,所作的 住何簡單修改、等效性變化與修飾,均仍屬於本發明 的技術範圍内。 【圖式簡單說明】 1圖:一種習知表面接合有球格陣列封裝件(bga) 之電子裝置之截面示意圖。 第2圖·另一種習知直接晶片連接(DcA)之電子裝置之 截面示意圖。 " 圖·依據本發明之第一具體實施例,一種嵌埋半 11 /1298530 導體封裝件之電子裝置之截面示意圖。 第4圖:依據本發明之第一具體實施例,該電子裝置 之俯視示意圖。 第5圖:依據本發明之第二具體實施例,另一種嵌埋 半導體封裝件之電子裝置之截面示意圖。 第6圖··依據本發明之第二具體實施例,該電子裝置 之俯視示意圖。 【主要元件符號說明】
100 電 子 裝置 110 印 刷 電路板 120 半 導 體封 裝 件 121 晶 片 載體 122 晶片 122A 銲墊 123 封 膠 體 124 群球 125 銲 線 130 被 動 元件 200 電 子 裝置 210 印 刷 電路' 板 220 晶 片 22 1 銲墊 222 焊 線 223 封 膠 體 230 被動元件 300 電 子 裝置 3 10 印 刷 電路 板 3 11 容 穴 3 12 側壁 3 13 内 接端 320 半 導 體封 裝 件 32 1 晶 片 載體 321 A -側面 322 晶 片 322A 銲墊 12 '1298530
323 封 膠 體 324 導電 球 330 液 態 填 充膠 340 被動 元件 400 電 子 裝 置 410 印 刷 電 路板 411 容穴 413 内 接 端 414 金手 指 420 半 導 體 封裝件 421 晶 片 載 體 42 1A m 面 421B 表面導熱層 422 晶 片 422A 銲 塾 423 封 膠 體 424 導電 球 430 黏 著 層 440 散熱 片 460 插 槽 412側壁 450液態填充膠
13
Claims (1)
- v 1298530 十、申請專利範園: 1、—種嵌埋半導體封裝件之電子裝置,主要包含: 17刷電路板,其係具有至少一容穴,在該容穴之至少 一側壁係形成有複數個内接端;以及 v半導體封裝件,其係嵌埋該容穴内,該半導體封 裝件包含-晶片載體、一晶片、一封膠體以及複數個導 電球’其中該些導電球係設置於該晶片載體之一側面, I 以接合至該些内接端,並使該半導體封裝件不填滿該容 穴。 2、 如申請專利範圍第i項所述之嵌埋半導體封裝件之電子 襞置,另包含有一液態填充膠,其係填滿於該容穴與該 半導體封裝件之間的縫隙並密封該些導電球。 3、 =申請專利範圍第i項所述之嵌埋半導體封裝件之電子 衣置’其中該容穴係為一貫通孔。 如申明專利範圍第i項所述之嵌埋半導體封裝件之電子 > 裝置,其中該印刷電路板係為一硬質多層板。 5、如申請專利範園第i項所述之嵌埋半導體封裝件之電子 裴置,其中該印刷電路板係選自於通訊板、記憶卡之載 板與記憶體模組之模組板之其中之一。 申μ專利範圍第1項所述之嵌埋半導體封裝件之電子 7裝置,其中該印刷電路板之一側係形成有複數個金手指。 7如申請專利範圍第丨項所述之嵌埋半導體封裝件之電子 裝置,其中該晶片係為一記憶體晶片。 8如申請專利範圍第丨項所述之嵌埋半導體封裝件之電子 14 v;I298530 裳置’另包含有一散熱片,其係貼附於該印刷電路板。 9、如申請專利範圍第8項所述之嵌埋半導體封裝件之電子 裝置’其中該半導體封裝件之晶片載體係具有一表面導 熱層’其係熱耦合(thermally coupled)至該散熱片。 1 0、如申請專利範圍第i項所述之嵌埋半導體封裴件之電 子裝置’其中該些内接端係為側面金屬墊。 11如申凊專利範圍第1項所述之嵌埋半導體封裝件之電 子裝置,其中該些内接端係為縱切之鍍通孔。 12、如申請專利範圍第i項所述之嵌埋半導體封襄件之電 子裝置,其中該些導電球係為銲球,並以回銲方式接合 至該些内接塾。 15
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW095125716A TWI298530B (en) | 2006-07-13 | 2006-07-13 | Electronic device embedded with semiconductor package(s) |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW095125716A TWI298530B (en) | 2006-07-13 | 2006-07-13 | Electronic device embedded with semiconductor package(s) |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200805593A TW200805593A (en) | 2008-01-16 |
TWI298530B true TWI298530B (en) | 2008-07-01 |
Family
ID=44766127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095125716A TWI298530B (en) | 2006-07-13 | 2006-07-13 | Electronic device embedded with semiconductor package(s) |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI298530B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9431327B2 (en) | 2014-05-30 | 2016-08-30 | Delta Electronics, Inc. | Semiconductor device |
-
2006
- 2006-07-13 TW TW095125716A patent/TWI298530B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200805593A (en) | 2008-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9349713B2 (en) | Semiconductor package stack structure having interposer substrate | |
JP4805901B2 (ja) | 半導体パッケージ | |
JP3762844B2 (ja) | 対向マルチチップ用パッケージ | |
TWI393228B (zh) | 覆晶及焊線封裝半導體 | |
JP4332567B2 (ja) | 半導体装置の製造方法及び実装方法 | |
US7511371B2 (en) | Multiple die integrated circuit package | |
JP2644711B2 (ja) | 金属の回路基板を有するチップスケールのパッケージ | |
US20140335657A1 (en) | Stack packages having fastening element and halogen-free inter-package connector | |
US20060289989A1 (en) | Intrinsic thermal enhancement for FBGA package | |
JP2008166440A (ja) | 半導体装置 | |
US20120020040A1 (en) | Package-to-package stacking by using interposer with traces, and or standoffs and solder balls | |
KR20150094135A (ko) | 반도체 패키지 및 이의 제조방법 | |
US9171827B2 (en) | Stack type semiconductor package | |
TW432558B (en) | Dual-chip packaging process and method for forming the package | |
US20020079594A1 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
KR20090071349A (ko) | 와이어 본딩된 낮은 프로파일의 usb 디바이스 | |
JP2005093551A (ja) | 半導体装置のパッケージ構造およびパッケージ化方法 | |
TW200408093A (en) | Packaging structure having connector | |
JP2006295183A (ja) | 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。 | |
JP2003243605A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
TW200421587A (en) | Multi-chip module | |
CN221327699U (zh) | 基于SiP封装技术的厚膜塑封芯片封装结构及电路板 | |
TWI298530B (en) | Electronic device embedded with semiconductor package(s) | |
US6469903B1 (en) | Flexible printed circuit and semiconductor device | |
CN100463155C (zh) | 嵌埋半导体封装件的电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |