TWI294171B - - Google Patents

Description

1294171

發明領域 是有η關的製程技術…別 背景技術 半導體積體電路的萝轺早搞甘、— 將沪定雷玖撕中其複雜的過程，目的在於 面積基底上。其中，：縮小製作在一小 I ΓΓ 性連接’方得以發揮所期望之功

積體電路之金屬化製程（metallization)， 除了衣作各層導線圖案之外，並藉助介層窗 (^o^tac^t/via)構造，以作為元件接觸區與導線之間，或 疋夕層V線之間聯繫的通道。近年來，為配合元件尺 小化的發展，具有低介電常數(1〇w_k)之有機聚合物材細 料，已逐漸被應用來作為金屬層間介電層（inter_metai dielectric)，以降低元件之寄生電容和RC延遲，從而 昇積體電路的操作效率。在習知技藝中用來作為金屬間\ 電層的材料包括有：電漿氧化矽（ΡΕ-〇χ ; plasma ；， enhanced oxide)、電漿四乙氧基矽玻璃（pe — te〇s ; Plasma enhanced tetraethyl orthosilicate glass). 旋塗式玻璃、低介電常數之介電材（如D〇w —c〇ring公司生 產的F0X-1 5)等。深次微米製程的發展更突顯出某些特定 半導體製程技術的重要性，如微影和乾式蝕刻等製程。古 精密型曝光儀器和高感光材料的發展已使光阻層上的次Z 米影像可以容易地獲得’ ^者，先進乾式蝕刻的設備與技

0503-8136TWF1(N)；daphne.p t c $ 5頁 1294171 月 修正 曰 ^號 91121118 五、發明說明（2) 術應用於超大型積體電路晶片之製造上 微米影像可以㈣地描摹至其下的先=上= 尺寸除了上述先進製程二的：新=

須研發其他特殊製程或結構。 T 今丨隨ΐί導體製程技術發展，線寬及接觸窗的尺寸愈來 m衫方面為達到要求，於是須加入介電抗反射； :C ric anti - reflection coating，DARC)並降低光 阻厚度，以達到：i所須之經喊库 机人& t低光 為，成刀，调整所含氮、鉀成分，可以為氧化矽(㈣）、 化矽（SWN)、摻碳氧化矽（Si〇c)#。蝕刻方面因x為無 適*方式提昇光阻層與抗反射層間之蝕刻選擇性，且^ ^ 厚度降低，且製程上之深寬比愈來愈大，於是造成臨界 寸（critical dimension)損失嚴重及被蝕刻層條紋， (striated)發生等問題。在一般積體電路製程的蝕刻程序 中，由於光阻層與被蝕刻層間的蝕刻選擇性不大，因此用 來當作罩幕的光阻層也會在蝕刻過程中受到損傷而減少厚 度，而造成不佳的光阻層與抗反射層間之蝕刻選擇性及蝕 刻停止。 如第1圖所示，一般習知在基底或半導體元件丨〇、低 介電常數之介電層12上，形成微影舆蝕刻製程中的抗反射 層14時，通常是以甲矽烷（SiH4)與二氧化碳作為前趨物， 並選擇性的以氦氣作為載氣，而沈積得到高含碳量的抗反 射層14 ’然而當以光阻層16圖案作為罩幕蝕刻這種高破 量的抗反射層1 4以及蝕刻低介電常數介電層丨2時，常會有 #刻停止的問題’特別是在圖案密度較為稀疏的疏離式介 1294171 ___案號 91121118 五、發明說明（3)

層窗姓刻（iso via etch)時，而造成介層窗開口的困難 上述問題亟需有效的改善之道。 發明概述 有鐘於此，本發明的主要 内連線的製造方法，上述方法 加入氫氣，使氫與過多的碳結 度，並於蝕刻介電層的同時或 程序，使得介層窗蝕刻程序不 通發生，也就是說，在圖案密 蝕刻時，不會再發生介層窗^ 避免如凱文式介層窗（Kelvin 為達成上述之目的，本發 造方法，適用於一半導體基底 常數介電層，此方法包括下列 層表面施行一沈積程序，以形 f沈積程序係採用含矽氣體與 氣體作為反應氣體；以一光阻 f反射層；以及以該光阻層及 幕蝕刻該低介電常數介電層， 中在士述處理過程中或之i加 為了讓本發明之上述 日;顯易懂，下文特舉若干較佳 作詳細說明如下： 目的就是在 係於抗反射 合，而減少 之後，加上 會有低圖案 度較為稀疏 口不全的問 iso via)的 明提出一種 於提供一種金屬 層的前趨物中， 矽-碳鍵結之濃 氳氣之電漿處理 密度依存性的問 的疏離式介層窗 題。此外，亦可 電容延遲效應。 金屬内連線的製 其表面上包含有一低介電 步驟：於該 成一無氮抗 含氧氣體， 層圖案作為 該無氮抗反 以到·介 上一氫氣之 他目的、特 貫施例，並 低介電常 反射層， 加上氫氣 罩幕姓刻 射層圖案 層窗或溝 電漿處理 徵、及優 配合所附 數介電 其中上 之混合 該無氮 作為罩 槽，其 程序。 點能更 圖式’

第7頁 1294171

實施例 β 列係根據本發明之方法應用线嵌結構的钔今 屬内連線製程上’一般雙鑲嵌鋼製程大致可歸納為=金 1)先做溝槽（Trench first)的製程，2)先做介層二. f irsO的製程，以及3)自動對準（self_aligned)製(程u 方便起見，以下僅以先做介層窗的製程為例進行說 : 熟悉此技藝人士亦可應用於其他製程。

請參照第2 Α圖，其顯示本實施例之起始步驟。桿號 1 00的部分，可能包含數層金屬内連線與數個電性上^相^互 連接的半導體元件’如M0S電晶體、電阻、邏輯元件等， 為簡化圖式起見，低介電常數介電層1〇2以下的半導體基 底與積體電路元件僅以標號1 〇 〇代表之。 & 低介電常數介電層102代表一低介電層常數之介電材 料’通常是掺碳或摻氫之氧化矽（Si 〇C:H)類介電材料，例

如氫摻雜氧化層（HSQ，hydrogen silses - Quioxane)、甲 基摻雜氧化層（MSQ; methyl silsesquioxane)、氫摻雜聚 氧化層（H-PSSQ; hydrio polysilsesqu ioxane)、甲基摻 雜聚氧化層（M-PSSQ; methyl polysilsesquioxane)、笨 基摻雜聚氧化層（P-PSSQ; phenyl polysilsesquioxane)、摻氟聚對二甲苯醚（FLARE;

Allied Signal 或 Microwave Materials 產製）、芳香族碳 氫化合物（SiLK;Dow Chemical 產製）、乾凝膠（Xerogel)、 超微孔玻璃（Nanoglass)、及聚芳浠醚- 2(PAE-2)等。上述 材料的介電常數一般在3左右，但範圍可介於1〜4之間。此 介電層可以化學氣相沈積（CVD)，或是以旋塗（spin

〇5〇3-8136TlVFl(N)；daphne.ptc 第 8 頁 1294171 修正 曰 案號 91121118 五、發明說明（5) coat ing)的方式沈積在基底上，然後經過固形 成如圖中所示之介電膜。 接下來，本發明利用一沈積程序丨〇 3，於上述低介電 常數之金屬間介電層上形成一無氮抗反射層丨〇4，上述沈 積程序係採用含矽氣體與含氧氣體，加上氫氣之混合氣體 作為反應氣體。上述氫氣之氣體流量介於1 〇〜1 〇 , 之間，以50Osccm為佳。上述之含矽氣體包括，但不限 於，例如甲矽烷（Sil)、乙矽烷（Si^)、三甲基石夕燒 (trimethylsi lane)、或四甲基石夕烧 (tetramethy lsi lane)，以曱矽烷為佳。上述含石夕氣體之 氣體流量介於10〜10,000sccm之間，以400sccm為佳。上述 之含氧氣體包括，但不限於，例如二氧化碳（C 〇2)、一氧 化碳（C0)、氧氣（02)、水（H20)、過氧化氫（H2〇2)，以二氧 化碳為佳。上述含氡氣體之氣體流量介於10〜10, 〇〇 Gseem 之間’以1，0 0 0為佳。上述之沈積程序亦可利用氦或氮作 為載氣。根據本發明方法，此沈積程序可以一般化學氣相 沈積法施行，其中該處理時間介於1〜1，0 00秒之間；操作 壓力介於0.1 MTorr〜100 Torr之間，以5 Torr為佳；操作 功率介於10〜1 0,000 Watt之間，以600Watt為佳；操作頻 率介於ΙΟΚΗζ〜14GHz之間，以13·56ΜΗζ為佳；操作溫产介 於10〜1，0 0 0 °C之間，以35 0 °C為佳。上述之沈積程序藉 由加入氫氣，使氫與過多的礙結合，而減少石夕—碳鍵結之 濃度。 請參照第2Β圖，接下來，以旋轉塗佈方法形成一光阻 層106覆蓋在無氮抗反射層104表面上，並以一微影成像程

酬

0503-8136TWFl(N);daphne.ptc 第9頁 1294171

序定義出蝕刻圖案。之後，再利用上述光阻声ι〇6 :罩幕，蝕刻無氮抗反射層1〇4，以形成所需曰的蝕刻圖田 Λ參Λ第託圖，利用上述光阻層106及無氮抗反射層 入二案虽作罩幕’蝕刻低介電常數介電層102，以形成-"層囱Α。在進行蝕刻的過程中或之後’可以施行一氫氣 之，漿處理程序，冑可防止㈣中斷，因 延遲效應（RC delay)。 除去光阻層106之後，接下來依照傳統鑲嵌式製程， 以微影與㈣方法形成_溝槽，騎全面性的沈積，以在 内連線介層窗與溝槽的底部與側壁形成一金屬阻障層 108。此阻障層108可幫助後續金屬的附著並防止其擴散， 對銅而言適當的擴散阻障層材料包括：鈕（Ta)，氮化鈕 (，TaN)，氮化鎢（醫），或是習知製程中常用的氮化鈦（TiN) 等。接著，以化學氣相沈積法（CVD)、物理氣相沈積法 (PVD)，或電鍍沈積法（Eiectr〇plating)在阻障層1〇8上沈 積銅金屬層11 〇 ’並使其填滿前述之内連線溝槽。較佳 者，可利用離子化金屬電漿（IMP)先在基底上沈積一層厚 約3 0 0〜1 5 0 0埃的晶種層，然後再以電鍍法完成銅導電層的 沈積。通常阻障層與晶種層的沈積程序可在多腔反應室 (cluster chamber)的不同腔中依序完成而不破真空，藉 以提高製程的可靠度與產能。 完成阻障層1 〇 8與銅金屬層丨丨〇的沈積後，以化學機械 研磨法進行平坦化，將内連線介層窗與溝槽以外的銅金屬 層11 0與阻障層1 〇8去除，即可得到第2E圖所示的結構。研

0503-8136TWF1(N);daphne.p t c 第10頁 1294171 __案號91121118 年月日 倏1 五、發明說明（7) 磨的過程包括：銅金屬的研磨、阻障層的研磨、以及最後 一道氧化物拋光（oxide buff ing)的手續，其中各階段係 使用不同的研磨漿液。 實施例2 :先做溝槽的製程 請參照第3 A圖，其顯示本實施例之起始步驟。標號 2 0 0的部分，可能包含數層金屬内連線與數個電性上相互 連接的半導體元件，如M0S電晶體、電阻、邏輯元件等， 為簡化圖式起見，低介電常數介電層202以下的半導體基 底與積體電路元件僅以標號200代表之。 低介電常數介電層202代表一低介電層常數之介電材 料，通常是矽氧碳氫（Si OC: H)類介電材料，例如氫摻雜氧 4 匕層（HSQ， hydrogen si 1 ses-qu i oxane )、甲基摻雜氧 4匕 層（MSQ; methyl silsesquioxane)、氫摻雜聚氧化層 (Η - PSSQ; hydrio polysi 1 sesqu i oxane )、甲基摻雜聚氧 化層（M-PSSQ; methyl polysilsesquioxane)、苯基摻雜 聚氧化層（P-PSSQ; phenyl polysilsesquioxane)、摻氟 聚對一甲苯醚（FLARE; Allied Signal 或Microwave Materials產製）、芳香族碳氫化合物（siLK;Dow Chemical 產製）、乾凝膠（Xerogel)、超微孔玻璃（Nanoglass)、及 聚芳浠醚-2 (PAE-2)等。上述材料的介電常數一般在3左 右，但範圍可介於1〜4之間。此介電層可以化學氣相沈積 (CVD)，或是以旋塗（spin coating)的方式沈積在基底 上，然後經過固化（cur ing)形成如圖中所示之介電膜。 接下來，本發明利用一沈積程序2 〇 3，於上述低介電

0503-8136TWFl(N);daphne.ptc 第11頁 1294171 --案號91121118_车月 曰 铬if__ 五、發明說明（8) 系數之金屬間介電層上形成一無氮抗反射層204，上述沈 積程序係採用含矽氣體與含氧氣體，加上氫氣之混合氣體 作為反應氣體。上述氫氣之氣體流量介於1Q〜l〇，〇QQSeem 之間，以5 0 0 s c c m為佳。上述之含矽氣體包括，但不限 於，例如甲矽烷（SiH4)、乙矽烷（Si2H6)、三曱基矽烷 (trimethylsilane)、或四甲基石夕烧 (tetramethylsilane)，以甲矽烷為佳。上述含矽氣體之 氣體流量介於10〜l〇,〇〇〇sccm之間，以4〇〇sccm為佳。上述 之含氧氣體包括，但不限於，例如二氧化碳（C 〇2)、一氧 化碳（CO)、氧氣（〇2)、水（h20)、過氧化氫（h2〇2)，以二氧 化碳為佳。上述含氧氣體之氣體流量介於1〇〜1〇,〇〇〇sccm 之間’以1，0 0 0為佳。上述之沈積程序亦可利用氦或氬作 為載氣。根據本發明方法，此沈積程序可以一般化學氣相 沈積法施行，其中該處理時間介於丨〜丨，〇〇〇秒之間；操作 壓力介於0·1 MTorr〜100 Torr之間，以5 Torr為佳；操作 功率介於10〜1 0,000 Watt之間，以600 Watt為佳；操作頻 率介於ΙΟΚΗζ〜14GHz之間，以13·56ΜΗζ為佳；操作溫度介、 於10〜1，00(TC之間，以35(TC為佳。上述之沈積程序^藉 由加入氫氣，使氫與過多的碳結合，而減少矽—碳鍵結^ 濃度。 … 請參照第3Β圖，接下來，以旋轉塗佈方法形成一光阻 層206覆蓋在無氮抗反射層204表面上，並以一微影成像程 序定義出蝕刻圖案。之後，再利用上述光阻層2〇6圖案$當£ 作罩幕’姓刻無氮抗反射層204，以形成所需的蝕刻圖 案。

0503-8136TWFl(N);daphne.ptc 第12頁 1294171 __案號 91121m 五、發明說明（9) 全月日_^正 相麥照弟3C*圖，利用上述光阻層2〇6及無氮抗反射層 204圖案當作罩幕，蝕刻低介電常數介電層2〇2，以形成一 溝槽B。在進行蝕刻的過程中或之後，可以施行一氫氣之 電漿處理程序’將可防止蝕刻中冑，因而避免電容電阻延 遲效應（RC delay)。

除去光阻層206之後，接下來依照傳統鑲嵌式製程， 以微影與蝕刻程序形成一介層窗，進行全面性的沈積，以 在内連線介層窗與溝槽的底部與側壁形成一金屬阻障層 2 0 8。此阻障層2 0 8可幫助後續金屬的附著並防止其 對銅而言，適當的擴散阻障層材料包括：鈕（Ta)/，'氮化鈕 (TaN)，氮化鎢（WN)，或是習知製程中常用的氮化鈦（TiN) 等。接著，以化學氣相沈積法（CVD)、物理氣相沈積法 (PVD) ’或電鑛沈積法（Eiectr〇piafing)在阻障層Mg上沈 積銅金屬層2 1 0，並使其填滿前述之内連線溝槽。較佳 者，可利用離子化金屬電漿（IMP)先在基底上沈積一層厚 約3 0 0〜1 5 0 0埃的晶種層，然後再以電鍍法完成銅導電層的 沈積。通常阻障層與晶種層的沈積程序可在多腔反應室 (cluster chamber)的不同腔中依序完成而不破真空，藉 以提南製程的可靠度與產能。

完成阻障層208與銅金屬層210的沈積後，以化學機械 研磨法進行平坦化，將内連線介層窗與溝槽以外的銅金屬 層210與阻障層208去除，即可得到第3E圖所示的結構。研 磨的過程包括··銅金屬的研磨、阻障層的研磨、以及最後 一道氧化物拋光（oxide buf f ing)的手續，其中各階段係

0503-8136TWFl(N);daphne.ptc 第13頁 1294171 修正 案號 91121118 五、發明說明（10) 結果 以上之實施例1與2中無氮抗反射層104與2 04分別之 if光4結果可知’梦—碳/矽—氧比率位於〗25〇 Μ—】附过 白應小於1 8%。因此，添加氫氣之沈 碳鍵結之濃度。 艰狂斤曰7雒阼低7 雖然本發明已以一較隹每力a γ丨姐命 以限定本發明，任何熟習此：：:揭=ι，然其並非用 神t範…當可作各種之“L4 之精 濩乾圍當視後附之申請專利範圍所界定者為準本卷明之保 第14頁 0503-8136TWFl(N);daphne.ptc 1294171 案號 91121118 年 月 曰 修正 圖式簡單說明 第1圖為一剖面圖，用以說明習知技術。 第2 A〜2E圖為根據本發明實施例之蝕刻低介電常數材 料之方法中，先做介層窗的製造流程剖面圖。 第3 A〜3E圖為根據本發明實施例之蝕刻低介電常數材 料之方法中，先做溝槽的製造流程剖面圖。 [符號說明] 10、100、200〜基底與半導體元件； 12、102、202〜低介電常數介電層； 1 0 3、2 0 3〜沈積程序； 1 4〜抗反射層； 104、204〜無氮抗反射層； 16、106、206〜光阻層； 1 0、1 0 8、2 0 8〜阻障層； 110、210〜銅金屬層。

0503-8136TWFl(N);daphne.ptc 第15頁

Claims (1)

1294171 案號 9112111R 六、申請專利範圍 曰 修正 1 · 一種金屬内連線的萝 底’其表面上包含有_低介電5數;於-半導體基 列步驟： - 電層，此方法包括下 (a) 於該低介電常數介 層； ，丨電層表面形成-無氮抗反射 (b) 以一光阻層圖案作 以及 一 ”、、幕蝕刻該無氮抗反射層； (c )以該光阻層及兮你 該低介電常數介電層鼠j几反射層圖案作為罩幕蝕刻 θ Μ件到一開口。 圍第1項所述之金屬内連線的製造方 程序處理該開口。’更包括步驟⑷以-氫氣之電漿處理 3甘如申請專利範圍第丨項所述之金屬内連線的製造方 人# =中步驟（a)中形成無氮抗反射層係採用含矽氣體與 =虱氣體，加上氫氣之混合氣體作為反應氣體所沈積形 成0 、 、4·如申請專利範圍第3項所述之金屬内連線的製造方 士，其中該合矽氣體包括甲矽烷（s i h4 )、乙矽烷（s込& )、 三甲基矽烷或四曱基矽烧。 5 ·如申請專利範圍第4項所述之金屬内連線的製造方 法’其中該含矽氣體包括甲 '石夕烷。 6 ·如申請專利範圍第3項戶斤述之金屬内連線的製造方 法，其中該含矽氣體之氣體流量介於10〜10, 〇〇〇 sccnl之 間。 々比

第16貢 1294171

，其中該含氧氣體包=_項所述之金屬内連線的製造方 、過氧化氫。 —氧化碳、一氧化碳、氧氣、 皇號9112〗11^_ 申睛專利範圍 法 水 法 法 間 7 ·如申請專利範 8 ·如申請專利範圍 ’其中該含氧氣體【；_項所二之金屬内連線的製造方 Q J, * ^ ^ —氧化奴。 ，甘击—利範圍第3項所述之金屬内連線的製造方 ’、w 3氧乳體之氣體流量介於10〜1 0, 0 0 0 seem之 〇 、、10 ·如>' 請專利範圍第3項所述之金屬内連線的製造方 法’其中該氫氣之氣體流量介於10〜1 0, 0 0 0 seem之間。 、11 ·如申請專利範圍第3項所述之金屬内連線的製造方 法’其中該沈積處理時間介於1〜丨，〇 〇 〇秒之間。 1 2 ·如申請專利範圍第3項所述之金屬内連線的製造方 法’其中該沈積操作壓力介於〇.1 MTorr〜100 Torr之間’ 溫度介於1〇〜1，〇〇〇之間。 1 3 ·如申請專利範圍第3頂所述之金屬内連線的製邊方 法，其中該沈積操二圍率=%，0G"a…，操作 頻率介於ΙΟΚΗζ〜l4GHz之間。 ，、 法 14 ·如申請專利範圍第3項所述之金屬内連線的衣过 其中該沈積更包括一氦氣或氬氣作為載氣。 、皮 1 5 ·如申請專利範圍第丨項所述之金屬内連各、衣l 法 其中步驟（c )之開口為一介層窗 &沾制、皮 16·如申請專利範圍第15項所也之至屬内· 方法，其中該介層窗包括疏離式介層1^ (1S〇 VlS

0503-8136TWFl(N);daphne.ptc 第17頁 1294171 案號 91121118 年月曰 修正 六、申請專利範圍 1 7.如申請專利範圍第1 5項所述之金屬内連線的製造 方法，其中該介層窗包括凯文式介層窗（Kelvin iso via) 〇 1 8.如申請專利範圍第1項所述之金屬内連線的製造方 法，其中步驟（c )之開口為一溝槽。 Φ

0503-8136TWFl(N);daphne.ptc 第18頁 1294171

0503-8136TWFl(N);daphne.ptc 第2頁 1294171 案號91121118 年月日 修正

0503-8136TWFl(N);daphne.ptc 第3頁