TWI291657B - Initialization method for multiple processors - Google Patents

Description

Ϊ291657 九、發明說明： 【發明所屬之技術領域】 本發明係關於-種處理器之初始化方法，特別是—種多處理 器之初始化方法。 【先前技術】 隨著應用程式越來越多、越來越複雜，相對電腦祕愈加需 要更強的運算能力來處理大量的複雜任務。為了增進電腦系統的 處理效率，逐漸由單-多重處理器發展出多重處理器系統，以藉 =個處理器來平行執行處理—任務，如此—來，可較單一處理 1單獨執行處理任務的速度快很多。並且，當其中—處理器故障 ，，其餘的處理器亦能繼續接管它的I作，以維持電腦系統的穩 田二口丨丨根據上述優點，許多大型工作站或伺服H统多採 々夕^理Γ木構。然而’當處理器數量增加時，相對其初始化程 式即萬跟者修改。舉例來#失「 、 牛例木ϋ兄參妝弟1圖」，習知之支援八個處 η 初始化方去’首先進行八個處理器中之一的初始化（步驟 錢透過此處理器逐一偵測其他處理器（步驟120)，以確 否3多處理器平台（步驟122);其中，當支援多處理器 功進行勒始化（步驟13〇)，並確認初始化是否成 r .，；成功時，根據計數值重新編號（renumber)此 處理裔（步驟150)，並累舛呌勃庶，丰臟 卫累汁计數值（步驟160)，然後再確認是否 化），當有下—乂 170)(即是否已執行完八個處理器的初始 處理器時則返回「步驟⑶」，以確認其是否支援 1291657 多處理器平台。而當此處理器不支援多處理器平台或者是初始化 不成功時，則清除路由表（步驟180)，然後進行雙處理器的初始 化（步驟190)。通常，支援八個處理器之初始化方法亦可用以進 行雙處理器和單一處理器的初始化，因此於完成八個處理器之初 始化或清除路由表之後即會接續進行雙處理器的初始化和單一處 理器的初始化。 就支援四個處理器之初始化方法則大致上與支援八個處理 φ 态之初始化方法相同，僅於於執行初始化後，係進行是否已執行 完四個處理器的初始化的確認，以及於路由建立時需確定最多欲 支援幾個處理ϋ。由此可知，於習知技術中，人個處理器與四個 處理裔的初始化並無法相互支援，而需分別設置。因此，若提出 一可同時支援兩者之初始化方法，將可加速系餘純，並節省 初始化程式所佔存之空間。 【發明内容】 鑒於以上的問題，本發明的主要目的在於提供一種多處理哭 之初始化方法，藉萌決先術所揭露關題。 ” 因此，錢上述目的’本發日騎縣之多處理ϋ之初始化方 法’用以逐-祕化多個處理器，其中處理器之數量係為一第一 數量’包括有下列步驟··初始化第_數量之此些處理器中之一； 以初始化完成之處理器逐一偵 之慮理料0 處理器，以確認其所支援 理哭平多處理11平台；當此處理11所支援之處 °° 口 ’”、夕处理盗平台時，則根據第-路由表初始化此處理 6 1291657 為’並確認此處理器的初始化是否成功，以於初始化成功時，根 據一計數值將處理器重新編號之，並累計計數值；反之，當此處 理器所支援之處理器平台不為多處理器平台或是初始化不成功 日守，則確認計數值，藉以得知已完成初始化之處理器的數量，若 - 完成數量不小於第二數量時，則程式化第二路由表，並以此第二 路由表逐一進行第二數量之處理器的初始化，而當完成數量小於 第一數量時，則程式化第三路由表，並以此第三路由表逐一進行 _ 第三數量之處理器的初始化。其中，第一數量大於第二數量，且 弟一數量大於第三數量。 於此，路由表係用以規定兩處理器間之通訊路徑，因此於根 據路由表擁化處職的雜巾，主魏將此處理贿路由表中 相應之路㈣預設值填到處理器的寄存器中，並依據—計數值重 ^編號完赫始化的處㈣，以致於透過此路由騎可和此處理 益通訊。於此，計數值會由1開始，並逐-累計。

再者，於此可透過_於處理器中之—寄存器内的寄存值， ”口:夕、個處理益）、雙處理器（dualproce驗）或僅支援 單一處理器 其中第 〜、弟二和第三數量可分別為8個、4個和2個， 之产理和第三路由表射分麟域8個、4個和2 之處理态的路由表。 附 有關本發__與料，_合_條佳實施例詳細 1291657 明如下。 【實施方式】 以下舉出具體實闕以詳細_本發明之内容，並以圖示作 為辅助說明。說明中提及之符號係參照圖式符號。 、本發明主要是整合觀處之初始化方法和·處理器 之初始化方法，明齡始健式的可酿和魯棒性（減⑽）， 進而加快後續·的速度，並且能節省程式碼的量和初始化所需 的時間與系統空間。 於多處理器系統架構中，每個處理器會以高速傳輸匯流排連 接至其他處理H，以形成任意—處顧與其他處理器間之通訊。 於兩處理關的資料或指令之傳遞路徑可有許多齡徑，因此於 各個處理ϋ巾設置—路域輯單元，錄據路域（咖ingta㈣ 來f理通訊的路！，其中，路由邏輯單元會根據各種路徑上的即 日守利用等等因素來決定所縣的較路徑。糊來說，參照「第 2圖」，就八個處理器系統架構來說，其中之各個處理器210透過 具有特定頻寬之高速傳輸匯流排而直接連接至相鄰之處理器 210 ’並且於每個處理中設置一路由邏輯單元p，以管理通訊的路 徑，即資料的路由。因此，於系統執行前會先進行初始化，以確 認可執行之處理器。 其中於多處理器架構中，於系統開機時，基本輸入/輸出系統 (basic input/output system ; BI〇s)會先進行開機自我測試，並逐 進行各個處理裔的初始化，·於此，為方便說明，以下以執行八 1291657 哭由 乃次，I先，會先進行八個處理 : 為方便說明，以下稱之為第—處理器）的初始化（步 然贿透過此初始化完成之第—處理器逐—_其餘七 個處翻（為方便說明，以下稱之為第二處理器）（步驟則， 以確私二處理器是否支援多處理器平台（步驟322)。 其中，當第二處理器支援多處理器平台時，根據路由表進行 初始化第二處理器（步驟33G)，接著確認初始歧否成功（步驟 34〇) ’於成功時，根據計數值飾編號（職▲) 之第二處理器（步驟聊織，累計計數值（步驟細），再確 遇是否有下-第二處理器（步驟37G)(即是否已完成七個處理器 的初始化），當有下—第二處理II時則返回「步驟似」，以反覆 執行上述步驟直至完成七個處理器之初始化。 再者’當第二處理ϋ不支援多處驾平台或者是初始化不成 =時’則確認計數值（步驟38G)，細得知已完成初始化之處理 器的數量，據以判斷是否已完成四個處理器的初始化（步驟382)。 舉例來說，當計數值⑽到2時，即表示僅完成三個處理器的初 始化，而當δ·)·數值g計到3時’即表示已完成四個處理器的初始 化，以此類推。其中，於“是”時，進行支援四個處理器之路由 表的程式化（步驟390)，接續，以程式化所得之路由表進行四個 處理器的初始化（步驟392);而“否，，時，則進行支援雙處理哭 之路由表的程式化（步驟400)，接續，以程式化所得之路由表進 9 1291657 行雙處理器的初始化。 於此，路由表係用以規定兩處理器間之通訊路徑，主要 有一廣播表（broadcast table)、一 ι 本主, 电, y 罟衣表（requesttable)和一塑廣 一各個表中，會紀錄每個處理器： A (即表中之母一列（r〇w))的路由。因此，於「步驟350 中，即係將此處理器與路由表中相應 」 的寄存器中，並計數值會由i開始，細到處理器 A上 猎以依序逐一將處理器重靳 編號，以致於透過此路由表即可和每-處理器軌。舉例來說 以超微（AMD)公司所生產之處理器來說，於處理器 寄存器記錄了其是第幾個處_(假設為^鑛㈣ ^ 正整數）’因此，當另外-處理器要和其通訊時，即會根據路^表 的η列去發要求或者響應給第n個處㈣。但處_在系 啟動時，其寄存財預設值會都是7，其中人個處㈣ 會先進行初始化，織透過此處麵逐—進行其餘處㈣初 化，並且於其餘處理器於進行初始化過程中，每一處理、° 始化時，會依據-賴值錄錢完成她㈣處部 編號完成後累計此計數值’於此，計數值會由丨開始，來逐—：、 每-個處理ϋ魏編號’如此—來，於兩處理紐進行通=將 一處理器即可透過路由表與另一處理器進行通訊。 寸 舉例來說，為方便綱，伽兩個處理^間之通訊為例進一 說明，路由表中規^ 了兩個處理器之間的通訊係透過那個高速: 輸連接琿（Link port)傳送。也就是說，當兩處理器間之:結是 1291657 如弟4A圖」所示時，其中處理器cpu〇具有一高速 _，處理器謂具有-高速傳輸連接埠p⑽，兩者= 錢，，要求”或，，響應”；此時，即可得到支援此雙處理哭 = =4B圖」所示’其中包括有廣播表、要求表和響:表，均t 錄有各個處理H CPUG、CPU1對另—處驾或自己（即每二列 ==W1) _麵。瓶，4理_之路由表可參 此外，於「步驟390」中即是將路由表中與第五到第八個 ^相關㈣訊清轉。也就是說，#已初始匈 2器才有錯誤㈤）訊息魅時，並不會將路由細所有= /月除，而只清除第五到第人個處理器的_#訊，如此—來 可以四個處理器進行運作。因此，於「步驟_」中即是清除路 絲中第三到第人個處理器的相_訊，以進行雙處理器之初始 化0 綜合上述，參照「第5Α、5β圖」，根據本發明之多處理哭之 初始化料，首先，先進行第—數量之處理財之—（為方倾 二一 ^下％之為第—處理器）的初始化（步驟41°)，然後再透過 第-處理器逐-偵測其他處理器（為方便說明，以下稱之為第二 處^器）（步驟420)，以確認第二處理器是否支援多處理器平台 乂驟422)於此’主錢透過侧於處理H巾之-寄存器内的 寄存值’以確認此處_所域之處㈣平台為何，即此處理器 系支棱夕處理③（夕於2個處理扑雙處理器（―咖⑵黯） 1291657 或僅支援單一處理器。 、隹處理器平台時，根據第一路由表 ΪΓΓ (步驟430)，並確認初始化是否成功（步 ，’，域撕’轉計數值麵編號絲初始化 n5G)，然後， 否有下一弟二處理器（步驟47、 有處理器_純，當訂第/顧是否6完成可支援之所 田有下一苐二處理器時則返回「步驟420」， 以反覆執行上述步驟直技摘錢理ϋ之初触。於此之第— 路由表即為支援第—數量之處理器的路由表。 反之，當_得第二處職不支援多處理砰μ者是第二 地-的初始化不成功時，則確認計數值（步驟)，藉以得知 =完成初始化之處理器的數量，據以判斷是否已完成第二數量之 處職的初始化（步驟482)。其中，當確認已完成第二數量之處 一-的初始化k ’則程式化第二路由表（步驟)，並接續以第 一路由表進行第一數I之處理器的初始化（步驟视），其中此第 二路，表即為支援第二數量之處理器的路由表；反之，當確認未 凡成第—數I之處理的初始化時，則程式化第三路由表（步驟 500) ’並接糾第三路由表進行第三數量之處理器的初始化（步 驟5〇2>其巾此第三路由騎為支援第三數量之處理器的路由表。 ♦、於此，第一、第—和第三數量可分別為8個、4個和2個， 當然亦可根據實際應用情形而變化設置之。其中，第—數量會多 於苐一數里，而苐一數量會多於第三數量。 12 1291657 雖然本發明以前述之較佳實施例揭露如上，然其並非用以阳 定本發明，任何熟習相像技藝者，在不脫離本發明之精神和範圍 内，當可作些許之更動與潤飾，因此本發明之專利保護範圍須視 本說明書所附之申請專利範圍所界定者為準。 【圖式簡單說明】 第1圖係為習知之支援八個處理器之初始化方法的流程圖； 第2圖係為八個處理器的架構圖； 第3A、3B圖係為根據本發明一實施例之多處理器之初始化 方法的流程圖； 第4A圖係為雙處理器的架構圖； 弟犯圖係為支援第四圖中之雙處理器架構的路由表；以及 第认、犯圖係為根據本發明另一實施例之多處理器之初始 化方法的流程圖。 【主要元件符號說明】

步驟110 步驟120 步驟122 步驟130 步驟140, 步驟150. 步驟160. 步驟170. ·.八個處理器中之一的初始化 ，·偵測下一處理器 •是否支援多處理器平台？ •以路由表進行初始化 .初始化是否成功？ 根據计數值重新編號處理器 累計計數值 是否完成所有處理器的初始化? 1291657 步驟180....................清除路由表 步驟190....................進行雙處理器的初始化 步驟310....................第一處理器的初始化 步驟320 ...................•以第一處理器偵測下一處理器 步驟322 ....................是否支援多處理器平台？ 步驟330 ....................以路由表進行初始化 步驟340 ....................初始化是否成功？ 步驟350 ....................根據計數值重新編號處理器 步驟360 ....................累計計數值 步驟3 70 ....................是否完成所有處理器的初始化？ 步驟380 ....................確認計數值 步驟382 ....................是否已完成四個處理器的初始化？ 步驟390 ....................進行支援四個處理器之路由表的程式化 步驟392 ....................以程式化所得之路由表進行四個處理器 的初始化 步驟400 ....................進行支援雙處理器之路由表的程式化 步驟402 ....................以程式化所得之路由表進行雙處理器的 初始化 步驟410....................第一處理器的初始化 步驟420 ....................以第一處理器偵測下一處理器 步驟422 ....................是否支援多處理器平台？ 步驟430 ····................以第一路由表進行初始化 14

1291657 步驟440 ...............·····初始化是否成功？ 步驟450 ....................根據計數值重新編號處理器 步驟460 ....................累計計數值 步驟470 ....................是否完成所有處理器的初始化？ 步驟480 ·····...............確認計數值 步驟482 ....................是否已完成第二數量之處理器的初始化？ 步驟490....................進行第二路由表的程式化 步驟492...................•以第二路由表進行第二數量之處理器的 初始化 步驟500 ....................進行第三路由表的程式化 步驟502 ....................以第三路由表進行第三數量之處理器的 初始化 210 ..........................處理器 P ....................……路由邏輯單元 CPU0....................................第一處理器 CPU1.....................····.第二處理器

PortO..........................高速傳輸連接埠

Portl ..........................高速傳輸連接埠

ROWO.....................…歹丨J

R0W1........................歹，J 15

Claims (1)

1291657 十、申請專利範圍： 1·種夕處理器之初始化方法，用以逐-初始化複數個處理器， 八中η亥處理③之數量係為—第—數量，包括有下列步驟： 初始化該第一數量之該些處理器中之一； 以初始化凡成之该處理器逐一偵測其他之該些處理器，以 • 確認該處理11所支援之處理器平台是否為-多處理器平台； 當該處理_所支援之處理 _ 括有下列步驟： 根據一第一路由表初始化該處理器； 確認初始化該處理器成功； S邊處理态之初始化成功時，包括有下列步驟： 根據一計數值重新編號該處理器；以及 累計該計數值； 當該處理器之初始化不成功時，包括有下列步驟： • 確認該計數值’藉以得知已完成初始化之該處 理器的數量； 當已完成初始化之該處理器的數量不小於一第 二數量時，其中該第一數量大於該第二數量，包括 有下列步驟·· 程式化一第二路由表；以及 以该第二路由表逐一進行該第二數量之該 些處理器的初始化；以及 16 1291657 當已完成初始化之該處理器的數量小於該第二 數量時，包括有下列步驟： 程式化一第三路由表；以及 以該第三路由表逐一進行一第三數量之該 些處理器的初始化，其中該第二數量大於該第 三數量；以及 當該處理器所支援之處理器平台不為該多處理器平台 時，包括有下列步驟： 確涊該计數值，藉以得知已完成勒始化之該處理器的 數量； 當已完成初始化之該處理器的數量不小於該第二數 量時，包括有下列步驟： 程式化該苐二路由表；以及 以該第一路由表逐一進行該第二數量之該些處 理器的初始化；以及 當已完成初始化之該處理器的數量小於該第二數量 時，包括有下列步驟： 程式化該第三路由表；以及 以4第二路由表逐—進行該第三數量之該些處 理器的初始化。 2.如申請專利範圍第1項所述之多處理器之初始化方法，其中該 以初始化完紅域理妓—_其他之該些處難，以確認 17 1291657 該處理器所支援之處理器平台是否為一多處理器平台之步 驟，包括有下列步驟·· 偵測於處理器中之一寄存器内的一寄存值；以及 #據。亥可存值得知此處理器所支援之該處理器平台。 3·如申明專利乾圍第i項所述之多處理器之初始化方法，其中該 根據7第—路由表初始化該處理器之步驟，包括有下列步驟： 將於。亥第路由表中相應該處理器之至少一預設值填到設置 於咸處理器内之一寄存器中。 4·如申δ月專利範圍第^所述之多處理器之初始化方法，其中於 該累計該計數值之步驟中，該計數值係由1開始累計。 5.如申請專利範圍第1項所述之多處理ϋ之初始化方法，其中該 程式化一第二路由表之步驟和該程式化該第二路由表之步驟 其中之每一該步驟，包括有下列步驟··將該第一路由表中相關 於該第二數量之後的該些處理器的資訊清除掉以得到該第二 路由表。 6·如申請專利範圍第1項所述之多處理器之初始化方法，其中該 程式化一第三路由表之步驟和該程式化該第三路由表之步驟 其中之每一該步驟，包括有下列步驟··清除該第一路由表中相 關於該第三數量之後的該些處理器的資訊以得到該第三路由 表。 7·如申請專利範圍第1項所述之多處理器之初始化方法，其中該 第一路由表係為支援該第一數量之該處理器的一路由表。 18 1291657 8·如申請專利範圍第1項所述之多處理器之初始化方法，其中該 第一路由表係為支援該第二數量之該處理器的一路由表。 9·如申請專利範圍第1項所述之多處理器之初始化方法，其中該 第二路由表係為支援該第三數量之該處理器的一路由表。 ίο·如申請專利範圍第i項所述之多處理器之初始化方法，其中該 第一、该第二和該第三數量分別為8個、4個和2個。 11.如申請專利範圍第1G項所述之多處·之初始化方法，其中 該第一、该第二和該第三路由表分別為支援8個、4個和2個 之该處理益的一路由表。 12· -種多處理器之初始化方法，用以逐一初始化複數個處理器， 其中該處理器之數量係為—第—數量，包括有下列步驟： 初始化該第一數量之該些處理器中之一； 偵測該些處理H巾之下—贿理器，㈣認其支援一多處 理器平台； 根據一苐一路由表初始化該處理器； 確認初始化該處理器成功； 根據一計數值重新編號該處理器； 累計該計數值； 當已完成初始化之該處理器的數量不小於一第二數量 時，其中該第-數量大於該第二數量，包括有下列步驟： 程式化一第二路由表；以及 以名第—路由表逐一進行該第二數量之該些處理器 19 1291657 的初始化；以及 當已完成初始化之該處理器的數量小於該第二數量時，包 括有下列步驟： 程式化一第三路由表；以及 以該第三路由表逐一進行一第三數量之該些處理器 的初始化’其中該第二數量大於該第三數量。 13·如申請專利範圍第12項所述之多處理器之初始化方法，其中 當根據該第一路由表進行該處理器之初始化不成功時，更包括 有下列步驟： 確認該計數值，藉以得知已完成初始化之該處理器的數 量。 14·如申請專利範圍第12 J頁所述之多處理器之初始化方法，其中 當該處理器所不支援該多處理器平台時，包括有下列步驟： 確5忍该a十數值，藉以得知已完成初始化之該處理器的數 量； 當已兀成初始化之該處理器的數量不小於該第二數量 時，包括有下列步驟： 私式化该弟二路由表；以及 以該第二路由表逐一進行該第二數量之該些處理器 的初始化；以及 當已完成初始化之該處理器的數量小於該第二數量時，包 括有下列步驟·· 20 1291657 私式化该苐二路由表；以及 以忒第二路由表逐一進行該第三數量之該些處理器 的初始化。 士申明專利範圍f 14項所述之多處理器之初始化方法，其中 托式化该第二路由表之步驟，包括有下列步驟：將該第一路 由表中相關於該第二數量之後的該些處理器的資訊清除掉以 得到該第二路由表。

如申π專利第14項所述之多處理器之初始化方法，其中 雜式化該第三路由表之步驟，包括有下列步驟：清除該第一 路由表中相關於該第三數量之後的該些處理器的資訊以得到 該第三路由表。

17·，申請專利翻第12項所述之多處理器之初始化方法，其中 二偵測雜處理II中之下—該處理器，以確認其支援一多處理 裔平台之步驟，包括有下列步驟·· 偵測於處理器中之一寄存器内的一寄存值丨以及 m 士根據知存值得知此處理11所支援之該處理11平台。 •請專鄕_12撕述之多處之初始化方法，其中 ^根據、路由表初始傾處理11之步驟，包括有下列步 里：亥第路由表中相應該處理器之至少一預設值填到設 置於該處理器内之-寄存器中。 申?利耗圍* 12項所述之多處理器之初始化方法，其中 '累十I十數值之步驟中，該計數值係纟工開始累計。 21 ^1657 20.如申請專利範圍第】 該程式化擁化方法，其中 由# φ 、之麵括有下财驟：將該第—路 量之後的該些處理器的資訊清除掉: 21==:述之多處理一方法，其中 路由表中相驟，包括訂財驟··清除該第— |轉三路由表 量之後的婦處理11的資訊以得到 22·=_範圍第12項所述之多處理器之初始化方法，其中 23:二:由支援該第-數量之該處理器的-路由表。 _ 12顧述之多處即之減化方法，Α中 24 表係為支援該第二數量之該處理器的—路由表I t專利範圍第12項所述之多處理器之初始化方法，其中 ” 由ί係為支援該第三數量之1^處理器的-路由表。 • 截圍第U項所述之多處顧之初始化方法，发中 、韻二和該第三數量分別為8個、4個和2個。 26.如申請專利範圍第25項所述之多處理器之初始化方法，复中 ::::三路由表分別為個 22