TWI289977B - Frequency lock method for ultra-wide band, and the associated devices thereof - Google Patents

Description

1289977 玖、發明說明： 【發明所屬之技術領域】 本發明係有關於-種超寬頻帶鎖頻方法及其_裝置，特別有關 於-種適用於USB週邊裝置中之多頻帶鎖頻方法及其相難置；申請 人正申請中之中華民國第9211393()號專利申請案之内容在此—併列二 參考。 【先前技術】 個人電知中之通用序列匯流排(universal serial bus，簡稱mg)埠可 供連接許多種USB裝置，例如USB鍵盤、USB滑鼠、USB讀卡機、 USB隨身碟、外接式USB硬碟、USB印表機、以及USB掃描器等等， k供使用者極為方便之週邊連接介面，從早期usBl.l支援i2MbpS之 資料傳輸，演進到目前USB2.0支援480Mbps之資料傳輸。 從USB傳輸規格來分類，USB1.1可支援低速(i〇w speed)週邊裝 置 > 料傳輸規格為速率l_5M(lM=106)bps(bit per second)、誤差容忍 度為1.5%，以及全速(filUspeed)週邊裝置，資料傳輸速率為12Mbps、 誤差容忍度為0.25% ; USB2.0可支援高速(high speed)週邊裝置，資料 傳輸速率則可高達480Mbps。低速週邊裝置像是USB鍵盤、USB滑鼠 以及USB搖桿等等，全速週邊裝置像是usb隨身碟、USB印表機、 以及USB掃描器等等。一般市面上之USB2.0可向下相容USB1.1之規 格，亦即可支援低速、全速、高速之週邊裝置。 圖一顯示習知USB低速控制器之方塊圖，USB低速控制器1〇〇需 要外掛一顆精確的石英振盪器(crystal oscillat〇r)12〇、或者是陶瓷振盪器 (ceramic resonator)，以及外掛大電容Cl及C2，並搭配控制器100内 之振盪辅助電路101以協同振盪產生CLK時脈訊號供低速USB控制器 100内部之時脈擷取電路102之運作，舉例而言，CLK時脈訊號為6M 赫兹(Hz)之四倍取樣頻率，或者，亦可由石英振盪器振盪出1.5MHz頻 率’再由鎖相迴路(phase lock loop，簡稱PLL)來倍頻出該取樣頻率； 傳收電路(Tranceiver)104用以耦接主機端(h〇st)之USB埠，傳收電路104 1289977 用以傳收差動(differential)訊號D+/D-，或稱一資料流，當接收由主機端 傳來之差動訊號 D+/D·而經由 UTMI(USB Transceiver Macrocell Interface)介面吐出RXD+、RXD-差動資料訊號以及NRZI編碼之RXD 資料訊號給串列介面引擎(serial interface engine，簡稱SIE)106，同時也 將NRZI編碼之RXD資料訊號送給時脈擷取電路102，時脈擷取電路 102利用CLK時脈訊號來對RXD資料訊號進行超取樣(oversampling) 而擷取出隱含於差動訊號之1 ·5ΜΗζ頻率SIECLK時脈訊號供串列介面 引擎106使用，根據SIECLK時脈訊號將RXD資料訊號正確還原成數 位資料訊號；反之，傳收電路104接收串列介面引擎106傳來之TXD+、 TXD-差動資料訊號予以驅動給主機端，串列介面引擎1〇6負責控制傳 收電路104之運作；外掛石英振盪器或陶瓷振盪器對於生產USB滑鼠 之廠商而言是可觀之負擔。 圖二顯示典型的震盪電路，利用反相缓衝器200回授電阻R，並於 .反相緩衝器200之輸入端，利用電流控制(current control)、電壓控制 (voltage control)、或者電容控制(capacitance control)協同運作產生震後 訊號S，此例中以串接複數個電容C、2C、4C、8C、16C，並利用開關 之導通與否形成不同電路組合以產生適合頻率之震盪訊號S，具有一震 盪頻率f，其需要修剪電路(trimming circuit)220將頻率f微調至正確之 頻率，例如6M赫茲，此例中修剪電路220為可調式電容。熟悉半導體 製程領域之人士，可了解若將此電路實施於積體電路(1C)中，電阻及電 容等相關元件會受到摻雜(doping)濃度、製程偏移及溫度等環境變化， 使得震盪頻率f之變化高達50%，此等頻率大偏移典型地需要利用雷射 修剪(laser trim)、外部溶絲(fiise)、OTP(one time programmable)等既耗成 本又耗時之方式，將其調回至可被追蹤鎖定之頻率範圍内，例如士5% 或:tlO%，方有機會使用鎖相迴路(PLL)將其鎖回正確頻率。 USB裝置之速度係利用終端(termination)狀態予以判別，以USB低 速裝置以及USB全速裝置為例，如圖三所示，依照USB之規袼，將主 機端USB控制器（或稱下傳(down stream)USB控制器)310之D+、D-腳 1289977 位經由拉低電阻Rpd拉低至地(pull down)，並將裝置端USB控制器(或 稱上傳(up stream)USB控制器)320之D-腳位經由拉升電阻Rpu拉高至 V33(v33為3.3V) ’其中電阻Rpd為15K歐姆土5%，而電阻Rpu為15K 歐姆土5¾，主機端便可測知裝置端屬於USB低速傳輸之裝置。若將主 機鈿USB控制器之、D+、D-腳位經由拉低電阻Rpd拉低至地，並將裝 置端USB控制器之D+腳位經由拉升電阻Rpu拉高至，其中電阻

Rpd為15K歐姆土5%，而電阻Rpu為J 5K歐姆士s%，主機端便可測知 裝置端屬於USB全速傳輸之裝置。 就USB2.0而言’主機端USB控制器必需能支援低速、全速、高 速三種傳輸模式，而裝置端USB控制器則至少支援全速以及高速兩種 傳輸模式。當兩_連接時，若主機端侧職置稿脳低速傳輸 終端狀態時，便蚊聰傳輸速度是低速裝L如圖四所示，但若主 機端制職置端為USB全速傳輸終端狀態時，會進—步由裝置端偵 測D+、D-傳輸上是否出現「【脱_【;」序列持續達i 〇毫秒以上、 若有出現「k-j-k-j-k-j」序列達L0毫秒以上，便會· Gpi〇(generai purpose I/O)腳位以及開關sw將D+腳位上之拉升電阻Rpu禁能， 所謂USB高速傳輸之終端狀態。 ^ USB規格中規範了各種封包格式，以利各種交易㈣弧如^之執 行；標記封包(token packet)包含PID欄位、勘尺欄位、Ε卿攔位、 以及CRC5攔位，典型地’ piD欄位為8位元寬，用以指明封包形式， =如JN、OUT、SETUP等封包形式；攔位以及腳p搁位用以 指明端點位址(endpoint address);而CRC5欄位則為5位元寬之循環冗 餘檢查碼，因此，域端可藉由發出標記封包告訴端點舰進行讀或 寫的動作’若是寫的交易，則會由主機端發出㈣封包給端點；若是 讀的交易’則會由端點發出f料封包給主機端。 【發明内容】 本發明揭卜種超寬頻帶麵方法，包含下列步驟根翻率種子 值並參考標記封包自動追蹤補償USB週邊裝置之時脈訊號；根據初始 7 1289977 頻率種子值自動追縱補償USB週邊裝置之時脈訊號；判斷是否可成功 地自動追蹤補償該時脈訊號，舉例而言，藉由無法成功地自動追蹤補 償該時脈訊號達一預定時間而判斷決定；若無法成功地自動追蹤補償 該時脈訊號，則更新頻率種子值；將該USB週邊裝置離線；以及重新 連結該週邊裝置並根據該更新之頻率種子值重新自動追縱補償該時脈 訊號，其中，該離線步驟係將該USB週邊裝置之D+訊號上之拉升電 阻禁能，或者該USB週邊裝置之D-訊號上之拉升電阻禁能，使得該 USB週邊裝置離線。 本發明亦揭示一種超寬頻帶鎖頻裝置，包含可自動追蹤補償時脈 頻率之振盪器，用以根據頻率種子值產生時脈訊號，可自動追蹤補償 時脈頻率之振盪器根據標記封包自動追蹤補償該時脈訊號；受控拉升 電阻’具有第一端點、第二端點、第三端點，第一端點耦接至電壓源， 藉由第二端點可控制該受控拉升電阻之致能與否，第三端點連接至 USB傳輸之D+或D-訊號；以及逾時電路，耦接至可自動追蹤補償時 脈頻率之振盪器，用以當振盪器於一預定期間内無法成功地自動追蹤 補償該時脈訊號時，逾時電路主張一逾時訊號。 本發明進一步揭示一種超寬頻帶鎖頻裝置，包含可自動追蹤補償 時=頻率之振盪器，用以根據頻率種子值產生時脈訊號 ，可自動追蹤 補償時脈頻率之振盡器根據標記封包自動追蹤補償該時脈訊號；以及 逾時電路，耦接至可自動追蹤補償時脈頻率之振盪器，用以當振盪器 於一内無法成功地自動追賴償該時脈訊號時，逾時電路主 張一逾時喊，其巾，可自紐蹤爾時脈鮮之紐器可更新該頻 率種子值’以回應於該主張之逾時訊號，根據該更新之頻率種子值重 新產生該時脈訊號，並根據另一標記封包自動追蹤補償該時脈訊號。 、本發明亦揭示一種唯讀記憶體型之積體電路，包括唯讀記憶體， =以非揮發性記錄一韌體以及一頻率種子值供該積體電路之運作；可 以動追蹤補償時脈頻率之振盪器，具有第一暫存器及第二暫存器，用 以根據第一暫存器及第二暫存器產生時脈訊號，可自動追蹤補償時脈 I289977 頻率之振盪器根據標5己封包自動追縱補償該時脈訊號，用以追縱補償 時脈訊號達一預定時間’其中第一暫存器之初始值係為該唯讀記憶體 所5己錄之頻率種子值，其中，若該預定時間内無法成功地自動追蹤補 償該時脈訊號，該積體電路根據該韌體更新第一暫存器並重新自動追 蹤補償該時脈訊號；本發明之唯讀記憶體型之積體電路係適用於USB 低速、全速及高速產品中。 【實施方式】 參考申請人正申請中之中華民國第92113930號專利申請案之内 容，圖五顯示可自動追蹤補償時脈頻率之振盪器51〇，較佳地整合於積 體電路之中，振盪器510具有第一暫存器512以及第二暫存器514，振 盪器510可利用CLK一Data時脈訊號以及DATA資料訊號寫入頻率種馨 子值至第-暫存器512’振盪器51〇因應該頻率種子值便具有初始頻 率，但是由於製程之偏移以及製造過程中環境之差異，該初始頻率會 不如預期；振盪器510參考傳收電路送過來的_+、^_、_， 其中RXD+、RXD-即為USB傳輸線之D+、D_，而咖則為對應於 D+、D-訊號之NRZI編碼訊號，利用d+、D-訊號所傳送過來的標記封 包，並經過可自動追蹤補償時脈頻率之振盪器51〇之自動追蹤^償， 便可根據初始頻率計算出誤差值而將適當校正值填入第二暫存器514 中’根據第-暫存S M2以及第二暫存器514，振盈器51〇便可產生符 合誤差容忍度_rance)之CLK時脈訊號以及SIE CLK時脈訊號以供籲 路内部之運作’ CLK時脈訊號與SE_CLK時脈訊號為倍頻關 =’ SIE—CLK時脈訊號即為隱藏於標記封包中之時脈資訊；經 =證實可從初始頻率為中央點自動正_整約風之頻率偏移；應 哭以上說明係以兩個暫存器方便說明，技藝人士當可修改為單 暫存器，以進行實質相同之運作。 之流程圖之一具體實施 ，關閉拉升電阻，迫使USB 阻，由主機端偵測出終端狀 圖六顯示根據本發明之超寬頻帶鎖頻方法 例，首先由步驟600開始，·進入步驟61〇，關| 裝置離線’·接著到達步驟620，開啟拉升電阻， 9 1289977 l、’、$著到步驟630，檢查利用頻率種子值(ftequencyseed)是否自動追 蹤補你時脈解成功，若自動追蹤補償時脈解成功，符合本裝置之 運作要求，則本流程結束(步驟640);否則，於步驟65〇檢查此^追蹤 補償時脈解是時，若絲耕，_齡驟㈣；若逾時，則前 進至步驟66G，改_率種子值，再跳財驟⑽，關拉升電阻，迫 使USB裝置離線，重新自動追蹤補償時脈解；其巾，改變頻率種子 值’代表改變USB裝置之初始頻率，而每次改變頻率種子值之後，利 用類似圖五之可自動追蹤補償時脈頻率之振，約可從其初始頻率 為中央點自動正負調整約2〇%之頻率偏移。 圖七顯示依照圖六之超寬頻帶鎖頻方法，進行三次不同頻率種子 值之超寬頻帶鎖頻運作之示細；首先，頻率種子值為π，以對應頻 率種子值為3F之中心頻率自動追蹤補償時脈頻率約士2〇%;之後可以改 變頻率種子值為(3F+3E)，以對應頻率種子值為(3f+3均之中心頻率自動 追蹤補償時脈頻率約士20% ;之後可以改變頻率種子值為(3F_3E)，以對 應頻率種子值為(3F+3E)之中心頻率自動追蹤補償時脈頻率約土2〇%，總 共約可跨越±60%之鮮偏移；頻率種子值之大小觀係與原先硬體之設 計方式而有差異，在此為舉例說明，較佳地，可以讓每個頻率種子值 所跨越之頻帶稍微地重疊。 應用本發明之新穎設計，可以設計使整合於積體電路中之振盪器 所產生之頻率涵蓋6Mhz至24Mhz，舉例而言，跨越5Mhz至25Mhz 之超界頻▼，因為就USB低速晶片及全速晶片而言，其傳輸速度分別 為1.5Mbps及12Mbps，但是内部運作頻率可能落在6Mhz至24Mhz之 間不等，依照其設計方式而有不同，根據本發明之新穎概念，可使整 合於積體電路之中振盪器產生之頻率準確追蹤跨越6Mhz至24Mhz，便 可涵蓋所有USB低速晶片及全速晶片之多款不同設計，應用於例如 USB鍵盤、USB滑鼠、USB讀卡機、USB隨身碟、外接式USB硬碟、 USB印表機、以及USB掃描器等等不同USB裝置。 表一顯示依照上述概念設計之一較佳具體實施例，其顯示提供給 1289977 硬體設枯之衫選擇參數，以符合其列設計需求，轉 括振盪器種類、系統頻率、以及除頻數。 ^ 舉例來說，硬體設計者只要賴其振B義為岐，系 6跑:倘其對應之串列介面引擎(serial i她—⑽加〇，簡稱邮)之運 作頻率為1.5Mhz，則除頻數應選擇為4，用以建立四倍頻取樣 假設頻率種子值為3F時，對應鮮種子值為3F之中心頻率約為μ Mhz，根據標記封包可自動追蹤補償時脈頻率約土2〇%，即可追縱鎖回 6Μιζ附近之頻率，並經過除4後獲得丨5Mhz頻率供si£之運作；其 中，保留振盪器種類為外掛之選項係留給系統廠商之設計彈性需求。 表 一 振盈器種類 系統頻率 除頻 内建 6Mhz 1 外掛 12Mhz 2 18Mhz 3 24Mhz 4 更進一步地，圖八顯示配合實施圖六之超寬頻帶鎖頻方法之晶片 内有關D+訊號上之終端電路設計，其皆内建設計於裝置端USB控制 器800晶片之中，於此實施例中，利用半導體製造過程中形成p型金 氧半導體場效電晶體(PMOS)802，其汲極((^11)耦接至D+訊號，源極 (source)耦接至V33 ;並利用暫存器806耦接至反相器804，反相器804 之輸出耦接至PMOS802之閘極(gate);如此一來，可藉由韌體(firmwa㈣ 寫入暫存器8〇6之值而控制pm〇S8〇2之導通與否，當PMOS802被導 通時，藉由半導體製程之控制，而形成1·5Κ歐姆士5%之拉升電阻Rpu 拉高至V33，亦即，於此實施例中，韌體將1寫入暫存器8〇6可使D+ 訊號形成全速裝置端USB控制器之終端電路連結；反之，韌體將〇寫 入暫存器806 ’ PMOS802被關閉，使D+訊號上沒有拉升電阻RpU，這 樣的終端連結組態可以用來強迫裝置端USB控制器800離線，或者， 適合於當主機端成功地偵測到裝置端為USB全速傳輸終端狀態時，會 1289977 進一步由主機端發出「K-J-KJ-K-J」序列持續達一預定時間，裝置端 偵測到該「K-J-K-J-K_J」序列達1.0毫秒以上，便可由裝置端USB控 制器800之中，由韌體將〇寫入暫存器8〇6，關閉pM〇S8〇2，使 訊唬上沒有拉升電阻Rpu，而形成高速傳輸終端連結，毋需佔用任何 GPIO腳位以及外部電路面積。以上之實施例係以D+訊號上之終端電 路設計做為說明，應注意到，也可將該USB控制器之〇_訊號上之拉升 電阻禁能，使其離線，再重新追縱時脈訊號。 圖九顯示圖六之超寬頻帶鎖頻方法中有關逾時(time 〇旳電路之設 計，電路設計者可選擇適當長度之計數器9〇〇，使其計數以回應於CLK 時脈訊號，較佳地，CLK時脈訊號係基於目前頻率種子值，而自動追 蹤補償時脈頻率而來，其需要-段時間進行追蹤補償，配合勃體程式 (firmware)之撰寫，藉由讀取暫存器91〇之％泔訊號，即可知道此次之 頻率追蹤補償是否已經到達預定時間；而。!^^脈訊號是否符合系統 要求’則由系統藉由FreqJDK訊號(未示)告知。於此具體實施例中，藉 由Tout訊號與Freq^OK訊號，系統便可了解此次追蹤補償時脈頻率是 否成功；若追蹤失敗，系統可以寫入另一組適當的頻率種子值，強迫 USB裝置離線(如圖八所示），而重新自動追蹤補償時脈頻率，同時系統 藉由Seed—Change訊號902表示頻率種子值已經改變而重置計數器9〇〇 為〇，重新追蹤補償時脈頻率。 由於在積體電路製造過程中會導致内建Rc振盪器最高會有約 5〇%’偏移、，本發明之新穎設計可以校正補償達3〇〇%之頻率偏移，例 如對於USB裝置而言，其四倍取樣頻率可由18MHz被校正回6MHz， 准過程中需要數次之斷線與重新連線之過程，但是使用者是幾乎不會 察覺的，或者僅有-兩秒之些微差距，對於積體f路製造商而言卻會 有很大之優點，根據本發明之揭示，將無須外掛石英振盈器或利用高 成本之人工、OTP或者雷射修势，而可直接於製造積體電路過程中， 利用鮮(mask)將㈣寫人積體電路中之唯讀記憶體㈣_ memory，簡稱ROM)並直接利用其所產生之初始頻率，由本發明之寬 12 1289977 帶鎖頻技術準確鎖住至適當操作頻率，也使同一内建RC振盪器可以應 用在更多種類之積體電路之中，以適合不同頻率與產品之運作，亦即 本發明特別適用於低成本製造之唯讀記憶體型之積體電路(R〇M4ype 1C)。 縱上所述，本發明揭示一種超寬頻帶鎖頻方法，包含下列步驟根 據頻率種子值並參考標記封包自動追蹤補償USB週邊裝置之時脈訊 號；根據初始頻率種子值自動追蹤補償USB週邊裝置之時脈訊號；判 斷是否可成功地自動追蹤補償該時脈訊號，舉例而言，藉由無法成功 地自動追蹤補償該時脈訊號達一預定時間而判斷決定，·若無法成功地 自動追蹤補償該時脈訊號，則更新頻率種子值；將該USB週邊裝置離 線；以及重新連結該週邊裝置並根據該更新之頻率種子值重新自動追 縱補你該時脈訊说，其中’該離線步驟係將該USB週邊装置之d+訊 號上之拉升電阻禁能，或者該USB週邊裝置之D·訊號上之拉升電阻禁 能，使得該USB週邊裝置離線。 本發明亦揭示一種超寬頻帶鎖頻裝置，包含可自動追蹤補償時脈 頻率之振盪器，用以根據頻率種子值產生時脈訊號，該可自動追蹤補 償時脈頻率之振盪器根據標記封包自動追蹤補償該時脈訊號；受控拉 升電阻，具有第-端點、第二端點、第三端點，該第一端點麵接至一 電壓源，精由該第二端點可控制該受控拉升電阻之致能與否，該第三 端點連接至USB傳輸之D+或D_訊號；以及逾時電路，耦接至該可自 動追裨補償時脈頻率之振盪器，用以當該振盪器於一預定期間内無法 成功地自動追蹤補償該時脈訊號時，該逾時電路主張一逾時訊號。 本發明進一步揭示一種超寬頻帶鎖頻裝置，包含可自動追蹤補償 時脈頻率之振盈器，用以根據頻率種子值產生時脈訊號 ，該可自動追 蹤補償時脈頻率之振盪器根據標記封包自動追麵償該時脈訊號；以 及逾時電路，祕至該可自動追蹤補償雜醉之振盪器，用以當該 振盤器於預疋期間Θ無法成功地自動追蹤補償該時脈訊號時，該逾 時電路主張-逾時訊號，其巾，該可自動追蹤補償時脈頻率之振盈器 13 1289977 可更新該頻率種子值，以回應於該主張之逾時訊號，根據該更新之頻 率種子值重新產生該時脈訊號，並根據另一標記封包自動追蹤補償該 時脈訊號。 本發明亦揭示一種唯讀記憶體型之積體電路，包括唯讀記憶體， 用以非揮發性記錄一韌體以及一頻率種子值供該積體電路之運作；可 自動追蹤補償時脈頻率之振盪器，具有第一暫存器及第二暫存器，用 以根據第一暫存器及第二暫存器產生時脈訊號，可自動追蹤補償時脈 頻率之振盪器根據標記封包自動追蹤補償該時脈訊號，用以追蹤補償 時脈訊號達一預定時間，其中第一暫存器之初始值係為該唯讀記憶體 所記錄之頻率種子值；其中，若該預定時間内無法成功地自動追縱補 償該時脈訊號，該積體電路根據該韌體更新該第一暫存器並重新自動 追蹤補償該時脈訊號；本發明之唯讀記憶體型之積體電路係適用於 USB低速及全速產品中。 、 以上所揭示之具體實施例之說明及圖式，係為便於闡明本發明之 技術内容及技術手段，並不欲拘限本發明之範疇。舉凡一切針^本發 明之結構細部修飾、變更，或者是元件之等效替代、置換，當不脫離 本發明之發明精神及範疇，其範圍將由以下之申請專利範圍來界6 【圖式簡單說明】 1疋之。 圖一係顯示習知USB控制器之方塊圖； 圖二係顯示習知USB振盪電路圖； 麂三係顯示USB低速傳輸裝置之終端連結圖； 圖四係顯示USB全速及高速傳輸裝置之終端連結圖； 圖五係顯不可自動追蹤補償時脈頻率之振盪器方塊圖； 圖六係顯不根據本發明之超寬頻帶鎖頻方法之流程圖,· 圖七係顯示根據圖六進行三次超寬頻帶鎖頻運作之示意圖； 圖八係顯不配合圖六之晶片内有關D+訊號上之終端電路圖 圖九顯示逾時電路之一實施例。 ’ 【圖號簡單說明】 14 1289977 100 USB低速控制器 102 時脈擷取電路 104 傳收電路 106 串列介面引擎 120 振盪器 200 反相緩衝器 220 修剪電路 310 主機端USB控制器 320 裝置端USB控制器 322 GPIO腳位 510 可自動追蹤補償時脈頻率之振盪器 512 、514暫存器 800 裝置端USB控制器 802 PMOS 804 反相器 806 暫存器 900 計數器 910 暫存器 902 Seed_Change 訊號 15

Claims (1)

1289977 拾、申請專利範圍： 1 種超寬頻帶鎖頻方法，包含下列步驟： 根據一頻率種子值自動追蹤補償一晶片之一時脈訊號； 判斷是否可成功地自動追蹤補償該時脈訊號； 若無法成功地自動追蹤補償該時脈訊號，則更新該頻率種子值· 將該週邊裝置離線；以及 ’ 重新連結該週邊裝置並根據該更新之頻率種子值重新自動追縱補償 脈訊號。 Μ寺 2·如申請專利範圍第1項所述之超寬頻帶鎖頻方法， 八Τ喵刊斲步驟 係猎由無法成功地自動追縱補償該時脈訊號達一預定時間而判斷決 定。 、 3 ·如申請專利範圍第1項所述之超寬頻帶鎖頻方法，其中該晶片係為 一 USB控制器。 ' 4 ·如申請專利範圍第1項所述之超寬頻帶鎖頻方法，其中該晶片具有 一唯讀記憶體，以非揮發性寫入一韌體，以產生該時脈訊^之二初 始頻率。 5·申請專利範圍第3項所述之超寬頻帶鎖頻方法，其中該自動追縱步 驟係藉由接收一標記封包進行該時脈訊號之自動追縱補償。 6 ·如申清專利範圍第3項所述之超寬頻帶鎖頻方法，其中該離線步驟 係將該USB控制器之一 D+訊號上之一拉升電阻禁能，使得該USB 控_制器離線。 7·如申請專利範圍第3項所述之超寬頻帶鎖頻方法，其中該離線步驟 係將該USB控制器之一 D-訊號上之一拉升電阻禁能，使得該USB 控制器離線。 8 · —種超寬頻帶鎖頻裝置，包含： 一可自動追蹤補償時脈頻率之振盪器，用以根據一頻率種子值產生 一時脈訊號，該可自動追蹤補償時脈頻率之振盪器根據一標記封包 自動追蹤補償該時脈訊號； 16 1289977 -受控拉升電阻，具有一第一端點、一第二端點、一第三端點，該 第-端點祕至-電壓源，藉由該第二端點可控制該受控拉升電阻 之致能與否；以及 一逾時電路，耦接至該可自動追蹤補償時脈頻率之振盪器，用以當 該振堡器於-預定_内無法成功地自動追蹤爾鱗脈訊號時了 該逾時電路主張一逾時訊號。 9 ·如申請專利範圍第8項所述之超寬頻帶鎖頻裝置，其中該受控拉升 電阻之該第三端點連接至一 USB傳輸之D+訊號。 10·如申請專利範圍第8項所述之超寬頻帶鎖頻裝置，其中該受控拉 升電阻之該第三端點連接至一 USB傳輸之；^訊號。 11 ·如申請專利範圍第8項所述之超寬頻帶鎖頻裝置，其中該受控拉 升電阻包含一電晶體。 12 ·如申請專利範圍第8項所述之超寬頻帶鎖頻裝置，其中該受控拉 升電阻包含一p型金氧半導體場效電晶體。 13 ·如申請專利範圍第8項所述之超寬頻帶鎖頻裝置，其中該受控拉 升電阻包含一N型金氧半導體場效電晶體。 14·如申請專利範圍第8項所述之超寬頻帶鎖頻裝置，其中該受控拉 升電阻之該第二端點耦接一暫存器，該超寬頻帶鎖頻裝置藉由寫入 該暫存器之值而控制該受控拉升電阻之致能與否。 15 ·如申請專利範圍第8項所述之超寬頻帶鎖頻裝置，其中該可自動 埤蹤補償時脈頻率之振盪器更新該頻率種子值，以重新產生該時脈 訊號，並根據一另一標記封包自動追蹤補償該時脈訊號。 16 ·如申請專利範圍第15項所述之超寬頻帶鎖頻裝置，其中該逾時 電路包含一計數器，用以根據該時脈訊號以進行計數。 17·如申請專利範圍第16項所述之超寬頻帶鎖頻，其中當更新 該頻率種子值時，便重置該計數器。 1 8 ·—種超寬頻帶鎖頻裝置，包含： 可自動追蹤補償時脈頻率之振盪器，用以根據一頻率種子值產生 17 1289977 -時脈訊號，該可自動追蹤補償時脈頻率之振盈器根據一標記封包 自動追蹤補償該時脈訊號；以及 •逾時電路1¾接至該可自動追蹤補償時脈頻率之振盈器，用以當 該振盈器於-預定期間内無法成功地自動追蹤補償該時脈訊號時， 該逾時電路主張一逾時訊號， 、其中，該可自動追蹤補償時脈頻率之振盪器可更新該頻率種子值，-以回應於該主張之逾時訊號，根據該更新之頻率種子值重新產生該時脈^ 訊號，並根據一另一標記封包自動追蹤補償該脈訊號。 19 ·如申請專利範圍第！8項所述之超寬頻帶鎖頻裝置，其中該逾時 電路汁數器，用以根據該時脈訊號以進行計數，並當更新該 頻率種子值時，便重置該計數器。 2 〇 ·如申請專利範圍第18項所述之超寬頻帶鎖頻裝置，該超寬頻帶 鎖頻裝置更減-外部開關，該外部開_接—拉升電阻以及〆* USB傳輸之D+訊號。 2 1 ·如申請專利範圍第i 8項所述之超寬頻帶鎖雜置，該超寬頻帶 鎖頻裝置更輕接—外部開關，該外部则_接—拉升電阻以及〆 USB傳輸之訊號。 2 2 ·如申請專利範圍第2 〇項所述之超寬頻帶鎖頻裝置，其中該超寬 頻帶鎖頻㈣禁能斜部_明應於魅張之逾時減。 _ 2 3 ·—種唯讀記憶體型之積體電路，包含： -唯讀记隐體，用以非揮發性記錄一韌體以及一頻率種子值供該積 體電路之運作；以及 一可自動追縱補償時脈頻率之振盈器，具有-第—暫存器及-第二 暫存器’用以根據該第_暫存器及該第二暫存器產生一時脈訊號， 該可自動追縱補償8¾頻率之振盪器根據一標記封包自動追蹤補償 該時脈訊號，用以追縱補償該時脈訊號達一預定時間， 其中若該預定時間内無法成功地自動追蹤補償該時脈訊號，該積 體電路根抛_更_第—键器並歸自動追麵雜減。‘ 18 1289977 24 ·如申請專利範圍第2 3項所述之唯讀記憶體型之積體電路，其中 該第一暫存器之一初始值係為該唯讀記憶體所記錄之頻率種子值。 2 5 ·如申請專利範圍第2 3項所述之唯讀記憶體型之積體電路，其中 該積體電路係適用於一 USB低速產品中。 26 ·如申請專利範圍第2 3項所述之唯讀記憶體型之積體電路，其中 該積體電路係適用於一 USB全速產品中。 27 ·如申請專利範圍第2 3項所述之唯讀記憶體型之積體電路，其中 該標記封包係為一 USB標記封包。 19