TWI288538B - Method of and system for symbol alignment, and integrated circuit device - Google Patents

Description

1288538 九、發明說明： 【發明所屬之技術領域】 發明領域 本發明實施例一般係關於適用於通訊地耦合電路系統 5 元件之串列點對點互連技術，並且，尤其是關於那些具有 依據PCI快速基本說明（PCI Express Base Specification) l.〇a (2〇03年10月7日之勘誤表）(’’PCI Express”)之某些觀點的實 施例。其他實施例同時也被說明。 【先前技術】 !〇 發明背景 電路系統是由許多元件所構成，其被設計以經由系統 之輸入/輸出（I/O)互連彼此通訊。例如，最新的電腦系統可 以包含下面的元件：處理器、主要記憶體、以及系統界面（ 同日守也被稱為糸統晶片組）。一元件可以包令--個或多個積 15體電路(IC)裝置。例如，系統晶片組可以具有記憶體控制器 中樞(MCH)裝置，其允許處理器與系統記憶體以及圖形元 件通訊。此外，I/O控制器中樞(ICH)裝置可以被提供，而經 由MCH以連接處理器和記憶體至電腦系統的其他元件，例 如，大量儲存裝置和週邊裝置。於該情況中，一分離的， 2〇點對點鏈路，例如，利用PCI Express被定義者可以被使用 以允許在一對裝置(例如，處理器和MCH、MCH和圖形元件 、以及ICH和大量儲存裝置）之間雙向通訊。 PCI Express點對點鏈路可以具有一個或多個同時地可 #作之規定線路。各規定線路具有也可同時地操作之雙向 1288538 的、單向的通道。各通道可具有單一組發送器和接收器組 對（例如，裝置A接埠中之發送器，裝置B接埠中之接收器 )。於該情況中，發送器和接收器可以驅動且感測發送媒 體，例如，可能越過板至板連接器之印刷線路板中的一對 5 金屬線。另外地，其他的發送媒體可能被提供，例如，光 纖。 點對點鏈路適用於在裝置之間運送各種型式之資訊。 但是，在所謂"較高層”，在兩裝置（同時也被稱為要求器和 完成器）埠口之間的通訊可以使用交易被進行。例如，傳送 10 資料至或自記憶體映射位置的記憶體交易。在PCI Express 之下，同時也有通訊各種訊息之訊息交易，其並且可被使 用作為類似中斷信號告知、錯誤信號告知、以及功率管理 之功能。 可以有，，建立，，交易之三個抽象層。第一層可以是交易 15層’其開始轉換來自裝置核心之一要求或完成資料成為供 用於交易之資料封包的處理程序。第二建構層被稱為資料 鏈路層’其確保跨越一鏈路來回之封包適當地被接收(經由 ’例如，誤差控制編碼技術）。第三層被稱為實際層。這層 是負貝供用於跨越該鏈路之封包的實際發送和接收。於所 2〇給予裝置中的實際層，使用在另一側上之金屬線、光纖、 或鏈路部份的其他發送媒體互動，與在一側上之其資料鏈 路層（於相同裝置中）互動。實際層可以包含供用於發送器和 接收為、併接至串接及串接至併接轉換器、頻率和相位控 制電路、以及阻抗匹配電路之電路。其同時也可以包含供 !288538 用於需要其啟始化和維護之邏輯函數的+ 3 %路。層級*士播 以允許較容易之提升，例如，藉由、、、、、、。再1 4相同交易和資 路層之實際地重複利用，而同時提升該 發送和接收時脈頻率）。 接著將給予實際層之性能的範$ :貫際層（例如，增加 5 10 。一旦供電發生，私 裝置A和裝置B上之實際層負責供用於 i於 之備妥以㈣易。這啟始化程序可叫含二^並且使 路可供該鏈路使用，並且該鏈路應該線 有時在鏈路適當地被啟始化之後，記愔 * μ %、體躀取要求於裝置Α 15 位元流。 中被啟動。最後’包含這讀取要求之封包到達裝置Α之實際 層，該封包含有利麟高層所添加的料、錯誤控制= 、以及序舰目。實際層接著接受這資料封包並且轉換它 成為一串列資料流(可能在增加框架資料至它之後 > 並且使 用’例如’具有預定時序法狀㈣、差純號而發賴 一旦裝置B中之實際層發現信號出現在其之接收器輸 入端，其取樣該信號以恢復資料流，並且建立該位元流回 至貧料封包（例如，在移除該框架之後）。封包接著往上被傳 达至裝置B中之資料鏈路層，其拆卸檔頭並且檢查錯誤；如 2〇果/又有錯誤，則封包往上被傳送至交易層，於其中記憶體 續取要求被抽取並且接著被傳送至適當的邏輯函數以存取 該要求所指定之位置。 【發明内容】 發明概要 1288538 一位元流被接收於第一積體電路(IC)裝置中，其中該位 元流代表經由耦合該兩裝置之一串列點對點鏈路的第二積 體電路裝置被發送之一符號序列。該位元流之第一和第二 M-位元區段被比較於一非資料符號。該第二區段相對於該 5第一區段於該位元流中被偏移一位元。如果在該第一區段 和該非資料符號之間有一匹配，則指示符號調正之一旗標 被確定。跟隨在第一區段後之各多數個連續的、非重疊M_ 位元區段接著被處理而作為分別之符號。其他的實施例同 時也被說明且被揭示。 1〇圖式簡單說明 本發明實施例經由範例被展示並且不受限於附圖，其 中相似之參考指示相似元件。應該注意到，於這揭示中， 關於本發明”一’’實施例不必定是相同之實施例，並且它們 代表示至少是一實施例。 15 第1圖展示一對積體電路裝置，其經由一串列點對點鏈 路而彼此耦合。 第2圖展示部份鍵路界面電路之方塊圖，其可被使用以 製作積體電路裝置之串列點對點鏈路。 第3圖展示用於積體電路裝置之接收器中符號調正的 20糕序。 第4A和4B圖是符號調正邏輯的電路圖形之範例。 第5圖展示用以產生符號鎖定旗標之邏輯電路範例。 第6圖確認多媒體桌上型個人電腦之各種元件，其中一 妙經由PCI Express虛擬通道(VC)而通訊地彼此躺合。 I288538 第7圖展示企業網路之方塊圖。 【實施方式】 較佳實施例之詳細說明 本發明一實施例針對供用於串列點對點鏈路的接收器 5符號調正。第1圖展示-對積體電路裝置，其經由串列的點 對點鏈路而彼此耦合。1C裝置104(裝置A)和1〇8(裝置B)可以 是包含處理器112和主要記憶體114之電腦系統的部份。於 這範例中，串列的點對點鏈路120被使用以通訊地耦合裝置 B核心與裝置A核心。鏈路12〇具有兩個單.向通道丨^，以鏈 1〇路界面124用以界面各分別裝置A和B的裝置核心。於這實 施例中，裝置B被稱為電腦系統之根聯合體並且提供如 ，至裝置A中之圖料件之1/0存取給予處理器ιΐ2。該根聯 合體可以被分割成為圖形和記憶體控制器中樞（gmch)以 及I/O控制器中柩(ICH)。ICH將作用如在系統的gmch和其 15他I/O裝置之間的進一步之界面，包含非依電性大量儲存裝 置、指示裝置(例如’觸控板或滑氣）、以及網路界面控制器 (不被展示）。點對點鏈路120可以被複製以供通訊地耦合裝 置B至處理器112以及主要記憶體⑴。同時也可有以點對點 鏈路120為主要特點之其他平臺結構。 1〇 第竭之界面124可以被視為製作供用於㈣點對點鏈 路之多層結構(如上面背景中所述）。第2圖展示界面m之詳 細說明。界面124支援在其分別裝置1〇4、⑽之發送媒體122 和資料鏈路層之間的獨立發送和接收通道。於發送通道中 ，資料封包形式之資訊從資料鏈路層被送達並且被分割成 1288538 為利用編碼區塊208被編碼之符號。利用區塊208之編碼目 的是欲進一時脈信號，因而一分別之時脈信號不需要被發 送進入發送媒體122。這編碼可以是習知的8B-10B，其中一 八位元數里被轉換成為一 10位元數量；其他的編碼機構亦 5是可能的。於一些情況中，例如，於媒體122中被發送之分 別的套取或時脈信號，其可不需要此編碼。 在區塊208編碼之後，資料單元（此處被稱為符號)利用 類比前端（AFE)發送區塊214之併接至串接區塊212被處理 以產生一位元流。注意到，此處使用之一，，位元”，可以代 10 表多於兩種不同的狀態，例如，一種二進制位元、一種三 進制位元，等等。於此處被使用之”位元”名稱，僅為方便 起見而將不受限於二進制位元。位元流接著被驅動進入發 送媒體122。如上面背景中之說明，這發送媒體可以是被形 成於印刷線路板中之一對金屬線。其他形式之發送媒體122 15 可選擇地被使用，例如，光纖。 該串列區塊208-214可以作為點對點鏈路120之一單一 線路（第1圖）。一般，於點對點鏈路120中可以有多於一組之 線路，因而從資料鏈路層被接收之封包可以跨越多數供發 送之線路而被’’拆卸’’。 2〇 接著轉至第2圖展示之界面124的接收側，各線路具有 其相關的AFE接收區塊224，其藉由，例如，取樣發送媒體 122中之一信號，而用於接收來自發送媒體122a之資訊流。 AFE接收區塊224在發送媒體122信號示知和1C裝置104(例 如，單晶片、互補金屬氧化物半導體、CMOS、邏輯信號示 1288538 知）信號示知之間轉變。如下面之說明，位元資訊流代表已 利用裝置B在串列點對點鏈路120之上被發送的μ-位元符 號之序列（其中Μ是大於1之整數)(參看第1圖）。 利用AFE接收區塊224被提供之位元流被饋送至符號 5調正邏輯228，其用於在已被接收的符號之上調正或鎖定。 亦即，如下面之說明，符號調正邏輯228將界定在被接收位 元流内之正確符號的界限，以供裝置1〇4中隨後之實際層部 份的使用。符號被調正之位元流接著可以被饋送至解碼區 塊232 ’其解開利用編碼區塊208所進行之編碼（例如， 10 10Β-8Β解碼，以產生各包含八個二進制位元的資訊符號） 。該被解碼之符號接著被饋送至一彈性緩衝器，ΕΒ 234。 該ΕΒ 234用於補償於裝置Β中被發送之符號以及裝置a的 一本地時脈信號（local_clk)之任何速率容限的差量。 local—elk被使用以卸解來自EB 234之符號，以及於一些情 15 況中，操作該線路至線路扶正邏輯238(於鏈路12〇是由多於 一個線路所構成之情況中）。應注意到，解碼區塊232(如果 被提供）可以進一步地被安置在下游，亦即，在EB 234之輸 出或在扶正邏輯238之輸出。 為幫助說明符號調正邏輯228如何進行其工作，第3圖 20 展示已利用裝置B被發送而被接收之資訊流304的範例。資 訊流304可以包含一位元序列308(例如，二進制位元）。雖然 裝置B可以已經了解具有被發送之位元流的各μ-位元區段 是一分別符號，其可以未界定發送中之各符號。該符號可 以是代表已利用資料鏈路層、交易層或一些其他較高層（例 11 1288538 如，裝置核心）而被發出之一些有效負載的，，資料，，符號。 另外地，該符號可以是”非資料”符號，例如，藉由實際層 、資料鏈路層、或交易層之一而被產生的特殊符號，以在 串列點對點鏈路上被發送之資訊上達成一些型式之控制 5 。下面將給予許多如PCI Express特殊符號之非資料符號的 範例。 PCI Express定義一些被添加至通訊封包之特殊符號。 例如，特殊符號可以被添加以標明封包之開始和停止。這 用以使接收裝置了解一封包在何處開始啟動以及在何處結 10 束。不同的特殊符號被添加以供用於來自交易層中而非來 自資料鏈路層的封包。此外，有一特殊符號被稱為"SKp，，( 跳過）’其被實際層所使用以補償二通訊埠之操作資料率的 小差量。同時也有一特殊符號被稱為”COM”(逗號），其被實 際層使用於線路和鏈路之啟始化。 15 仍然參看第3圖，用以調正被接收之資訊流304中的符 號之方法’包含比較位元流之M-位元區段與一預定、非資 料符號。因此，第3圖中，一串列之]VI-位元區段312，314 ’316， ’ 3 3 2被展示’其中各區段於位元流中相對於其 即時地相鄰區段被偏移一位元，如所展示地。因此，例如 20 ，位元區段314，相對於及時地接著一μ-位元區段312之 後被偏移一位元。 如果在位元資訊流304之一M-位元區段和預定、非資料 符號之間有一匹配，則符號調正邏輯228(參看第2圖）確定指 示符號調正之一旗標。之後，1C裝置1〇4(裝置A)處理跟隨 12 1288538 在將是分別符號之匹配區段後之各連續的、非重疊Μ-位元 區段(以供用於所給予的特定點對點鏈路之路線)。於這範例 中]Vl·位兀區段316即時地跟隨在被匹配之乂_位元區段η* 後^至於Μ邊元區段316、324、332等等，被認為是分別 5之付號。&些符號各接著可以被解碼或依隨後邏輯之方式 而整體地被處理(例如，參看第2圖之解碼區塊2叫。 於第3圖範例中，假設，構成4•位元之各位元區段可 能被儲存於-組編號為㈡之四個儲存排組中。當然，心位 元之使用僅是-範例，如此處之技術可以被應用至任何具 有大於t任何位元數的M-位元區段。如果符號調正邏輯 228肊夠連績地經由排組〇-3工作而相繼地獲得此‘位元區 段，並且接著重複排組〇,則當與特定4_位元區段有一匹配 時其成為明顯地，隨後的4-位元區段（目前被認為是符號） 將可供用於相同的排組中作為第一匹配區段。因此，第3圖 15中’调正邏輯被稱為”鎖定”於包含^立元區段316之排組2 上，並且這排組將依序地包含]^4立元區段324、332等等。 因此從排組2各符號被傳送至下一個符號處理邏輯區塊。第 4圖展示用以處理10-位元區段之符號調正邏輯的範例（其中 各符號被假設為10-位元寬）。 2〇 接著轉至第4A和犯圖，其展示使用藉由PCIExpress被 提供之特殊、非資料符號之本發明實施例的部份符號調正 邏輯228。一區段構成部份404是負責獲得使用]^個（此處為 1〇)儲存排組之多數M-位元區段之位元流。應注意到，自 AFE被接收之位元流中各位元的時脈是如何依據一接收時 13 1288538 脈信號(grxclk)而被進行。這時脈信號依據藉由裝置b而被 發送或被嵌進於發送媒體122中之時脈信號而被導出（參看 第2圖）。各grxcik之週期可以被使用以將來自AFE資訊中之 位元流之下一位元轉移進入下一個儲存排組。 5 該被獲得之1 〇-位元區段或樣型被比較於一相對唯_ 的文字，例如，PCI Express定義之下的COM(逗點）。因為 在PCI Express之下，一所給予的文字或符號可以具有二種 不同的形式，一個是具有正差並且另一個則具有負差（依據 發送媒體122上之不同信號示知），比較器408、412之二個 10 排組被提供以供比較。雖然於這情況中，COM被使用作為 特殊、非資料符號，被設計而不太可能匹配位元流中任何 Μ連續之位元群組(除非該發送裝置了解其正發送這非資料 符號）的另一非資料符號，於此可以另外地被使用於符號調 正目的。 15 各比較器408、412反應比較於COM而提供Μ個排組揸 擊化號(於這情況中各提供十個排組撞擊信號）。注意到，各 排組之正差和負差比較結果被〇R運算，因而比較器邏輯可 與被接收之資訊流中任何一個正差或負差而工作。這導致 Μ個排組撞擊信號被饋送至優先序編碼器416的輸入。優先 20序編碼器416被設計以提供優先序予二組或多組撞擊信號 之較先的一組撞擊信號，因而一組單一排組被選擇作為將 鎖定的一組。編碼器416之輸出被耦合以控制目前是一μ位 元符號之多工器420的輸出。符號Rxdata[9 : 0]接著依據該 接收時脈grxclk而被傳送至下一個符號處理區塊（此處為解 1288538 碼區塊232，參看第2圖），如所展示地。 接著轉至第5圖，這圖形展示利用符號調正邏輯而產生 调正或鎖定旗標之邏輯電路範例。於這情況中，反應於一 排組^里擊h號’中間鎖定旗標信號(kaHgnick)被產生（該等 5資料排組之一排組目前包含匹配非資料符號）。第5圖之鎖 疋旗標產生電路因此經由一暫存器級而傳輸排組_撞擊信 號’並且於處理程序中轉換該信號進入IC裝置1〇4之本地時 脈領域(參看第2圖）。於這情況中，本地時脈利用igclk被表 不並且於稍後時脈領域中之最後鎖定信號利用 10 &P—gijkalignlck被表示。 注意到，當並且僅假設一依序的符號處理步驟要求調 正程序藉由確定重置鎖定而被重新處理時，第5圖之邏輯允 許旗標被解除確定。這信號可以是非同步的，並且可以是 在該kalignlck旗標被重置之前，跨越於接收時脈領域(grxdk) 15之時脈(參看第4A圖之邏輯420範例）。 於上述實施例中，符號調正邏輯在發現一鎖定(例如， 於匹配預S非資料符號之儲存排組中的1(μ位元區段)後，即 時地確定鎖定旗標。參看至第2圖，界面124之鏈路訓練狀 態機器(LTSM)6〇4(參看第，反應於這被確定之鎖定旗 2〇標，開始分析目前利用調正邏輯被提供之符號，並且尋找 符號之一預定訓練序列。如果一特定的預定訓練序列，在 鎖疋旗;^被確疋之後的一預定時間週期之内，接著被 6〇4所發現，則鎖定旗標被確定。否則，LTSM發出符號調 正邏輯信號以藉由確定重置鎖定而重新處理調正處理程序 15 1288538 (參看第5圖）。應注意到，可能有許多不同的情況，盆可# =要再錢呼叫調正處理程序。除了在接收時脈之 ▲之外，這些可包含在—所給㈣間週期之内接收一預定 $ =練序列（例如，PCIExpressTS1/TS2有序組，其中導致鎖 5定旗標被確定之COM符號是有序組之第一符號)之失效，在 串列點對點鏈路、和功率管理命令訓練時的另一失效。 上述用於符號調正之方法及裝置的優點，是 於串列點對點鏈路的符號調正之重要功能之相對地強健的 技術。於符號調正處理程序中之失效表示不正確之資訊將 10被傳送至接著之符號處理步驟，因而鏈路不能操作，除非 適當的符號調正發生。注意到，符號調正處理程序可以不 只是在啟始訓練時被進行，在啟動之後導致鏈路操作之前 ，但同時也可在利用IC裝置接收可能的每個封包時被進行（ 其中假設，各封包將包含全部的一個或多個特殊、非資料 15符號實例，因此每當必須再確定符號調正時，允許符號調 正在所給予線路之正常操作時被重複）。上面邏輯電路之設 計尤其是適用於允許對於有效地被處理之再調正之即時地 要求。 其他系統貫施例 20 上述之鏈路界面電路和方法也可被製作於1C裝置中， 其被設計以經由提供多媒體之等時性支援的串列點對點互 連技術而通訊。等時性支援是一種特定型式之Qos(服務品 質）保證，其保證資料使用一決定論和依時性之方法而傳送 。平台式等時性支援取決於文件化之系統設計方法，其允 16 1288538 2而要存取系統資源之恆常或特定位準之應用以得到在所 、、°予日寸間區間的所需頻寬。 4田於桌上型電腦處理報告時，來自公司總裁之受 5規a _的範例’如第6圖之展示。資料從企業内部網路按 用=路線進入桌上型電腦主要記憶體中，其中應用程式採 社、/貝料以產生經由一加入卡被傳送至使用者耳機之音訊 曰、及I由一圖形控制器被傳送至顯示器之視訊流。如果 同^的知作正發生在桌上型個人電腦(PC)之内，例如，碟 矣取自網際網路讀取資料、文書處理、電子郵件等等 ,，’則不保證音訊和視訊流將真正無差錯。資料僅以，，最盡力 处的方法被傳送。因應用程式可能爭取相同來源，使用者可 月匕^又跳漏或拖延。PCI Express中之等時性解決這問題， 其藉由建立一機構以保證時效性應用能夠確保足夠的系統 資源。例如，第6圖中，視訊時效性資料將以非緊要資料， 15例如，電子郵件之花費而被保證足夠的頻寬以防止漏失。 上述之鏈路界面電路和方法同時也可被製作於IC裝置 中，其被設計以、經由被使用於從被後進之應用至機架式 (diaSS1S-based)切換系統之通訊設備中的串列點對點鏈路技 術而通訊。在高級之切換中，機構被提供以經由切換結構 2〇而點對點地傳送封包。這些市場同時也從ρα邮挪之祠 服器等級硬體為主的誤差檢測而獲益。在通訊設備、控制 平面處理以及資料平面處理之内，可以有二種主要型式之 使用&制平面疋關於系統之控制和、组態。帛列鏈路可被 使用作為界面以組態和控制處理器以及在大量系統内之插 17 1288538 機木式建構切換一般具有各種可被插入且被使用之插 卡夕機木式切換可以提供場域-升級性(fi秦啊流祕⑺ ^多數切㈣統啟始地僅提供-半之内駐機架性能，並且 田要求或使用者數增加時，再增加具有額外接埠的插卡或 5更快速之連接。串列鏈路技術可被使用作為控制平面互連 以組怨和監視被安裝在系統内之不同型式的插卡。在pCI Express内被建立之細目和組態協^，例如，提供它本身一 低接腳計數、高頻寬界面以組態插卡和服務。 資料平面是相關於資料流動之實際通道。於資料平面 1〇中，高級切換延伸可以規定機構以容納資料，並且經由切 換結構，跨越點對點鏈路而傳送PCI Express資料封包。 PCI Express中樞結構可以提供一穩固的基礎以符合新 的互連需要。高級切換(AS)結構覆蓋於這核心上並且經由 被插入交易層之PCI Express資料封包前面的特定As檔頭 15之使用而建立一有效的、大型的、和可延伸的切換結構。 AS切換僅檢查提供徑由資訊(傳送封包至何處）、交通等級 ID(服務品質資訊）、擁塞避免（防止交通堵塞）、封包化、以 及協定含括之檔頭内容。藉由分離徑由資訊，切換設計是 較簡單且有成本效益的。另外地，增加一外接槽頭至封包 20能夠使切換結構將任何數量之現有協定封進封包内部。 上述之鏈路界面電路和方法同時也可被製作於IC裝置 中，其被設計以經由被使用於網路連接之串列點對點互連 技術而通訊（例如，代替十億位元以太網路）。網路連接可以 是供用於公司的移動式和桌上型電腦以便分配檔案、送出 18 1288538 電子郵件、且瀏覽網際網路。伺服器以及通訊設備可以被 預期製作此網路連接。第7圖展示在企業網路内之網路連接 的範例。 雖然上面範例可以組合和順序的邏輯電路而說明本發 5 明之實施例，但本發明其他的實施例亦可經由軟體被製作 。例如，一些實施例可以被提供作為電腦程式產品或軟體 ，其可能包含指令被儲存於其上之機器或電腦可讀媒體， 該指令可被使用以依據本發明實施例而設計電腦(或其他電 子裝置）程式以進行處理程序。於其他實施例中，操作可能 10 藉由包含微碼、硬體邏輯之特定硬體構件或藉由規劃電腦 構件以及客製硬體構件之任何組合而被進行。 進一步地，設計可以經由各種步驟，從創作至模擬至 製造。代表設計之資料可以代表一些方式之設計。首先， 如模擬時所常用，硬體可以使用硬體敘述語言或另外之功 15 能敘述語言被表示。另外地，具有邏輯及/或電晶體閘之電 路標準模式可以在一些設計程序步驟被產生。更進一步地 ，多數設計，在一些步驟，達到代表硬體模式中各種裝置 之實際安置的資料位準。於習見的半導體製造技術被使用 之情況中，代表一硬體模式之資料可能是具體指定各種特 20 點存在或不存在於被使用以產生積體電路之遮罩物的不同 遮罩層上之資料。藉由任何設計表示，資料可能以任何機 器可讀媒體形式被儲存。光學或電氣波形調變或以別的方 式被產生以發送此資訊，記憶體、或磁式或光學儲存器， 例如，碟片，可以是機器可讀取媒體。任何這些媒體可以’’ 19 1288538 h f或指示”該設計或軟體資訊。當指示或攜帶數碼或設 計之電氣載體被發送，而進行電氣信號之複製、緩衝或重 新發送時，一新的複製品被產生。因此，通訊提供器或網 路提供器可以複製具本發明實施例特點之物件（載波）。 5 10 15 20 上面已概括地說明，各種用於串列點對點鏈路之接收 器符號調正的方法及裝置之實施例。於上述說明中，本發 明已參考其特定實施範例而加以說明。但是，應明白本發 明可以有各種修改和變化而不脫離本發明附加之申請專利 範圍之廣泛的精神和範嘴。例如，雖，然系統實施例說明使 用串列點對點鏈路，例如，在例如桌上型電腦、飼服器、 或筆记型電腦之印刷線路板上二裝置之間的晶片至晶片連 接，符號調正技術也可以被使用於用以連接電腦至週邊(例 如丄鍵盤、監視器、外接大量儲存裝置、或攝影機)的外接 匯流排之部份的串列點對點鏈路上。點對點鏈路可被使用 :不二是電腦系統上，同時也可被使用於特定通訊產品 如’移動式電話單元、t信交換機、 徑由器。因此，巧nn ^ 夂貝枓肩路 制。 u和圖形應被認為供展示所用而不是限 【圖式簡單說明】 其經由一串歹!/點對點鏈 第1圖展示一對積體電路裝置 路而彼此輕合。 丨伤鏈路界面電路之方祕m 製作積體電路❹之㈣點對點_。其可被使用 第3圖展示用於積體電路 置之接收器中符號調正 20 1288538 程序。 第4A和4B圖是符號調正邏輯的電路圖形之範例。 第5圖展示用以產生符號鎖定旗標之邏輯電路範例。 第6圖確認多媒體桌上型個人電腦之各種元件，其中一 5 些經由PCI Express虛擬通道(VC)而通訊地彼此搞合。 第7圖展示企業網路之方塊圖。 【主要元件符號說明】 104“.IC 裝置 A 108···Κ：裝置 B 112···處理器 114···主要記憶體 120…鏈路 122…單向通道 122···單向通道 124···鏈路界面 124···鏈路界面 208…編碼 212···併接至串接區塊 214···發送區塊 224".AFE接收區塊 228…符號調正邏輯 232···解碼區塊 234···彈性緩衝器EB 238…扶正邏輯線路 304…資訊流 308···序列位元 312、314、316........332··· 串列位元區段 404…構成部份 408、412···比較器 416···優先序編碼器 420…多工器 604…鏈路訓練狀態機器 (LTSM)

21

Claims (1)

1288538 十、申請專利範圍：

第93140503號申請案申請專利範圍修正本 95. 11. 06. 1· 一種用於符號調正之方法，其包含有下列步驟： 5 a) 於一第一積體電路(IC)裝置中接收一位元流，該 位元流代表利用一第二積體電路裝置經由耦合該等第 一和第二積體電路裝置之一串列點對點鏈路發送之一 符號序列’其中該等符號各有Μ>1位元長；

b) 比較該位元流之一第一…位元區段與一非資料符 號； c)比較該位元流之一第二…位元區段與該非資料符 號’該第二區段在該位元流中相對於該第一區段偏移一 位元；

d) 如果該第二區段和該非資料符號之間有匹配，則 宣告指出符號對齊之一旗標，並且於該第一裝置中，將 緊跟在該第二區段之後的多個連續非重疊Μ位元區段 中之各區段，視為一分別符號；以及 e) 判定跟在該第二區段後的該等多個μ位元區段是 否為具有該非資料符號之情況的一預定訓練序列，並且 如果不是’則解除宣告該旗標以指出沒有符號對齊，而 如果是，則維持該旗標。 2·如申請專利範圍第丨項之方法，其中該非資料符號被設 計為不可能匹配於該位元流中之Μ個連續位元的任何 群組’除非該第二裝置已確認其正傳輸該非資料符號。 3·如申請專利範圍第丨項之方法，其中該非資料符號是一 22 個週邊構件互連快速(PCI Express)規格之逗號(COM)。 4·如申請專利範圍第1項之方法，其進一步在步驟d)之後 包含有： 比較跟隨在該第一區段後在第一裝置中被接收的 一組符號群組與一組訓練符號群組，以及如果在兩群組 之間有不匹配，則解除宣告該旗標。 5· —種積體電路(1C)裝置，其包含： 一類比前端(AFE)，用以發送及接收代表多個Μ位 元符號序列之多個資訊流，該AFE是在該1C裝置和另一 1C裝置之間的一串列點對點鏈路的一部份；以及 調正邏輯裝置，其包括有：a) —區段構成電路，用 以從該AFE接收由該另一IC裝置發送之一資訊流，該區 段構成電路具有Μ個儲存器排組以供分別抓取該位元 流之多個Μ位元區段，該等多個]^位元區段中之各區段 於該位元流中相對於其相鄰區段偏移一位元；b)一比較 态電路’其具有麵合至該等Μ個儲存器排組之一輸入， 該比較器電路比較該等被抓取之多個Μ位元區段之各 區段與一被儲存之非資料符號數值、以及響應性地提供 Μ個排組命中信號；c)一優先順序編碼器電路，其具有 搞合來接收該專Μ個排組命中信號的一輸入；句一多工 器電路，其具有耦合至該等Μ個儲存器排組之一輸入以 及搞合至邊編碼裔電路之一輸出的一控制輸入。 6·如申請專利範圍第5項之積體電路裝置，其中該調正邏 輯裝置進一步地包含耦合至該比較器電路的該輸出之 Ά “ Λ 、ν 控制邏輯裝置，用以響應於任何被宣告之該等Μ個排組 命中信號而宣告一鎖定信號，該鎖定信號於被宣告時能 夠使該多工器從由該編碼器電路之該輸出所指出的該 等Μ個儲存器排組中之一排組選擇多個Μ位元區段。 7·如申請專利範圍第6項之積體電路裝置，其進一步地包 含： 一鏈路訓練狀態機器（LTSM)，其具有耦合至該多工 器之一輸出的一輸入，該LTSM響應於被宣告之該鎖定 4吕唬，開始檢查該多工器電路之輸出以找出一組符號之 預定訓練序列，以及如果該預定訓練序列不在該鎖定信 號旦告之後一預定數目時脈週期之内被檢測到，則發訊 通知該控制邏輯裝置解除宣告該鎖定信號。 8.如申請專利㈣第5項之積體電路裝置，其中該類比前 端(AFE)是依據-接收時脈而接收代表多組職元符號 序列之多個資减，且該調正賴裝置由該接收時脈予 以提供時脈。 9·如申請專利範圍第5項之積體電路裝置，其中該非資料 符號數值是給予週邊構件互連快速規格下之逗號符號 的數值。 10·—種用於符號調正之系統，其包含有： 一處理器； 一主要記憶體；以及 -積體電路(1C)裝置，其通訊式地被耦合至該處理 器和該主要記㈣以及提供I/O存取能力予該處理器， 1288538

該1C裝置具有支援_串列點對點鏈路的鏈路介面電路 ’該鏈路介面電路具有： 一類比前端(AFE)，用以在根複合體和另一裝置之 間發送及接收代表多組Μ位元符號序列的多個資訊流 5 ’其中Μ是大於一之一個正整數；以及 調正邏輯裝置，其包括有：a) —區段構成電路，用 以從該AFE接收由該另一裝置發送之一資訊流，該區段 構成電路具有Μ個儲存器排組以供分別抓取該位元流 之多個Μ位元區段，該等多個]^位元區段中之各區段於 1〇 該位元流中相對於一相鄰區段偏移一位元；b) —比較器 電路’其具有搞合至該等]VI個儲存n排組之—輸入，該 比較器電路比較該等被抓*之多個職元區段之各區 丰又與被儲存之非貪料符號數值、以及響應性地在其輸 出提供Μ個排組命中信號；以及e)n電路，其具 15 有麵合至該等譲儲存器排組之-輸人、以及柄合至該

比較器電路之該輸出的一控制輸入。 11.如申明專利範圍第10項之系統，其中該調正邏輯裝置進 一步地包含有麵合至該比較器電路之該輸出的控制邏 輯裝置’用以響應於任何被宣告之該等靡排組命中信 20 號而宣告-鎖定信號，該鎖定信號在被宣告時能夠使該 多工器從該等Μ個儲存||排組巾之_排組選擇多個難 兀區段。 12·如申請專利範圍第1〇項之系統，其進一步地包含： 一鏈路訓練狀態機器（LTSM)，其具有耦合至該多工 25

1288538 器之一輸出的一輸入，該LTSM響應於被宣告之該鎖定 信號，開始檢查該多工器電路之該輸出以找出一組符號 之訓練序列，以及如果該訓練序列不在該鎖定信號宣告 之後一預定數目時脈週期之内被檢測到，則發訊通知該 5 控制邏輯裝置解除宣告該鎖定信號。

13.如申請專利範圍第10項之系統，其中該類比前端(AFE) 是依據一接收時脈而接收代表多組Μ位元符號序列之 多個資訊流，且該調正邏輯裝置由該接收時脈予以提供 時脈。 10 14.如申請專利範圍第10項之系統，其進一步地包含有一圖 形元件，且其中該1C裝置是通訊式地耦合該處理器至該 主要記憶體和該圖形元件的一個圖形與記憶體控制器 中樞(GMCH)。 15. 如申請專利範圍第13項之系統，其中該接收時脈係由該 15 AFE從由該另一裝置嵌進一發送内容中之一發送時脈

所導出。 16. 如申請專利範圍第10項之系統，其中該1C裝置是通訊式 地耦合該處理器至多個週邊裝置的一個輸入輸出（I/O) 控制器中枢(ICH)。 20 26