TWI282140B - Display controller and method for updating parameters of the same - Google Patents
Display controller and method for updating parameters of the same Download PDFInfo
- Publication number
- TWI282140B TWI282140B TW94139353A TW94139353A TWI282140B TW I282140 B TWI282140 B TW I282140B TW 94139353 A TW94139353 A TW 94139353A TW 94139353 A TW94139353 A TW 94139353A TW I282140 B TWI282140 B TW I282140B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- built
- volatile memory
- address
- block
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G3/2096—Details of the interface to the display terminal specific for a flat panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0606—Manual adjustment
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/08—Arrangements within a display terminal for setting, manually or automatically, display parameters of the display terminal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Graphics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Read Only Memory (AREA)
- Controls And Circuits For Display Device (AREA)
Description
1282140 玖、發明說明: 【發明所屬之技術領域】 本發明係關於一種顯示裝置,特別是關於儲存參數值 的顯示裝置之顯示裝置晶片(display contr〇uer )。 【先前技術】 第1圖顯示一般液晶顯示器(Liquid Crystal Display, 以下簡稱LCD)之顯示晶片的架構圖。如該圖所示,顯示 晶片11包含一快閃記憶體(以下簡稱FLASH)112、一程式 化電路(Program circuit)111、一内建靜態隨機存取記憶體 (Static Random Access Memory,SRAM) 113、一微處理器
Computer Unit,以下簡稱MCU)i u、—記憶體控制 早 7C(Mem〇ry controller)115、—外部 I/〇 控制器阳^⑽ι I/O c〇ntr〇iier)U6以及一影像處理單元(vide〇 p⑺“Μ叫 unit)117。目前液晶顯示器皆使用一外掛之可存取非揮發 性記憶體(例如電子抹除可程式唯讀記憶體,以咖 Programme R0M,以下簡稱EEpR〇M)i3來儲存可變表 數。微處理器m執行的程式則利用外部主機12經由程 式化電路ill燒錄在快閃記憶體112。程式化電路⑴利 用位址資料匯流排A/D1與控制信號匯流排⑶來對 記憶體112 it行存取。且記憶體控制單$ ιΐ5亦利用位址 資料匯流排糊與控制信號匯流排⑶來對快閃記憶體 112與内建靜態隨機存取記憶體113進行存取。 液晶顯示器在運作時,參數值可能會受到使用者變 動,且該參數值需在無電狀況下仍保留原U此該顯示 1282140 晶片11之微處理器11 4利用控制電路將參數值寫入 . EEPROM 13。以第1圖之現有技術來說明,使用者利用人 機界面產生的使用者輸入信號經由微處理器114的程式碼 處理後,將使用者輸入信號轉為參數值並儲存在外部的 EEPROM 1 3。由於EEPROM外掛於該習知顯示晶片丨丨之 外部,增加系統的成本。 另外,美國第6,421,279專利「快閃記憶體控制方法 與裝置(Flash memory control meth〇d and • pr〇CeSsing system therewith)」與第 6,9〇4,4〇〇 號專利「非 快閃電子抹除可程式唯讀記憶體之快閃電子抹除可程式 唯讀記憶體模擬器及其方法(Flash EEpR〇M mem〇7 • emulator of non-flash EEPROM device and corresponding method)」^揭露如何利用一般快閃記憶體來模擬EEpR〇M 的存取。帛2圖顯示以快閃記憶體模擬EEpR〇M的架構 圖。如該圖所示,該記憶體架構21包含一快閃記憶體212、 一微處理器114、一記憶體控制單元(Memory C〇ntr〇ller)215、-位址對應控制器218、以及一緩衝器 .219 °在此f知技術下’係、利用額外的電路(位址對應控 -制益218以及該緩衝器219)來將該快閃記憶體212來模 \ 擬EEPROM的存取。兮办g斜_ 二 仔取°亥位址對應控制器218係用來控制目 則快閃記憶體2 12使用之區域。 【發明内容】 有鑒^於上述問題,本於明 θ ^ ^ ^ ^ ^ ^ ^ ^月之目的疋^供一種以内建非 揮兔性化彳思體儲存參數值的顯曰κ # 1 J ”、貝不曰日片,糟以降低成本並提 1282140 升參數值的讀取速度。 本發明之另-目的是提供一種顯示晶片 法,係對於以内建非揮發性記憶體儲存參數值的 H 進行參數值之存取控制。 、y、曰曰片 為達成上述目的,本發明以内建非揮發性記 參數值的顯示晶片包含—内建非揮發性記憶體、:::存 :、-内建靜態記憶體、一微處理器、一記憶體控制;'電 一外部I/O、以及一影傻虛 — 凡、 被e八+ 儿。内建非揮發性記恃體 成-程式碼區塊與一資料區塊,且微處理器將:體 經由記憶體控制單元寫入非揮發性記憶體之資料 塊的ίί由記憶體控制單元讀取非揮發性記憶體之資料 寫之非;t。由於该液晶顯示器的顯示晶片不需外掛可二 '卜揮發性記憶體(例如EEPROM)來儲存參數值,: =成本,二來可以不需透過慢速之外部1/〇存取: 而提高參數值之存取速度。 仔取貝枓 【實施方式】 示憶體(非揮發性記憶體)已内建於-般的顯 發明㈣❹m記憶體亦具有重複寫人功能。所以本 用此特卿::記憶體儲存參數值的顯示晶片即利 參數值存取Γ 内建非揮發性記憶體之—部分定義為 晶顯示器的知外掛的EEPR0M。如此,該液 揮發性記“::二即可不需外掛EE_’而以内建非 記憶體儲以2參數值。所以本發明以内建非揮發性 多數值的顯示晶片一來可降低成本,二來可以 1282140 不需透過外部1/0存取資料而提高存取速度。 • ^第3圖為本發明之顯示晶片之第一實施例的架構圖。 /圊所示,本發明之顯示晶片31包含一非揮發性記憶 體(例如快閃記憶體FLASH)312、-程式化電路(Pr〇gram ⑽Uit)U1、—内建 SRAM 113、一微處理器(Mcu)114、 °己丨思體控制單元(Mem〇ry controller)315以及一影像處 理早兀(Video processing unit)U7。從該圖可以清楚了解本 發明之顯示晶片不需外掛一 EEPR〇M,而是利用内建非揮 • 發性記憶體3丨2之資料區塊來儲存參數值。 次顯示晶片31之非揮發性記憶體312具有程式碼區塊 與貢料區塊。該顯示晶片3 1利用非揮發性記憶體3 12之 ‘ 資料區塊來儲存苓數值。一般而言,微處理器Π 4所要執 仃=程式係儲存在非揮發性記憶體3 12之程式碼區塊。在 本實施例中,非揮發性記憶體312之程式碼區塊儲存程式 =係4僅能經由微處理器u來讀取程式碼,並藉由該記 憶體控制單元315的控制防止由微處理器u不小心將資 _ 料寫入至程式碼區塊;而非揮發性記憶體3 12之資料區塊 • 則儲存參數值,則由微處理器11來讀取或寫入。 在第一實施例中,程式化電路lu經由第一位址資料 '匯流排A/D1與第一組控制信號匯流排CS1將程式碼燒錄 ,非揮發性記憶體3丨2之程式碼區塊。微處理器114經由 第:位址資料匯流排A/D2與第二組控制信號匯流排cs2 將資料、位址與控制信號傳送至記憶體控制單元315。記 憶體控制單元315亦經由第一位址資料匯流排a/di與第 一組控制信號匯流排(:81存取在非揮發性記憶體312 =資 1282140 料。 起始位址 0x00000
_截止位址 OxOFFFF
MCU R 0x10000
0xl7FFF
R/W 0x18000
OxlFFFF
R/W 非揮發性記憶體之程式碼 非揮發性記憶體之資料區
表一
表一顯示本發明非揮發性記憶體312與内建sram 113之配置的一個實施例。該非揮發性記憶體312之實施 例具有96K記憶容量,而内建SRAM 113具有32κ記憶容 量,當然其記憶容量可依系統需要進行調整。非揮發 憶體312之程式碼區塊配置64Κ且非揮發性記憶體 資料區塊配置32Κ。64Κ之程式碼區塊的位址範圍為 0x00000〜0x0FFFF、32Κ之資料區塊的位址範圍為 0x10000〜0xl7FFF、且32K之内建SRAM 113的位址範圍 為0x18000〜0xlFFFF。從表一可以清楚了解到程式碼區塊 只能由微處理器114讀取,而資料區塊與内建SRAM i i 3 則可由微處理器114存取。該實施例中微處理器丨丨4之位 址匯流排的位元數夠,内建SRAM i丨3之位址範圍沒有與 非揮發性記憶體3 12之位址範圍重疊。因此,第二組控制 k號匯流排CS2只需要一讀取控制信號、一寫入控制信號 即可將資料寫入位址匯流排所指定的記憶單元。 第4圖即顯示本發明液之顯示晶片之第二實施例的架 10 !282140 步驟S508:偵測是否參數值有被改變。例如使用者是 否有變更設定值。若參數值沒有被改變,則重複該步驟^ 若參數值有被改變則跳至下一步驟。 人厂 ’ 步驟S510:微處理器根據使用者輸入信號來進行信號
處理,並產生出新的參數值。 。A 步驟S5 12:微處理器將新的參數值儲存至内建非揮發 性圮憶體之資料區塊,並跳回步驟S5〇8。 一另外^使用决閃圮憶體作為非揮發性記憶體3 12之 ♦ A件時,由於該快閃記憶體之寫入次數有一定之限制。因 此為了提高快閃記憶體之寫入次數,可以利用增加快閃記 憶體之記憶容量,並在寫入次數超過一臨界值時更換儲存 • 區域。所以,由於微處理器1丨4可將快閃記憶體之寫入次 數儲存在快閃記憶體中,因此在系統啟動時微處理器114 會根據寫人:欠數將一位址轉換表(Address Tr咖如⑽
Ta^e,ATL)儲存在内建SRAM 113。該位址轉換表記錄著 目厨快閃記憶體之工作區位址。所以,當微處理器ιΐ4要 鲁存取快閃記憶體的資料時,微處理器丨14會先從内建 :SRAM 113讀取位址轉換表的對應位址後,再輸出對應之 位址匯机排^號以及控制訊號經由該記憶體控制單元3 ^ $ $存取㈣記憶體。在_實施财,該位址轉換表的相關 貝料亦會儲存在快閃記憶體之資料區塊之一特定區塊,以 便於在下次開機時,該微處理器Π4可在SRAM 113建立 一個相對應的位址轉換表。 “由於有了可提供參數儲存的快閃記憶體位立止,參數的 貝取一寫入經由記憶體控制單元3〗5向内建非揮發性記憶 12
1282140 體存取。由於路徑上的電路簡化,也無須透過慢速之 I/O控制器,存取速度上也可更快。 以上雖以實施例說明本發明,但並不因此限定本發明 之範圍,只要不脫離本發明之要旨,該行f者可進行各種 變形或變更。 【圖式簡單說明】 第1圖顯示一般液晶顯示器(LCD m〇nit〇r)之顯示晶片 的架構圖。 第2圖顯不以快閃記憶體模擬EEpR〇M的架構圖。 第3圖為本發明之液晶顯示器之顯示晶片第一實施例 的架構圖。 第4圖為本發明之液晶顯示器之顯示晶片第二實施例 的架構圖。 第5圖顯不系統運作時使用快閃記憶體的流程圖。 圖式編號 U ' 3 1、3 Γ顯示晶片 12外部主機 13電子抹除可程式唯讀記憶體(EEPROM) 14 顯示器(Monitor) 112、212、312 快閃記憶體(FLASH) in 311 程式化電路(Program circuit)
113 内建 SRAM 114 微處理器(MCU) 115 215 5己憶體控制單元(Memory controller) 13 1282140 夕卜部 I/O 控制器(External I/O controller) 117 衫像處理單元(Video processing unit) 218 位址對應控制器(Address Mapping Controller) 219 緩衝器(Buffer) 3 1 5、4 1 5 記憶體控制單元(Memory controller)
14
Claims (1)
1282140 拾、申請專利範圍: 1 · 一種顯示晶片,包含: 一内建非揮發性記憶體(No—ne M_ry),且有一 =式碼,塊以及-資料區塊,該資料區塊用以儲存參數 值’ ”亥私式碼區塊用以儲存程式碼· 一内建揮發性記憶體 用以儲存暫存資料; 一記憶體控制單元 建揮發性記憶體連接, 内建揮發性記憶體之讀 ’係與该内建非揮發性記憶體與内 用以控制该内建非揮發性記憶體與 寫; 一微處理器,係與該記憶體控制單元藉由一第一介面 信號相純,㈣-介面信號包括—位址匯流排信號、一 貧料匯流排信號、以及一組控制信號,該微處理器係執行 該程式碼區塊之程式碼;以及 一影像處理單元,係記憶體控制單元相耦接,用來依 據該資料區塊之參數值,用來處理一影像輸入訊號,並輸 出一影像輸出訊號; 其中,當該微處理器係將一參數值寫入該内建非揮發 性記憶體之資料區塊。 2·如申請專利範圍第丨項之顯示晶片,其中該第一介面 信號之該組控制信號包含一寫入控制信號與一讀取控 制信號。 3.如申請專利範圍第2項之顯示晶片,其中當該微處理 裔輸出該寫入控制信號時,且該位址訊號係對應於該 1282140 程式碼區塊時,則兮t 1 * 、μ σ丨思體控制單元捨棄該寫入控制 4·如申請專利範圍第3項之翻一曰 我^ 貝之顯不晶片,其中該内建非揮 号又性§己憶體與該内建撞 ^ 田 軍舍性圮憶體之位址範圍不重 豐0 5·如申請專利範圍第1項夕链一 θ _ σ 、之纟、、貝不晶片,其中該第一介面 k號之該組控制信號向人 3兩备、寫入控制信號與兩條取 4工制信號,藉以分別批鈿 卫制δ亥内建揮發性記憶體與該内 建非揮發性記憶體之讀寫。 6. 如申請專利範圍第5項之顯« U生。己b體與該内建揮發性記憶體之位址範圍有至少 部分重疊。 7. 如申請專利範圍第Μ之顯示晶片,其中該内建揮發 性記憶體係為一靜態隨機存取記憶體(sram)。 申。月專利Ιϋ圍第1項之顯示晶片,其中該内建非揮 發性記憶體係為一快閃記憶體(Flash Me_y)。 9·如申請專利範圍第8項之顯示晶片,其中該微處理器 在該顯示晶片啟動時將一位址轉換表儲存在該内建揮 發性記憶體,該位址轉換表用來記錄該快閃記憶體之 資料區塊目前使用之位址。 10· ^申請專利範圍第9項之顯示晶片,纟中前述微處理 叩在存取快閃記憶體之資料區塊的資料時,係根據該 位址轉換表的位址來存取快閃記憶體之資料區塊的資 料。 16 1282140 丨1·:;^晶片之參數更新方法,該顯示晶片包含具有 私式碼區塊與一資粗ρ ^^ Ε塊的内建非揮發性記憶體' η:-記憶體控制單元、以及一内建揮發性 :_更新方法包含下列步驟: 塊二=里:從前述内建非揮發性記憶體之程式碼區 塊載一入私式碼,並依據該程式碼進行運作· 前述微處理器從前述内建非 一 讀取參數值;以及 天。思體之貧料區塊 在更新參數值時,前述朽卢D 號、一寫控制訊號、以及輸出一位址匯流排訊 憶體控制單元將資料匯流排的資::::建么經由該記 憶體之資料區塊。 、寫内建非揮發性記 12.=lf專利範圍第11項之顯示晶片之參數更新方法, 匿虽该微處理器輸出該寫入控制訊 址 ,訊號係對應於該程式碼區塊時 = 早7L捨棄該寫入控制訊號。 。體拴制 13.種顯示晶片之參數更新方、、表_ _ _ -程式碼區塊盘—資料「:亥顯示晶片包含具有 處理器、-記憶體的 ,、’該參數更新方法包含下列步驟:建揮發性記憶 箾述微處理哭外> A 处里口口攸別述内建快閃 …媽,並依據該程式碼進行運作了體“式碼區塊載 則述4處理益根據前述内建快閃記憶 一位址對應表儲存至前述内建揮發性記憶體’ ·人數將 1282140 則述微處理器從前述 參數值,·以及 ^建快閃記憶體之資料區塊讀取 在更新參數值時,前 號、—寫於 迷说處王里器輪出一㈣匯流排訊 制抑: °〜、以及—資料匯流排訊號至該記憶體控 二凡,該記憶體控制單元依據前述位址對應表來將資料 E肌排的貝料寫人内建非揮發性記憶體之資料區塊。 14.如申請專利範圍第13項之顯示晶片之參數更新方法, 其中當該微處理器輪出該寫入控制訊號時,且該位址 匯流排訊號係對應於該程式碼區塊時,該記憶體控制 單元捨棄該寫入控制訊號。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW94139353A TWI282140B (en) | 2005-11-10 | 2005-11-10 | Display controller and method for updating parameters of the same |
US11/594,068 US8914602B2 (en) | 2005-11-10 | 2006-11-08 | Display controller having an embedded non-volatile memory divided into a program code block and a data block and method for updating parameters of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW94139353A TWI282140B (en) | 2005-11-10 | 2005-11-10 | Display controller and method for updating parameters of the same |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200719427A TW200719427A (en) | 2007-05-16 |
TWI282140B true TWI282140B (en) | 2007-06-01 |
Family
ID=38005142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW94139353A TWI282140B (en) | 2005-11-10 | 2005-11-10 | Display controller and method for updating parameters of the same |
Country Status (2)
Country | Link |
---|---|
US (1) | US8914602B2 (zh) |
TW (1) | TWI282140B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101923898B (zh) * | 2010-07-29 | 2012-12-26 | 福建捷联电子有限公司 | 显示器Flash空间不足时的HDCP_key烧录方法 |
CN101976577B (zh) * | 2010-11-03 | 2013-06-05 | 冠捷显示科技(武汉)有限公司 | 显示设备软件的布置方法及控制参数写入flash的方法 |
US20130346680A1 (en) * | 2012-06-22 | 2013-12-26 | Ross S. Scouller | Emulated electrically erasable memory having an address ram for data stored in flash memory |
CN103309679B (zh) * | 2013-07-03 | 2016-10-26 | 中国船舶重工集团公司第七二四研究所 | 一种存储芯片ram软件固化应用的实现方法 |
TWI566229B (zh) * | 2015-06-03 | 2017-01-11 | 友達光電股份有限公司 | 顯示裝置之時序控制器及其操作方法 |
CN111599397B (zh) * | 2019-02-20 | 2024-04-09 | 深圳通锐微电子技术有限公司 | 控制装置及控制方法 |
US11557264B2 (en) * | 2019-04-10 | 2023-01-17 | Hefei Reliance Memory Limited | Display driver system with embedded non-volatile memory |
CN110400548B (zh) * | 2019-07-05 | 2021-02-02 | 深圳市华星光电技术有限公司 | 显示器的白平衡调整系统及其调整方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970008188B1 (ko) * | 1993-04-08 | 1997-05-21 | 가부시끼가이샤 히다찌세이사꾸쇼 | 플래시메모리의 제어방법 및 그것을 사용한 정보처리장치 |
US6000006A (en) * | 1997-08-25 | 1999-12-07 | Bit Microsystems, Inc. | Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage |
EP0991081B1 (en) * | 1998-09-30 | 2005-11-30 | STMicroelectronics S.r.l. | Emulated EEPROM memory device and corresponding method |
ATE503229T1 (de) * | 2002-04-30 | 2011-04-15 | Dsp Group Switzerland Ag | Verfahren zur ausholung von daten aus einem nichtflüchtigen speicher in einer integrierten schaltung und integrierte schaltung hierfür |
TW586074B (en) * | 2002-05-24 | 2004-05-01 | Integrated Technology Express | System and method for online firmware update and on-screen-display parameter modification and control interface thereof |
US20050038961A1 (en) * | 2003-08-11 | 2005-02-17 | Chao-Wu Chen | Cache and memory architecture for fast program space access |
TWI236657B (en) * | 2004-09-01 | 2005-07-21 | Au Optronics Corp | Timing controller with external interface and apparatuses based thereon |
US20060248267A1 (en) * | 2005-04-29 | 2006-11-02 | Programmable Microelectronics Corporation | Flash memory having configurable sector size and flexible protection scheme |
-
2005
- 2005-11-10 TW TW94139353A patent/TWI282140B/zh active
-
2006
- 2006-11-08 US US11/594,068 patent/US8914602B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TW200719427A (en) | 2007-05-16 |
US20070106835A1 (en) | 2007-05-10 |
US8914602B2 (en) | 2014-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI282140B (en) | Display controller and method for updating parameters of the same | |
TWI242711B (en) | Nonvolatile memory and control method for nonvolatile memory | |
JP4628750B2 (ja) | バッファメモリを内蔵したフラッシュメモリ装置及びフラッシュメモリシステム | |
KR20160007549A (ko) | 페이지 테이블 데이터 관리 | |
TWI237759B (en) | Method for data accessing in a computer and the computer thereof | |
JPH06131266A (ja) | ランダム・アクセス可能かつ書換え可能メモリを用いる外部記憶装置におけるプログラム直接実行の制御方法および装置 | |
JPWO2006067923A1 (ja) | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法 | |
TW200935301A (en) | Enhanced microprocessor or microcontroller | |
US10613872B2 (en) | Memory system with simulated memory process | |
JP2000276370A (ja) | マイクロコンピュータ、電子機器及びエミュレーション方法 | |
TW200923647A (en) | Method for adjusting setup default value of BIOS and main board thereof | |
TW200837627A (en) | Memory access system and memory access method thereof | |
TWI726524B (zh) | 電子處理裝置及記憶體控制方法 | |
JP2013033338A (ja) | メモリシステム | |
TWI310194B (en) | Method and apparatus to store initialization and configuration information | |
TW201409468A (zh) | 記憶體資料處理系統及方法 | |
JP2007213179A (ja) | 不揮発性半導体記憶装置 | |
JP4083474B2 (ja) | メモリ装置の制御方法およびそのプログラムならびに記録媒体 | |
JP2007199846A (ja) | メモリ制御装置およびメモリ制御方法 | |
TWI406175B (zh) | 記憶卡以及用於記憶卡之方法 | |
JP2000339152A (ja) | アプリケーションプログラム変更方法 | |
TW539993B (en) | Method for updating basic input/output system | |
JP2000090643A (ja) | 記憶装置 | |
TWI259374B (en) | Method and device of host end and memory end to acquire memory state | |
JP2002140205A (ja) | データ処理装置およびデータ処理装置のブート処理方法 |