TWI281729B - Non-volatile memory and the fabricating method thereof - Google Patents

Description

1281729 16865twf.doc/r 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種半導體元件及其製造方法，且特 別是有關於一種非揮發性記憶體的製造方法。 【先前技術】 非揮發性記憶體中的快閃記憶體(Flash)挾其快速省時 的操作模式與成本上的優勢，已成為業界研究的主流之 一。典型的快閃記憶體元件主要是由浮置閘極(Floating Gate)與控制閘極(Contr〇1 Gate)所構成，控制閘極係直接設 置在浮置閘極上，浮置閘極與控制閘極之間以介電層相 隔而浮置閘極與基底間以穿隧氧化層（Tunnei 相 隔。 >由於上述快閃記憶體往往會出現過度抹除的問題，因 此許多快閃記憶體會採用分離閘極(SpUt Gate)的設計，將 上述位於浮置閘極上的控制閘極，延伸至浮置閘極之一側 壁與基底上。此種分離閘極式快閃記憶體的操作方 用源極側注入(S_e-Side Injecti〇n)效應，將電子注入浮置 閘極中以程式化此記憶體，並_仰穿隨效應來進行 除操作。 然而，隨著積體電路的發展，對於元件積集度_ 的要求極高，而此種記鋪所佔的面積過大，不但阻礙 兀件的積集化，也會影響整體的電路佈局。 【發明内容】 有鑑於此，本發明的目的就是在提供一種非揮發性記 之基底中’而第二摻雜區則設置於溝渠項 上述電

1281729 16865twf.doc/r 設置 部兩側之基底中 發明的實施例所述之非揮發性記憶體， 何储存層係呈u $。 荷儲闕所狀非__，上述電 n, 1何儲存區塊，一電荷儲存區塊彼此分 離位於溝渠中相對之兩側壁。 、本發日㈣實施綱述之非揮發性記憶體，上述電 何儲钟與溝渠之間更可以是設置有_層穿隧介電層4 依照本發明的實施例所述之非揮發性記憶體，上述 極與電荷儲存層之間更可以是設置有-層閘間介電層。 ^依照本發明的實施例所述之非揮發性記憶體，上述二 電何儲存層中更包括—層介電層，此介電層的表面低於電 荷儲存層的頂部。 依照本發明的實施例所述之非揮發性記憶體，上述溝 渠中更包括一層保護層，設置於閘極上。 依Α?、本發明的實施例所述之非揮發性記憶體，上述保 護層的材質例如是氧化矽或氮化矽。 依照本發明的實施例所述之非揮發性記憶體，上述電 何儲存層的材質例如是換雜多晶石夕。上述電荷儲存層可以 是一層電荷陷入層，其材質例如是氮化矽。上述閘極的材 質例如是摻雜多晶石夕。 依照本發明的實施例所述之非揮發性記憶體，上述間 極更可以延伸至二電荷儲存層之間。 1281729 16865twf.doc/r 本發明因採用溝渠式記憶體的結構，將電荷儲存層與 閘極直立地設置於溝渠之中，因此可以大幅降低各記憶胞 所佔的面積，不但提南元件的積集度，更<以增加電路佈 局的空間。 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂，下文特舉實施例，並配合所附圖式，作詳細說明如 下。 【實施方式】 圖1A至圖1E係繪示本發明一實施例之_種非揮發性 記憶體的製造流程剖面圖。圖2係繪示本發明一實施^之 一種非揮發性記憶體於製造完成後之結構上視圖。其中， 圖ία至圖1E例如是圖2中沿η，線的製造流程剖面圖。 一請參照圖1A，首先提供基底100，基底100已經形成 有隔離結構（未繪示於圖1A至圖1E之中，可參照圖2之 ，離結構1〇2)。隔離結翻如是淺溝渠隔離結構或是場 氧化層，其形成方法應係熟知此技藝者所周知，於此不再 f述。之後於基底100中形成摻雜區105。摻雜區刚盥 表ΐϊ表面相距一距離。摻雜區105 #形成方： 仞女疋進仃#貝植入或摻質擴散以形成之。 100 107^^ 1〇7 . 暴露出摻雜區105，也就是說，、、冓泪1〇7底立至夕例如疋 1⑽例如是摻雜區1()5。溝_ =〇〇上形成一層圖案化罩幕層（未繪示 罩幕層為罩幕，移除部分的基底而形成之再 1281729 16865twf.doc/r 基底100的方法例如是利用氣原子為基礎的反應氣體進 乾式蝕刻以移除之。 然後，請參照圖1B，於溝渠107中形成一層穿隨介命 層110。穿隧介電層110的材質例如是氧化石夕，其形成 法例如是熱氧化法或是化學氣相沈積法。繼而，於溝渠i07 中形成-電荷儲存層12〇。相對的兩側壁電荷儲存層咖 的材質例如是摻雜多晶石夕、金屬或是金屬石夕化物等^ 料’其形成方法例如是先形成-層導體層（未緣示） 以回侧的方式，移除基底1()()上與溝渠1G7中央 3體層；或者也可以是在形成_層之後，先利用化學： 械研磨製程，移除基底上的導體層，再進行 蝕刻，移除溝渠107中央的部分導體層。當缺荷 ==1接觸她叫，咖導體層= ϋ¥體層的形成方法例q依照其材質的不同，採用 化予吼相沈積法或物理氣相沈積法以形成之。 電=存層m也可以是1電荷陷人層 化t，而其形成方法例如是化學氣相沈積法。當铁 電何陷入層之材質並不限於氧 左田 電荷陷入於其巾之㈣也可以是其他能夠使 化層等材料。 、1 D鈀虱化層、鈦酸锶層與铪氧 溝渠儲存層12〇是由位於 實施例中，於形成電^=存區塊所組成 '然而，在一 渠贿底部的電荷儲存^2曰0120之時’也可以不移除溝 省存層120，則形成的電荷儲存層，便 1281729 16865twf.doc/r 會是沿著溝渠107侧壁與底部的一整個成u型電荷儲存 層，而不會分隔成兩個電荷儲存區塊。 繼而二請參照目1C，於基底1〇〇上形成一層介電材料 層（未繪示），填滿溝渠1〇7且覆蓋住基底丨⑻的表面。 ’I電材料層的材質例如是氧切，其形成方法例如是利 化學氣相沈積法以形成之。 之後，移除基底100表Φ上之介電材料相及溝渠 中的部分介電材料層與部分電荷儲存 層120的表面低於基底_表面，並且形成-2= f電荷儲存層12G的介電層⑽。歸部分介電材料層盘 ^分電荷财層12〇的方關如是進行乾賴刻法，藉^ 3時間的控制，將介電材料層的表面侧至低於電荷儲 =130的表面。纟於介電材料層、穿隧介電層11〇 時例如是-併移除基底⑻Γ的穿===料層的同 結構中的部分介電材料。的核介電層110以及隔離 —接著’於基底⑽上形成_層閘間介電層135，至少 =住電荷儲存層12〇。閘間介電層135㈣_如是氧 化石夕，其職方法例如是化學氣相沈積法。 極14! tIt:圖1D ’於溝渠1〇7中形成閘極140。閘 ===底二上形成-層_ 移除基底100 JL以及溝竿1〇7中设=住基底100，之後 .^ ^ 中之部分導體材料層以形成 之。導體材料層的材質例如是摻雜多㈣、金屬録屬1 1281729 16865twf.doc/r 化物其中，若導體材料層的材質為摻雜多晶矽，其形成 方法例如是利用化學氣相沈積法先形成一層未摻雜多晶矽 層後^行離子植入步驟以形成之；或者也可以採用臨場 植入之方式，以化學氣相沈積法形成之。若導體材料 ，的材^為金屬與金屬矽化物則可利用化學氣相沈積法或 是物，^相沈積法以形成之。移除基底1〇〇上以及溝渠1〇7 中之部分導體材料層的方法例如是先以化學機械研磨法移 • 除基底ι〇0上之導體材料層，再利用乾式蝕刻法或濕式蝕 刻法回姓刻溝渠107中之部分導體材料層。由於基底100 表面的閘間介電層135厚度不大，於移除基底削上的導 體材料層的同時，閘間介電層135也可能會跟著被移除。 - 然後，請參照圖1E，於閘極140上形成一層保護層 ⑼、，填滿溝渠107。保護層150的材質例如是氮化石夕，其 形成方法例如是先利用化學氣相沈積法形成保護層15〇， 再以化學機械研磨平坦化保護層15〇,磨平至與基底1〇〇 表面約略等高為止。 • 〃在一實施例中，保護層15〇也可以是以熱氧化法形成 的，化石夕。品’主思的疋，若保護層是以熱氧化法形成 的氧化矽，則上述形成閘極14〇之時，就可以不移除溝渠 1〇7中之部分導體材料層。也就是說，閘極14〇不二定是 士圖1D中所示，低於基底100表面，也可以是與基底1〇〇 表面約略等高。 ” 土- 繼之，於溝渠107兩侧之基底100頂部形成摻雜區 155。摻雜區155的深度較佳為與保護層15〇的深度相當。 1281729 16865twf.doc/r ί: in成方法例如是擴散法或是離子植入製程， 端L-杜沾之中的接質例如是N型捧質或是p型掺質，其 ^視兀件的設計而定。 ，If所％示之_發性記憶體之上視圖。請 元二 :2人的標號與圖1E t的標號代表的是相同的 2 Φ二/係^不圖2中沿著仁1，線之剖面示意圖。從圖 列。明地看到閘極14G例如是長條狀地平行排 中开二：千：隔離結構102中的部分介電材料，於圖1C 14二成二包層?30的同時，已經被移除掉了，，匕，閘極 術口7^過離ί構102而設置，閘極140與隔離結構102 離二狀乂錯排列。電荷儲存層120則是設置於隔 ;雄之間，位於閘極140的下方。閘極H0兩側例 如是摻雜區155。 揮發性記憶體的製造方法所形成的記 版之、、、.構。圖3輯示本發明—實施例之—種非揮發性 記憶體結構剖面圖。 ❿ ^照圖3 ’本發明提出—種非揮發性記憶體，其例 如疋由基底2G0、穿隨介電層21G、電荷儲存層22〇、介電 m間介電層235、閘極綱、保護層255、推雜區 2〇5契接雜區255所構成的。 =200中設置有-個溝渠2〇7。電荷儲存層22〇設. ^於溝朱207中，且電荷儲存層22G #頂部低於基底勘 表面。電荷儲存層220例如是如圖3所示，由設置於 207相對之兩側壁的兩個電荷儲存區塊所構成二在二實= 1281729 16865twf.doc/r 例中，電荷儲存層220也可以是沿著溝渠2〇7的側壁盥底 部而設置，形成單-個呈U型之電荷儲存區塊（未綠示、）: ,電荷儲存層220與溝渠207之間例如是設置有—層穿 隧介電層210。閘極240設置於溝渠207中，閘極24〇更 可以延伸至電荷儲存層220中。開極24〇與電荷儲存層22〇 之間例如是設置有一層閘間介電層230。 曰 〇摻雜區205設置於溝渠207底部之基底200中，摻雜 區255則设置於溝渠207頂部兩側之基底2〇〇中，i中摻 雜區2〇5例如是作為源極之用，#雜區255例如是料^ $用。閘極250上例如是設置有—層保護層25〇，殖滿 ^ 207。電荷儲存層22Q之間例如是設置有一層 230，位於閘極25〇的下方。 曰 “電荷儲存層220的材質例如是推雜多晶石夕 也可以是一層電荷陷入層’其材質例如是： 匕石夕或疋其他㈣使電荷陷人於其中之材f，例如知 二物等。閘極240的材質例如是摻雜 二二。保護層250的材質例如是氧化石夕或氮化石夕 ;丨電層210與介電層23〇的材質 ^ 層235的材質例如是氧化發。摻 ^ 二 如是摻雜了 Ν型或Ρ型摻質的摻雜區。“純况例 以下說明上述具有兩電荷儲存層22〇之 體=桑f方式。進行程式化操作時，例如是於摻雜^ : (源極）施加一高電壓，於摻雜區255 (沒^ 〇5 電1於_24〇施加-稍高於啟使電壓之電壓:二= 1281729 16865twf.doc/r 極側注入(Source Side Injecti〇n)效應，將電子注入 層220之中。在程式化進行時，例如是於電荷儲存層 ^緣產生最大水平及較電場，贿行記㈣的^式化 進行抹除操作時，例如是於閘極24〇施加一高電壓， 利用F-N穿隨效應，將電荷儲存層22〇内的電子拉出 然，此種非揮發性記憶體還可以作為多階(Μ.。田己 憶體的應用，藉由㈣電荷儲存層22G中的電荷 °， 而得以儲存更多位元的資料。 刀 依照本發明實施例所述，本發明係先於於基底中形成 ^雜區’再於基底中形成溝渠。接著於溝渠中依序形成穿 峻聽層、電荷儲存層與介電層，介電層的形狀，直 =填入閘極，並於溝渠頂部周圍之基底中形成摻雜區。由 ^本發日狀溝渠找㈣是將電制存層與直立地設 於溝渠之中，因此可以大幅降低各記憶胞所佔的面積， 不但可以縮小記憶胞的尺寸，提高讀的積集度，更可以 增加電路佈局的空間。 此外由於本每明之溝渠式記憶體的通道區是設置於 基底中（垂直;切道區），因料以增加元件集積度，而且 :以藉由控赌渠之深度準確的控制通道長度，進而能避 ^件尺寸縮小時所產生的問題。且此種柱狀之記憶體結 ，可以提高電流密度，並提升記憶體元狀程式化/抹 作之效率。 η 雖然本發明已以實施例揭露如上，然其並非用以限定 15 1281729 16865twf.doc/r 和範 範圍 本發明，任何熟習此技藝者，在不脫離本發明之精 圍内，當可作些許之更動與潤飾，因此本發明之 當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 一種非揮發性 圖1A至圖1E係纟會示本發明一實施例之 記憶體的製造流程剖面圖。 圖2係繪示圖1E之上視圖。

圖3係緣示本發明一實施例之_ 結構剖面圖。 種非揮發性記憶體的 【主要元件符號說明】 100、200 :基底 105、155、205、255 ··換雜區 107、207 :溝渠 110、210 :穿隧介電層 120、220 :電荷儲存層 130、230 :介電層

135、235 :閘間介電層 140、240 ·•閘極 150、250 :保護層 16

Claims (1)

1281729 I6865twfl.doc/0〇6 95-11-22 十、申請專利範圍： 1· 一種非揮發性記憶體的製造方法，包括·· 提供一基底； . 於邊基底中形成一第一摻雜區，該第一摻雜區與該基 底表面相距一距離； 於該基底中形成一溝渠，該溝渠底部暴露出該第一 雜區； ％ • 於該溝渠兩側形成一電荷儲存層，該電荷儲存層的頂 部低於該基底表面； 、 於該溝渠中形成一閘極；以及 於該溝渠兩侧之該基底頂部形成一第二摻雜區。 • 2·如申請專利範圍第1項所述之非揮發性記憶體的製 . k方法’其中形成該電荷儲存層的方法包括： 於該基底上形成一電荷儲存材料層，填入該溝渠；以 及 歸該基底上之該電荷儲存材料層以及準 • 分該電荷儲存材料層。 之。P i二如Ιΐί利範圍第2項所述之非揮發性記憶體的製 ==，其中在移除該溝渠中之部分該電荷儲存材料層的 V驟’更包括移除該溝渠底部之部分二、 形成位於該溝渠相對兩側壁分離之二電荷科層’ 迭方i如:圍第3項所述之非揮發性記憶體的製 以方法其巾更包括於形絲電荷儲 問間介電層前’形成-介電層於該二電荷館 17

1281729 16865twfl.doc/006 95-11-22 5.如申請專娜圍第丨項所述之轉發性記憶體的擊 造方法，其巾於形成該溝渠的步驟之後與形成該電荷儲存 層的步驟之前’更包括於該溝渠中形成—穿隧介電層。 、6.如申請專利範圍第5項所述之非揮發性記憶^的製 以方法’其中該穿隨介電層的形成方法包括熱氧化法。 7. 如申請專利範圍第丨項所述之轉發性記憶體的事 f其!於形成該電荷儲存層的步驟之後與形成該閘 極的步驟之W ’更包括於該溝渠中形成該閘間介電層，談 閘間介電層至少覆蓋住該電荷儲存層。 Μ 8. 如中請專利範圍第丨項所述之非揮發性記憶體的製 =方法，其中於形成該閘極的步驟之後與形成該第二換雜 區的步驟之前，更包括於該閘極上形成—保護層。" 七如巾μ專利範圍第8項所述之非揮發性記憶體的製 ""方法’其巾該保護層的材質包括氮切或氧化石夕。 10.如翻_第8項所狀非揮紐記憶體的製造 氧化、、t巾該倾層的形成方法包括化學氣相沈積法或熱 制、^.如申料利範圍第1項所述之非揮發性記憶體的 衣法，其巾該電荷儲存層的材質包括摻雜多晶石夕。 制、^.+如^專概圍第1項所述之轉發性記憶體的 衣k方法，其中該電荷儲存層包括一電荷陷入層。 制二3.、+如申請專利範圍* 12項所述之非揮發^記憶體的 衣以方法’其巾該電荷陷人層的材質包括氮化石夕。 14.如申請專利範圍第1項所述之非揮發性記憶體的 18 1281729 l6865twfl.d〇c/006 95-11-22 衣4方法，其中該閘極的材質包括摻雜多晶矽。 魏圍第1顿狀細祕記憶體的 Ik方法，其中该閘極的形成方法包括： 基底於=底上形成一導體層，填滿該溝渠，且覆蓋住該 移除部分該導體層。 16· —種非揮發性記憶體，包括·· 一基底，該基底中具有一溝渠； -電荷儲存層’設置於該溝渠兩側，且 的頂部低於該基絲面； t何儲存層 一閘極，設置於該溝渠中； ，設置於該溝渠底部之該基底中；以及 17如—申4^設置於該溝渠頂部兩.該基底中。 其中該電彳型 16。顿狀_贿記憶趙， 其二 為一何儲存區塊，該二電荷儲存卩 塊彼此分離，位於賴渠中㈣之兩㈣。储存£ 立中!!·電 專/f圍第16項所述之非揮發性記憶體， ，、中:何儲存層與該溝渠之間更包括— 20·如申請專刹餘图楚 、 丨毛層。 其項所狀轉純記憶體， :料讀存層之間更包括_ 21.如申請專利範圍第16項所述 二，層 储存層中更包括—介電層，該介電層的表面低 19 1281729 16865twfl.doc/006 95-11-22 於該電荷儲存層的頂部。 22. 如申請專利範圍第16項所述之非揮發性記憶體， 更包括一保護層，設置於該閘極上。 23. 如申請專利範圍第22項所述之非揮發性記憶體， 其中該保護層的材質包括氧化矽或氮化矽。 24. 如申請專利範圍第16項所述之非揮發性記憶體， 其中該電荷儲存層的材質包括摻雜多晶矽。 25. 如申請專利範圍第16項所述之非揮發性記憶體， 其中該電荷儲存層包括一電荷陷入層。 26. 如申請專利範圍第25項所述之非揮發性記憶體， 其中該電荷陷入層的材質包括氮化矽。 27. 如申請專利範圍第16項所述之非揮發性記憶體， 其中該閘極的材質包括摻雜多晶矽。 ❿ 20