TWI281326B - Combined automatic frequency correction and time track system to minimize sample timing errors - Google Patents

Combined automatic frequency correction and time track system to minimize sample timing errors Download PDF

Info

Publication number
TWI281326B
TWI281326B TW094110169A TW94110169A TWI281326B TW I281326 B TWI281326 B TW I281326B TW 094110169 A TW094110169 A TW 094110169A TW 94110169 A TW94110169 A TW 94110169A TW I281326 B TWI281326 B TW I281326B
Authority
TW
Taiwan
Prior art keywords
circuit
signal
sample
clock error
samples
Prior art date
Application number
TW094110169A
Other languages
English (en)
Other versions
TW200611503A (en
Inventor
Paul Chun-Hsiung Wei
Original Assignee
Via Telecom Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Telecom Co Ltd filed Critical Via Telecom Co Ltd
Publication of TW200611503A publication Critical patent/TW200611503A/zh
Application granted granted Critical
Publication of TWI281326B publication Critical patent/TWI281326B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers
    • H04B1/28—Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Analogue/Digital Conversion (AREA)
  • Circuits Of Receivers In General (AREA)

Description

1281326 九、發明說明： 【發明所屬之技術領域】 本發明係關於碼分多重存取(CDMA，Code Division Multiple Access)接收器架構之一方法，特別是關於用以最小化樣本時脈誤 差之一合併自動頻率修正(AFC , automatic frequency correction)暨 時間追蹤系統。 φ 【先前技術】 於一傳統碼分多重存取接收器中，已接收之一信號首先自一 載波頻率（carrier他职纽⑼降轉為一更適合處理的基頻 (base-band)。此基頻信號接著被數位取樣以供後續處理。此傳統碼 分多重存取接收器必須同時鎖定自一發射器所傳送信號之頻率與 時脈(timhg clock)後始得進行上述之降頻(d〇wn c〇nverting)與數位 取樣。上述之傳統碼分多重存取接收器利用上述之數位樣本以還 • 原所傳送之信號。 請參考第-圖所示，其係為一傳統碼分多重存取系統1〇之一 部/刀的-方塊讀圖。此傳統碼分多重存取系統1()包含一傳送器 12與-接收器14 ’其中上述之傳送器12具有—資料來源16、一 混合器(m_18與-來源缝器(〇sciuat〇r)2〇，上述之接收器Μ 具有-混合器22、-類比數位轉換器％、—局部震魅％、一取 樣震盪器28與一參考震盪器3〇。 1281326 上述接收器14維持兩套不同的程序以鎖定上述之傳送器 12。一第一程序為一自動頻率修正程序以追蹤已接收信號之一頻 率。一第二程序為一時脈追蹤程序以追蹤已接收信號之時脈。上 述之傳統碼分多重存取接收器14通常於上述參考震蘯器3〇中產 生一參考信號(亦即信號)以供衍生出其他頻率，如一取樣 時脈信號(亦即F-S信號)與一局部時脈信號(亦即fjlo信號）。此 自動頻率修正程序透過調整上述之參考信號fjREF，尋求調整上 述之局部時脈FJLCH§號以符合此傳送器12之一來源時脈信號(亦 即F—SRC彳§號)。上述之時脈追縱程序係選擇並且比對一已接收樣 本（亦即RX-SAMPLES)與一相對應之傳送樣本（亦即 TX—SAMPLES) 〇 請參考第二圖所示，其係為第一圓示出之傳統碼分多重存取 系統10的一時脈位移(〇飽et)範例之一時線示意圖。於此範例中， 上述之自動頻率修正程序已經鎖定上述之來源時脈信號F_SRC， 而在傳送樣本TX-SAMPLES與已接收樣本RESAMPLES間存在 一微小的時脈誤差32。每個已接收樣本之間間隔為一個取樣週期 (亦即Ts)。一般而言，此取樣週期Ts之選擇係基於令一長度為Ts/2 之最大取樣誤差對此系統性能產生一最小之影響。對此傳統碼分 多重存取系統10而言，此取樣週期Ts通常為一碼分多重存取片 碼之週期(chip duration)的八分之一(亦即Tc/8)。 1281326 在大多數情況下，長度為Tc/8之取樣間隔產生一無關緊要之 Tc/16。然而在某些特殊情況下，當一輸入雜訊主要是來自使用者 本身信號或其他使用者信號的互相關聯時，即欲更減少上述之時 脈誤差。於此傳統碼分多重存取系統1〇中，上述之自動頻率修正 程序與時脈追蹤程序係獨立運作，當此自動頻率修正程序鎖定後 (亦即F—LO = F—SRC)，則時脈誤差即已固定。於第二圖中，樣本 間的空隙雖為相同，但一固定偏移量32仍存在於上述之傳送樣本 與已接收樣本的邊緣，其誤差量為隨機而最多可能為Ts/2。 於美國專利註號6,266,365巾，王(Wang)先生等人揭露一碼分 多重存取接㈣。此補巾祕：「為了麵低取樣麵導致的誤 差，首先珊雜轉已紐錢之時脈錢崎她的調整， 其次，須應用一個新演算法以調整被每個延時迴路電路(dll)所使 用之時脈錢_仙產生其本身之局部展頻波形(职
一一〜一〜〜干珍此的電路以減少上述之時 脈追蹤誤差。 τ ’丹特(Dent)揭露於數位傳 丹特敘述：「於本發明之一實 於美國公開証號2004/0058653中， 接器中一片碼速率(Chip rate)之修正。丹座 7 1281326 施例中，此時脈修正電路根據時脈誤差以產生一頻率偏移值令局 部頻率參考偏倚(bias)，據此，碼分多重存取片碼率逐漸地改變以 修正上述之時脈飄移(drift)，但以傳輸頻率之改變作為代價。」考 量到其他時脈誤差超過Ts/2的情況，欲須進行一漸進式的調整。 【發明内容】 本發明提供一方法，其用於合併一自動頻率修正程序與一時 脈追蹤程序以減少一碼分多重存取接收器内之一時間誤差。於一 碼分多重存取接收器範例系統中，一取樣間隔通常會定義最小取 樣誤差。傳統上而言，上述之自動頻率修正與時脈追蹤程序係獨 立運作，以當此自動頻率修正程序鎖定後，相對於一接收信號之 取樣邊緣調正(edge alignment)與間隔(spacing)皆已固定。於傳送樣 本及已接收樣本之間的時間調正可能會至多偏移半個取樣間隔(亦 即Ts)的長度。本發明合併上述之時脈追蹤與自動頻率修正程序以 最小化取樣時脈誤差。對於取樣誤差大於二分之一取樣間隔(亦即 >Ts/2)的情況，透過改變所使用之已接收樣本(亦即理想樣本)即可 快速地調整時脈。對於非零且小於或等於二分之一取樣間隔之取 樣誤差’可於上述自動頻率修正程序中利用與此時脈誤差等比之 一頻率偏倚量(bias)減少或消除此時脈誤差。 本發明揭不通常包含一類比數位轉換器與一處理器的一電 8 1281326 路。此類錄轉觀可跡自—魏雜產生複數姆本以因 應-參考錢。上述處即可視额數錄本之—科樣本的一 第-時脈誤差衫大_信號之—雜_的二分之一以 指定此複數織本之-早舰本與1雛本其中之—為一理想 樣本。 本發明之目的、特_伽包含無-讀自細率更正與 時脈追蹤之方法鏡路，討(购、㈣脈追麟差、⑼可得到 為零之時脈誤差’而不須增加—類比數位轉換器之—取樣速 率、⑽改變所使用之—樣本關整絲雜誤差，與/或㈣饋入 與-時脈誤差值成正比之—頻率偏倚值至_自動頻率控制程序。 【實施方式】 本發明提供―方法，翻於合併-自動頻轉正程序與-時 脈追蹤程序Μ減少一碼分多重存取接收嚣内之一時間誤差。於一 碼:多重存取接㈣範姆統巾…取樣瞧通常會定義最小取 樣誤差傳統上而s，上述之自賴率修正與時脈追蹤程序係獨 立運作’以纽自動辭修正程賴定後，械於_接收信號之 取樣邊緣調正(edge alignment)細隔(spadng)冑6岐。於傳送樣 本及已接收樣本之_铜調正可能會至多偏料個取樣間隔(亦 P Ts)的長度。本發％合併丨述之時脈追蹤與自動頻率修正程序以 9 1281326 最小化取樣時脈誤差。對於取樣誤差大於二分之一取樣間隔(亦即 >Ts/2)的情況，透過改變所使用之已接收樣本(亦即理想樣本)即可 快速地調整雜。對於轉且小於或等於二分之_取樣間隔之取 樣誤差，可於上述自動頻率修正程序中利用與此時脈誤差等比之 一頻率偏倚量(bias)減少或消除此時脈誤差。 參考第三圖所示，其係為根據本發明之一實施例所提供之一 碼分多重存取接收器電路(或系統)100之一功能方塊示意圖。此碼 分多重存取接收器電路100可簡稱為一接收器電路1〇〇，其通常包 含一射頻前端電路(或模組)102、一降頻器(d〇wnc〇nverter)電路(或 模組)104、一類比數位轉換器(A〇c，咖㈣t〇邮㈣e〇nverter)電 路(或模組)106、一濾波器電路(或模組)1〇8、一相關器排(e〇rrdat〇r bank)電路(或模組)ι10、一偵測器電路(或模組)112、一有限脈衝回 應(FIR ’ finite impulse response)濾波器(或模組)114、一處理器電路 (或模組)116、一電壓控制震盪器(v〇ltage c〇_lled 〇sdUat〇r)電路 (或模組)118、一第一鎖相迴路(PLL，phase 1〇ck 1〇〇p)電路(或模 組)120與一第二鎖相迴路電路(或模組)122。上述之偵測器電路112 可包含一最大比例合併電路(maximum rati〇 e〇mbining eireuit)(或 模組)124、一解調變電路（或模組)126與一解碼器電路（或模 組)128。此處理器電路ns可執行軟體常式以進行一時脈追蹤程序 130與一自動頻率修正程序132。 1281326 上述之射頻刖端電路102可放大天線信號以產生一射頻信號 (亦即RF信號）。此降頻器電路1〇4可轉換此射頻财信號成一基 頻或中頻信號(亦即正信號）。此降頻器電路1〇4可由上述第二鎖 相迴路電路122所產生之一局部震盪信號(亦即Fjl〇信號)所控 制。上述之類比數位轉換器電路1〇6可數位化此中頻正信號以產 生樣本(亦即RX)。取樣時脈可由上述第一鎖相迴路電路12〇所產 生之一取樣時脈信號(亦即F-S信號)控制。上述之濾波器電路1〇8 可過濾上述之樣本RX以產生過漉後樣本(亦即FJOQ。 上述之相關器排電路110可處理上述之過漶後樣本以產 生一輸出信號(亦即A信號)與一相關信號(亦即c信號)。上述之輸 出<5號A可被此偵測器電路Π2合併、解調變與解碼以產生解碼 後之位元(亦即DB)。上述之相關信號c可被上述之有限脈衝回應 濾波器114過濾以產生一過濾後之相關信號(亦即Fc信號）。此處 理器電路116可處理此過濾後之相關信號FC以產生一追蹤信號 (亦即TRK信號)、一參考頻率控制(或誤差)信號(亦即 k號)與一時脈誤差統計信號(亦即ET信號）。此追蹤信號TRK可 被接回上述之相關器排電路以調整此相關器排電路11()之個 別相關器(請參考第四圖）。上述之參考頻率控制Fj^p^CTL信號 可傳送至上述之電壓控制震盪器電路118以控制一參考時脈信號 11 ^ P F—REF信號)之頻率。此第一鎖相迴路電路12〇可根據此參 考時脈信號F—RBF產生上述之取樣時脈信號F—s。此第二鎖相迴 路電路122可娜此參树雜號ρ—·私上狀局部震餘 號F—LO。上狀時贿聽計健Ετ彳自上叙祕追縱程序 U0傳送至上述之自動頻率修正程序132。 请參考第四圖所示，其係為第三圖示出之相關器排電路110 與處理器電路II6 -實施例之-方塊示意圖。此相關器排電路11〇 通常包含多個複式接收機(finger)電路(或模組)134&至134n。此複 式接收機電路134a至134η中的每一個可能自上述之濾波器電路 108接收過渡後之接收樣本FRX。一個別的複式接收機電路134(如 複式接收機電路134a)通常包含多個相關器電路(或模組)136a至 136m與至少一個延遲電路138。一第一相關器電路136a可被稱為 一早期/晚期導引信號相關電路。一第二相關器電路136b可被稱為 一準時(on-time)導引信號相關電路。上述之延遲電路138可用於延 遲上述之過濾後接收樣本FRX抵達上述之準時導引信號相關電路 136b與其他相關器電路136c至134η。此延遲電路138可實作出 一片碼週期(亦即Tc/2)之一半的延遲時間。 此相關器電路136a至136m的每一個皆可同時產生一相對應 之相關信號(亦即Ca至Cm信號)。此相關信號Ca至Cm可合稱為 I2.81326 相關信號c(請見第三圖所示）。上述之過遽後相關信號fc通常包 含對應至每一個相關信號Ca至Cm之一過據後相關信號(亦即FCa 至FCm信號）。 上述之處理器電路116可實作為一數位信號處理器(DSp， digital signal processor)電路。此數位信號處理器電路ιΐ6可自每一 個複式接收機電路134a至134η接收上述之喊後相關信號FCa 至FCm。一時脈追蹤程序13〇a可對此過濾後相關信號FCa與 FCb(亦即早期/晚斯值與準時值)進行處理以產生一相對應之追蹤 信號(亦即TRKa)給上述之複式接收機電路134a。此時脈追蹤程 序130a亦可對此過濾後相關信號FCa與FCb進行處理以產生一相 對應之時脈誤差統計信號(亦即ETa信號)給上述之複式接收機電 路134a。時脈追蹤程序130b至13〇n亦可對來自上述複式接收機 電路134b至134η的類似信號進行處理。此追蹤信號TRK^TRKn 可被統稱為上述之追蹤信號TRK(請見第三圖所示）。上述之時脈 誤差統計信號ETa至ETn亦可被統稱為上述之時脈誤差統計信號 ΕΤ〇 -自動頻率修正程序ma可對上述之過遽後相關信號 FCb(亦即料值)進行處理以產纟一相對應之中間誤差信號(亦即 FERRa)給上述之複式接收機電路134a。自動頻率修正程序B2b 13 1281326 至132η可對來自上述複式接收機電路13牝至134n的類似信號進 行同樣的處理。上述之高階自動頻率修正程序132可包括一平均 程序160以合併此中間誤差信號FERRa至FERRn以產生一合併 過濾誤差信號(亦即CFERR信號）。此高階自動頻率修正程序132 可包括另一程序164以整合加總上述之合併過濾誤差信號〇?扮111 以產生上述之參考頻率控制信號F CTL。 上述之時脈追蹤程序13〇a通常包含一延遲程序（或模 、、且)140、夕個平方計算程序(或模組)142狂至^似與一個時脈追縱 決策程序⑷莫組⑽。一第一平方計算程序可對上述之第一 過遽後相關錢FCa(亦即早期/晚期)進域舰產生—早期平方 U虎(亦即P—E信號)。上述之延遲程序_可延遲此第一過渡後相 關域FCa -個片碼週期Te以產生一延遲後第一相關信號(亦即 φ Ca [號）。一第二平方計算程序觸可對上述之延遲後第一相 關^號DCa進行處理以產生一晚期平方信號(亦即p—L信號）。一 平方轉程序142e可對上述之第二過濾後相關信號Fcb(亦 P準時值)進行處理以產生一科平方信號(亦即ρ—信號）。上 述之時脈追軸策鱗144可對上述之早妍方信號P—E、晚期 信號&鮮時付錢P-沉進域舰產生上述之追蹤 號TRKa與一第一時脈誤差統計信號(亦即εΤ&信號）。 1281326 上述之自動頻率修正程序132a通常包含一乘法程序(或模 ⑷150延遲程序(或模組)152、—結合(eonjugatiGn)程序(或模 組)154、一加總程序(或模組)156與一計算程序(或模組)158。此延 遲程序152可延遲此第二過濾後相關信號FCb(亦即準時值)以產生
一延遲#號(亦即D信號)。上述之結合程序154可對此延遲信號D 進行一το件(element_wise)結合以產生一中間信號(亦即仍信號）。 上述之乘法程序15G可將此第二過濾後相關信號⑽乘上此中間 信號1D以產生另一個巾間信號(亦即G信號)。上述之加總程序156 將此中間信號G加總後產生一信號(亦即η信號）。而上述之計算 程序158則根據此信號Η計算產生出一中間頻率誤差信號(亦即 FERRa 信號)。 可提供上述時脈追蹤程序13〇a與自動頻率更正程序132&之 一個個體給每一個複式接收機電路134a至134η。所對應之中間頻 率誤差信號FERRa至FERRn以及時脈誤差統計信號ETa至ΕΤη 可被上述之平均程序160平均以產生一合併頻率誤差信號(亦即 CFERR信號）。一轉換程序162可對此合併頻率誤差信號CFERR 進行處理以產生一中間頻率誤差信號(亦即IFERR信號），其以百 萬分之一為單位(ppm)表示頻率誤差之情況。上述之整合程序ι64 可對此中間頻率誤差信號IFERR與一係數(亦即SCALE)進行一運 真(如相乘方塊166)，接著透過一加總程序168以產生上述之來考 15 1281326 頻率控制信號F-REF—CTL。上述之平均程序16〇、轉換程序162 與整合程序164可被視為上述之自動頻率更正程序ι32(請參考第 三圖)之部分。 請參考第五圖所示，其係為一相關器電路136(136a至136m) 之一實作範例的一方塊示意圖。此相關器電路13ό通常包含一偽 隨機數(PN，pseudo-random number)產生電路(或模組)17〇、一華爾 鲁 許(Walsh)序列產生電路(或模組)172、一乘法電路(或模組)174、一 結合電路(或模組)176、另一乘法電路(或模組)178與一加總電路(或 模組)180。此相關器電路136可接收上述之過濾後接收樣本FRX， 並可產生一相關信號(亦即Cx信號）。此相關信號Cx可為任何一 個上述相關信號Ca至Cm。 上述之乘法電路174可將接收自上述偽隨機數產生邏輯電路 鲁 口〇與華爾許序列產生電路172之資訊相乘，其乘積可饋入上述之 結合電路176。此結合電路176之一輸出可經由另一乘法電路178 乘以上述之過濾後接收樣本FRX。此乘法電路178之乘積可為此 加總電路180接收，其可據以產生上述之相關信號cx。 請參考第六圖所示，其係為一平方計算程序142(如i42a至 142c)之一實施例的一方塊示意圖。此平方計算程序142通常包含 16 1281326 一邏輯程序(或模組)182與一低通濾波(low pass filter)程序(或模 組)184。此平方計算程序142可接收一過濾後相關信號(諸如I信 號）。此相關信號I可直接由上述之有限脈衝回應濾波器114(諸如 FCa信號)與/或由上述之延_程序14〇(諸如DCa信號)接收。此平 方計鼻程序142可產生一平方信號(諸如p信號)，其可為任何一個 上述之平方信號PJL、PJE與/或PJ)T。 在實際運作時，可將數個相關器電路136a至136m進行分組， 並可視為一複式接收機電路134(諸如134a至134η)。於一複式接 收機電路134内之所有相關器電路i36a至136m可處理經由某特 定單一路徑所接收之信號。若有多重路徑傳播的情況存在，可指 定另一複式接收機電路134處理每一條路徑所傳播的信號。所使 用之複式接收機電路134的數量係取決於多重路徑之可能性。對 蜂巢式碼分多重存取系統而言，可能使用四個複式接收機電路 134。亦可實作其他數量的複式接收機電路134以符合某一應用之 需求。
上述之複式接收機電路134以Ι/Te之速率處理來自上述之類 比數位轉換器電路106之部分過濾後接收樣本FRX，於一 IS-2000 碼分多重存取系統中，上述之孔為1/122880片碼每秒。在每個片 碼中’上述之複式接收機電路134通常自八個過濾後接收樣本FRX 17 1281326 中擇一使用。在每一個複式接收機電路134中，可能有兩 個相關器電路136特別被用於時脈追縱與自動頻率修正程序一^ 三個相關器電路136可對間隔為τ叙過濾後接收樣本阳進行 處理以產生上述之自_轉正程序132與時脈追雜序⑽所 使用的早期樣本、準時樣本與晚期樣本。於第四圖示出之實施例 中，上述早期/晚期導引信號相關器電路腕可產生此早期樣本信 號Ca以及上述之延遲程序14〇利甩延遲此過渡後早期樣本信號 FCa以產生上述之晚期樣本信號DCa，可實作兩個相關電路⑽ 與 136b。 此時脈追蹤程序13〇通常欲追蹤所接收射頻信號奸之一載波 頻率。當此辭被歡後，於所接收信號中之—導引信號通道可 被視為上述準時導引信號相關器電路136b之輸出的一常數樣本 (eonstant samPle)。於此傳送器12與接收器1〇之間的一頻率誤差 通常被視為上述準時導引信號相關器電路136b之輸出信號的一相 位紅轉。上述之平均程序16〇可平均此相位旋轉以減少雜訊。當 使用多個複式接收機電路134時，通常會在此些複式接收機電路 134中取一權重後之平均值，接著透過除以上述相位旋轉估計值所 使用之一「延遲」值(delay)，將此權重平均值轉換為一頻率誤差的 估計值。上述之轉換程序162可將此頻率誤差除以載波頻率後減 去一 ’據以轉換成一比例誤差值(丘acti〇nai error)。由上述整合程序 18 1281326 ] 164所保持之一乘以係數後之比例誤差值之總和被提供至上述之 電壓控制震盪器電路118。將此比例誤差值乘以係數係可用於調整 此自動頻率修正程序132之一時間常數。對此自動頻率修正程序 132而言，此加總電路180可自每個相關器電路16累積上述之導 引信號到512個片碼才進行取樣。兩個先後之樣本可透過上述之 乘法程序150相乘而結合，接著上述加總程序ι56可對每48個樣 本進行平均，以每20毫秒的速率爲每個複式接收機電路134產生 .一相位旋轉統計值。此相位旋轉統計值可再被上述之平均程序 進行平均並且由上述之轉換程序162轉換為一頻率比例誤差值。 通常係令一設定(settling))時間接近400毫秒之前提以選擇上述之 係數SCALE。 上述之時脈追蹤程序13〇通常使用每個複式接收機電路134 之上述早期樣本、料錄本與義樣本之平扣爲每個複式接 收機電路134產生一時脈追蹤決策信號(如信號TRK)。爲簡化實 作問題’上述之低通濾波電路184可為一單極(single _無限脈 衝回應濾奴。鱗脈追蹤決策信麟基於下娜—方程式所定 義之^統計值。 (第一方程式）
ET==(P^E-PJL)/P OT 19 1281326 若ΕΤ > R1則太晚，增加+Tc/8 若ET<R1則太早，增加_Tc/8 否則不變 其中R1可為一常數0,02505 通常會累積導引信號超過512個片碼，並且由上述之平方叶 算平均程序142每隔512個片碼以2.4千赫茲的頻率進行取樣。上 述之早期樣本信號PJE、晚期相關信號PJL與準時平方信號p 〇τ 可個別地被一第一次IIR過濾器(諸如上述之低通濾波器電路丨科) 依據以下的第二方程式加以平均計算。 ·(第二方程式） Y[n]=(l-Al)*X[n] + Al*Y[n-l] 其中Α1可為一常數〇·98 此第一次IIR過濾器通常會產生大約十毫秒之一過濾延遲。上 述之時脈追蹤決策信號大約可每80毫秒產生一次。 上述之時脈追蹤決策程序144可透過於上述之時脈誤差統計 信號ΕΤ加上一偏倚值至上述之頻率誤差信號!^^，此頻率誤差 信號FERR係由上述自動頻率更正程序132根據此時脈誤差之一 函數所計算得出。此時脈誤差之函數可依據以下第三方程式定義： 20 U81326 (第三方程式) FEER=FEER+f(ET) -個正的ET值通常表示一樣本較晚’❿一個負的et值則表 :此樣本較早。上述之時脈誤差統計㈣ΕΤ可自具有最強信號路 鲁&之複式接收機電路m取得，但亦可使用其他種組合方式。例 如上述函數f(ET)之-種實作方式可能依據以下第四方程式： (第四方程式） f(X) = +B 若 X>Rf -B 若 X<Rf 0 鲁 其中上述之财可能為一大概為0.003之常數，且上述之常數 B可為一定量之頻率偏倚值。（假定上述之電壓控制震盪器電路輸 出之頻率係與輸入值成正比。） 上述之Rf值通常與此時脈誤差統計信號ET之噪訊比值成反 比。於一較小時脈誤差時，可用較小的Rf值。若此時脈較早，則 上述之時脈追蹤程序130將可有效地減慢上述之參考時脈信號 FJUBF，反之若時脈較晚，則此時脈追蹤程序13〇將可有效地加 21 1281326 逮上述之參考時脈信號FJ(EF。可調整常數b以便令此參考時脈 信號FJIEF之更新速度大約比一通常時脈追縱常式時間慢五倍並 且保持一頻率偏倚值大概小於10赫茲以下。據此，於Tc/8速率左 右時可先應用時脈更正，而對於次取樣(sub_sample)時脈偏移值 <Tc/16時，可利用上述之時脈追蹤程序13〇加以補償。 於一實施例中，本發明可應用於一 CDMA2000之行動通訊系 統。於另一實施例中，本發明可應用於被IS-2〇〇〇 ΐχ標準規範之 全球通用的第三代碼分多重存取系統。然而，本發名可輕易地實 作於其他設計當中。 於第四圖至第六圖所示之方塊執行的功能可能利用一傳統通 用之數位電腦’依據本發明之教導加以程式化後進行實作，熟知 相關技藝者皆可明白。根據本發明之教導，熟知相關技藝者亦可 明白，熟知相關技藝之程式設計師可準備適當地軟體加以實作本 發明。 本發明可實條特殊顧賴祕(ASIC)、現場可程式閑陣 列(FPGA)紐接傳統餅_所形成之—適，如前所述， 熟知相關技藝者可明白上述修改亦適用於本發明之範圍。 22 1281326 八本發明亦可包含—電随品，其為―儲存媒介其内容包含 7 一電腦執行根據本發明之一程序之指令。此儲存媒介可包含但 不限於任何形式的磁碟片，其包含軟確、光碟、唯讀光碟、磁光 碟、唯讀記健、隨機雜織體、可抹消程式化唯讀記憶體、 電子可抹消程式化唯讀記憶體、快閃記憶體、磁卡或光卡、或任 何適合儲存電子指令之其他種媒介。 於本發明所用之詞「同時」係用以描述共享同一時間區段之 事件，但此詞並不代表上述事件必須同時開始、同時結束或持續 進行相同長度之時間。 •、属然地，依照上面實施例中的描述，本發明可能有許多的修 正與差異。因此需要在其附加的權利要求項之範圍内加以理解， % 除了上述詳細的描述外，本發明還可以廣泛地在其他的實施例中 施行。上述僅為本發明之較佳實施例而已，並非用以限定本發明 之申請專鄕圍；凡其妹_本發贿齡之精神下所完成的 等致改變或修飾，均應包含在下述申請專利範圍内。 【圖式簡單說明】 第一圖係為一傳統碼分多重存取系統的一方塊示意圖； 第二圖係為傳統碼分多重存取系統的一時脈位移範例之一時 線示意圖； 23 1281326 第三圖係為根據本發明之一實施例所提供之一碼分多重存取 接收器電路之一功能方塊示意圖； 第四圖係為一相關器排電路110與一處理器電路116之一實 施例的一方塊示意圖； 第五圖係為一相關器電路之一實作範例的一方塊示意圖；以 及 第六圖係為一平方計算程序之一實施例的一方塊示意圖。 【主要元件符號說明】 10 傳統碼分多重存取系統 12 傳送器 14 一接收器 16 資料來源 18 混合器 20 來源震盪器 22 混合器 24 類比數位轉換器 26 局部震盪器 28 取樣震盪器 30 參考震盪器 32 時脈誤差 24 1281326 100碼分多重存取接收器電路 4 102 射頻前端電路 104 降頻器電路 106 類比數位轉換器電路 108 濾波器電路 110 相關器排電路 112 偵測器電路 • 114 有限脈衝回應濾波器電路 116 處理器電路 118 電壓控制震盪器電路 120 第一鎖相迴路電路 122 第二鎖相迴路電路 124 最大比例合併電路 126 解調變電路 # 128解碼器電路 130 時脈追蹤程序 132 自動頻率修正程序 134複式接收機電路 136 相關器電路 138 延遲電路 140 延遲程序 25 1281326 142 平方計算程序 骞 144 時脈追蹤決策程序 150 乘法程序 152 延遲程序 154 結合程序 156 加總程序 158 計算程序 • 160平均程序 162 轉換程序 164 整合程序 166 相乘方塊 168 加總程序 170 偽隨機數產生電路 172 華爾許序列產生電路 _ 174乘法電路 176 結合電路 178 乘法電路 180 加總電路 182 平方電路 184 低通濾波器電路 26

Claims (1)

  1. 1281326 十、申請專利範圍： •一種碼分多重存取接收器之電路，包含： 類比數位轉換器，以自一接收信號中產生複 數個樣本以因應一參考信號；以及 處理器，指定該複數個樣本之一早期樣本盥 該複數個樣本之一晚期樣本其中之一為一理想樣 本，以因應該複數個樣本之一準時樣本的一第一時 脈誤差是否大於該接收信號之一取樣期間的二分 、/、中該準時樣本係依據該接收信號延遲後產 生，並且該晚期樣本係依據該早期樣本延遲後產 生。 2·如申請專利範圍第丄項所述之碼分多重存取接 H之電路’其中上述之處理器更產生—頻率控制 L 5虎以同步該參考信號之一參考頻率與該接收信 號之一傳送頻率。 '如申請專利範圍第2項所述之竭分多重存取接 收器之電路’更包含一參考震盪器以產生可由該頻 率控制信號控制之該參考信號。 27 1281326 4 ;] ·,：：：] - _1. β …ι ……ΐ h wm-i.義wnwgMite—N 細weeK.frurt.vi^ jp.r..w_*A\ ^υβ» υ.Λ….甘―,t i 4 ·如申請專利範圍第2項所述之碼分多重存取接 收器之電路，其中上述之處理器係根據該理想信號 之一第二時脈誤差加入一偏倚值至該頻率控制信 號中以最小化該第二時脈誤差。 5 ·如申睛專利範圍第4項所述之碼分多重存取接 收器之電路，於該第二時脈誤差脫離一固定範圍 ⑩時’該處理II透過-事先決^之步驟中重複地調整 該偏倚值。 6·如申請專利範圍第1項所述之碼分多重存取接 收2之電路，於該第一時脈誤差小於該取樣期間的 二分之—時，該處理器更指定該準時樣本為該理相 樣本。 心 7·如申凊專利範圍第1項所述之碼分多重存取 收器之-, ’八中上述之接收信號包含一碼分多重 存取信號。 8.如申請專利範圍* 1項所述之碼分多重存取接 收器之雷败 ^ . A 电路，更包含一相關器排以隔離該準時樣本 28
    1281326 與該早期樣本。 9·如申請專利範圍第8項所述之碼分多重存取接 二之電路’其中上述之處理器更用於自該早期樣 本產生該晚期樣本。 / ’ 1 〇 ·如申請專利範圍第 項所迹之碼分多重存取
    ,> > q 里 接收器之電路，1中上试夕_ ，、τ上返之處理器更用於產生_時 脈誤差信號以因庫該早戈日梯士 ' A U應汲早期樣本、該準時樣本與該晚 期樣本。 u·如申請專利範圍第10項所述之碼分多重存 :接收器之電路，當該時脈誤差信號脫離一事先決 :之靶圍時’係由該接收信號之該取樣期間調整該 時脈誤差信號。 12.如申請專利範圍帛u㊣所述之石馬分多重存 取接收器之電路，其中上述處 4 <处王裔於該理想樣本 一第二時脈誤差落入該事先決定 、靶圍時，則加 一偏倚值至一頻率控制信號。 29 1281326 、， , 13.如中請專利範圍第12項所述之碼分多重存 取接收之電路’其中上述之偏倚值係用於補償小 於該取樣期間之該第二時脈誤差。 14· 一種處理接收信號之方法，包含： 自該接收k號產生複數個樣本以因應一參考 信號；以及 指定該複數個樣本之一早期樣本與該複數個 樣本之一晚期樣本其中之一為一理想樣本，以因應 -準時樣本的一第一時脈誤差是否大於該接收信 號之-取樣期間的二分之一，其中該準時樣本係依 據該接收信號延遲後產生，並且該晚期樣本係依據 該早期樣本延遲後產生。 工5·如申請專利範圍第14項所述之處理接收信 號之方法，更包含： 產生一頻率控制信號以同步該參考信號之一 參考頻率與該接收信號之一傳送頻率。 16·如申請專利範圍第15項所述之處理接收信 號之方法，更包含： 1281326 -R 以該頻率控制信號控制該參考信號 17·如申請專利範圍第15項所述之處理接收信 號之方法，更包含·· 差 *根據該理想信號之一第二時脈誤差加入一偏 倚值至該頻率控制信號中以最小化該第二時脈誤 如申請專利範 號之方法，更包含$所述之處理接收信 :該第二時脈誤差脫離一固定範圍時，透過一 无決定之步驟調整該偏倚值。 19·如申請專利範圍第14項所诚夕老 號之方法，更包含： $所迷之處理接收信 於該第-時脈誤差小於該 —時，指令#准+ A间的一分之 払疋該準時樣本為該理想樣本。 :〇·如申請專利範圍帛14項所 该1之方法，1 L 1之處理接收信 ，、中上述之接收信號包含一 取信號。 碼分多重存 31 1281326 魏1/ 2號1之方如範圍第14項所述之處理接收信 y /ίΓ，更包含： 延遲該早期樣本以產生該晚期樣本。 :2之：：請專利範圍第21，所述之處理接 现之方法，更包含： 睥描2一時脈誤差信號以因應該早期樣本、該準 時樣本與該晚期樣本。 23.如申請專利範圍第…所述之處理接收信 之範 號之該取樣期間調整該時脈誤 ^之方法，當該時脈誤差信號脫離一事先決定 圍時，係由該接收信 差信號 2 4 ·如申請專利笳囹筮 圍第！23項所述之處理接收信 號之方法，更包含： 於該理想樣本之一笛_ +之第一時脈誤差落入該事先 決定之範圍時，加入一偏俜 侷倚值至一頻率控制信號。 2 5 ·如申凊專利範圍第 步項所述之處理接收信 32 1281326 號之方法，更包含-儲存媒體其記錄包含申請專利 範圍第14項所述方法之一電腦程式。 26· —碼分多重存取接收器之電路，包含： 產生一頻率控制信號之裝置，以同步一參考頻 率與一接收信號之一傳送頻率； 指定下列其中之一為一理想樣本的裝置： 春 指疋該接收信號數位化後之複數個樣本的一 早期樣本；以及 於該複數個樣本之一準時樣本的一第一時脈 誤差大於該接收信號之一取樣時間的二分之一 時’指定該複數個樣本的一晚期樣本，其中該準時 樣本係依據該接收信號延遲後產生，並且該晚期樣 本係依據該早期樣本延遲後產生；以及 _ 根據該理想樣本之一第二時脈誤差加入—偏 倚值至該頻率控制信號之裝置。 33 1281326 七、指定代表圖： (一) 本案指定代表圖為：第（二 (二) 本代表圖之元件符號簡單說 104 108 112 116 120 124 128 132 降頻器電路 ?慮波器電路 偵測器電路 處理器電路 第一鎖相迴路電路 最大比例合併電路 解碼器電路 自動頻率修正程序
    102射頻前端電路 106類比數位轉換器電路 110相關器排電路 114有限脈衝因應濾波器電路 118電壓控制震盪器電路 122第二鎖相迴路電路 126 解調變電路 130時脈追蹤程序
    八、本案若有化學式時，請揭示最能顯示發明特徵的化學式： 4
TW094110169A 2004-09-27 2005-03-31 Combined automatic frequency correction and time track system to minimize sample timing errors TWI281326B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/950,702 US7639766B2 (en) 2004-09-27 2004-09-27 Combined automatic frequency correction and time track system to minimize sample timing errors

Publications (2)

Publication Number Publication Date
TW200611503A TW200611503A (en) 2006-04-01
TWI281326B true TWI281326B (en) 2007-05-11

Family

ID=35042194

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094110169A TWI281326B (en) 2004-09-27 2005-03-31 Combined automatic frequency correction and time track system to minimize sample timing errors

Country Status (3)

Country Link
US (1) US7639766B2 (zh)
CN (2) CN1671131A (zh)
TW (1) TWI281326B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830192B (zh) * 2021-04-09 2024-01-21 南韓商波音特2科技股份有限公司 用以實施寬頻帶射頻通訊之系統及方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7006840B2 (en) * 2003-09-30 2006-02-28 Interdigital Technology Corporation Efficient frame tracking in mobile receivers
US8059758B2 (en) * 2006-02-10 2011-11-15 Qualcomm, Incorporated Conversion of multiple analog signals in an analog to digital converter
JP4979413B2 (ja) * 2006-03-06 2012-07-18 パナソニック株式会社 パルス無線受信装置
US8099072B2 (en) * 2006-11-21 2012-01-17 Qualcomm Incorporated Frequency changer circuits
US7831001B2 (en) * 2006-12-19 2010-11-09 Sigmatel, Inc. Digital audio processing system and method
US20080225997A1 (en) * 2007-03-16 2008-09-18 Legend Silicon Corp. Method and apparatus for synchronization for mimo tds-ofdm system
US20080310485A1 (en) * 2007-06-15 2008-12-18 Qualcomm Incorporated System and methods for controlling modem hardware
US8081939B2 (en) * 2007-10-01 2011-12-20 St-Ericsson Sa Correlation-driven adaptation of frequency control for a RF receiver device
US8130886B2 (en) * 2008-01-09 2012-03-06 Analog Devices, Inc. Samples of bandlimited signals recovery system and method
US8199845B2 (en) * 2009-05-20 2012-06-12 Motorola Mobility, Inc. Up-link SDMA receiver for WiMAX
EP2360837B1 (en) * 2010-02-15 2013-01-02 ST-Ericsson SA Process for performing cubic metric computation in the transmitter of a UE for a wireless communication system, and apparatus for performing the same
US8774329B2 (en) 2010-07-01 2014-07-08 Intelleflex Corporation Variable length correlator
WO2016084998A1 (ko) * 2014-11-27 2016-06-02 엘지전자 주식회사 레이크 수신기 및 그 수신 방법
US10355792B2 (en) * 2017-01-19 2019-07-16 Samsung Electronics Co., Ltd. System and method for frequency estimation bias removal
US11949493B2 (en) 2021-12-20 2024-04-02 Hughes Network Systems, Llc Mobile terminal and methods of use

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5812615A (en) * 1996-12-16 1998-09-22 Motorola, Inc. Apparatus and method for maximizing frequency offset tracking performance in a digital receiver
US6002728A (en) * 1997-04-17 1999-12-14 Itt Manufacturing Enterprises Inc. Synchronization and tracking in a digital communication system
US5852630A (en) * 1997-07-17 1998-12-22 Globespan Semiconductor, Inc. Method and apparatus for a RADSL transceiver warm start activation procedure with precoding
JP3397238B2 (ja) * 1998-10-01 2003-04-14 日本電気株式会社 移動局および移動局におけるａｆｃ制御方法
DE19845620A1 (de) * 1998-10-05 2000-04-27 Systemonic Ag Verfahren zum Empfang von Spreizspektrumsignalen
US6560298B1 (en) * 1999-05-25 2003-05-06 Motorola, Inc. Method and apparatus for concurrent synchronization and improved automatic frequency control in a communication device
SG90052A1 (en) * 1999-05-28 2002-07-23 Oki Techno Ct Singapore Pte A cdma receiver
US6463266B1 (en) * 1999-08-10 2002-10-08 Broadcom Corporation Radio frequency control for communications systems
JP3329379B2 (ja) * 1999-09-09 2002-09-30 日本電気株式会社 周波数制御方法および受信機
US7184457B2 (en) * 2000-02-28 2007-02-27 Texas Instruments Incorporated Spread spectrum path estimation
CN1120591C (zh) * 2000-12-18 2003-09-03 信息产业部电信传输研究所 直接扩频/码分多址综合扩频相干接收装置
CN1141815C (zh) * 2000-12-18 2004-03-10 信息产业部电信传输研究所 一种码分多址多径衰落信道的频率自动校正装置
WO2002071981A1 (en) * 2001-03-09 2002-09-19 Mobilian Corporation Wireless receiver with anti-jamming
US7088955B2 (en) * 2001-07-16 2006-08-08 Qualcomm Inc. Method and apparatus for acquiring and tracking pilots in a CDMA communication system
GB2384124B (en) * 2002-01-10 2004-03-31 Motorola Inc Arrangement and method for radio receiver
US7106784B2 (en) * 2002-01-25 2006-09-12 Sasken Communication Technologies Limited Universal rake receiver
US6738608B2 (en) * 2002-02-12 2004-05-18 Qualcomm Incorporated Frequency-timing control loop for wireless communication systems
US6741665B2 (en) * 2002-06-20 2004-05-25 Nokia Corporation Method and apparatus providing an amplitude independent automatic frequency control circuit
US7133647B2 (en) 2002-09-23 2006-11-07 Ericsson Inc. Chiprate correction in digital transceivers
SG121741A1 (en) * 2002-10-30 2006-05-26 Stmicooelectronics Asia Pacifi Method and apparatus for a control signal generating circuit
US7221696B1 (en) * 2003-03-03 2007-05-22 Itt Manufacturing Enterprises, Inc. Communication system and method for acquiring pseudonoise codes or carrier signals under conditions of relatively large chip rate uncertainty
US7286624B2 (en) * 2003-07-03 2007-10-23 Navcom Technology Inc. Two-way RF ranging system and method for local positioning
US7006840B2 (en) * 2003-09-30 2006-02-28 Interdigital Technology Corporation Efficient frame tracking in mobile receivers
US7065163B2 (en) * 2003-10-08 2006-06-20 Qualcomm, Incorporated Frequency error estimation using multiple integration lengths
WO2006009871A1 (en) * 2004-06-17 2006-01-26 W5 Networks, Inc. Low power wireless communication system and protocol

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830192B (zh) * 2021-04-09 2024-01-21 南韓商波音特2科技股份有限公司 用以實施寬頻帶射頻通訊之系統及方法

Also Published As

Publication number Publication date
TW200611503A (en) 2006-04-01
CN103795374B (zh) 2017-01-04
CN1671131A (zh) 2005-09-21
CN103795374A (zh) 2014-05-14
US7639766B2 (en) 2009-12-29
US20060068745A1 (en) 2006-03-30

Similar Documents

Publication Publication Date Title
TWI281326B (en) Combined automatic frequency correction and time track system to minimize sample timing errors
EP2071730B1 (en) Delay lock loops for wireless communication systems
EP1481520B1 (en) Frequency-timing control loop for wireless communication systems
US5802102A (en) Programmable two-part matched filter for spread spectrum
US20060098721A1 (en) Method and apparatus for receiving GPS/GLONASS signals
AU2002256982A1 (en) Delay lock loops for wireless communication systems
EP1678901B1 (en) Frequency adjustment in combined mobile communication-positioning device
Chen et al. An innovative multipath mitigation method using coupled amplitude delay lock loops in GNSS receivers
US6760321B2 (en) Method and apparatus for block-based chip timing estimation in a code division multiple access communication system
TW200423567A (en) Simple and robust digital code tracking loop for wireless communication systems
EP0698971A2 (en) Synchronization for DSSS transmission system using jittered pilot code
CN100361407C (zh) 使用智能天线系统中的码片速率加权的接收指,及其在解调设备和方法中的应用
KR100731260B1 (ko) 이동형 방송 수신기에서의 트래커
GB2345421A (en) A direct-sequence spread-spectrum receiver
KR100686130B1 (ko) 이동형 방송 수신기에서의 트래커
JP3128992B2 (ja) 受信装置
Principe et al. SOFT-REC: a GPS/EGNOS Software Receiver
KR100686140B1 (ko) 트래커 락 발생 방법
Eltawil et al. Implementation of a digital timing recovery circuit for CDMA applications
JPH1022871A (ja) レイク受信回路
Chen et al. The two-unit CADLL structure multipath performance investigation
JPH02177631A (ja) 拡散スペクトル受信機

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees