TWI830192B - 用以實施寬頻帶射頻通訊之系統及方法 - Google Patents

用以實施寬頻帶射頻通訊之系統及方法 Download PDF

Info

Publication number
TWI830192B
TWI830192B TW111113541A TW111113541A TWI830192B TW I830192 B TWI830192 B TW I830192B TW 111113541 A TW111113541 A TW 111113541A TW 111113541 A TW111113541 A TW 111113541A TW I830192 B TWI830192 B TW I830192B
Authority
TW
Taiwan
Prior art keywords
clock
pll
phase
carrier frequency
pll unit
Prior art date
Application number
TW111113541A
Other languages
English (en)
Other versions
TW202304152A (zh
Inventor
裵玄民
崔翰鎬
Original Assignee
南韓商波音特2科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商波音特2科技股份有限公司 filed Critical 南韓商波音特2科技股份有限公司
Publication of TW202304152A publication Critical patent/TW202304152A/zh
Application granted granted Critical
Publication of TWI830192B publication Critical patent/TWI830192B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

根據本揭露之一項態樣，提供有一種用於實施一寬頻帶射頻(RF)通訊之系統，其包括：一第一鎖相迴路(PLL)單元，其被組配用以基於一參考時脈產生一第一時脈；以及一第二PLL單元，其被組配用以基於藉由該第一PLL單元產生之該第一時脈、及藉由解調變一接收信號產生之一基頻信號來產生一第二時脈，其中該第二時脈係提供給該第一PLL單元作為該參考時脈，以及用於解調變該接收信號之一載波頻率係藉由該第一時脈來確定。

Description

用以實施寬頻帶射頻通訊之系統及方法
本揭露係有關於用於實施寬頻帶射頻(RF)通訊之系統及方法。
隨著一雲端服務、一高畫質視訊服務、及類似者廣泛分布，發生在一資料中心、一已連線汽車、一影像處理裝置及類似者中之資料訊務快速增加。這需要提高將積體電路(IC)連接之一輸入/輸出(I/O)匯流排之一資料傳輸/接收速度。
在過去幾十年，成本效益及電力效率優異之一導體式互連(例如：一銅線、或類似者)已廣泛用於一有線通訊系統中。然而，由於電磁感應所造成之一集膚效應，導體式互連在一通道頻寬方面具備一基本限制。
作為導體式互連之一替代方案，引進並廣泛使用具有一高資料傳輸/接收速度之一光學式互連。然而，此類光學式互連具有因為安裝及維護成本非常大而難以完美地取代導體式互連之一限制。
近幾年來，已引進一種新型互連，其組配有由一介電質所組成之一波導。這種新互連(即E-TUBE)是一種兼具一金屬及一介電質優點之一互連，在成本及電力方面具有一高效率，並且能夠在一窄範圍內實現一高速資料通訊。因此，該新互連作為可用於晶片對晶片通訊之一互連而受到關注。
另一方面，使用一介電波導作為一互連之晶片對晶片通訊幾乎對應於一無線(RF)通訊，並且需要實施幾十吉赫(GHz)或更大範圍內之一寬頻同調通訊，與現有無線通訊不同。這需要提供在此一寬頻同調通訊系統之一接收端實施一相位同步用之技術手段。
以相關技術中用於實施相位同步之一技術為例，可有一種利用一同相/正交相位(I/Q)解調變之技術。根據相關技術中之此一技術，可能需要一系統，其具有用於產生一I/Q相位之一顯著複雜組態，並且可能需要一高速類比數位轉換器(ADC)，其具有準確進行解調變可能需要之高功率消耗。
以相關技術中之一技術為另一例，如圖1所示，可有一RF通訊系統10，其透過將一傳送端與一接收端連接之一有線線路(一銅線或類似者) 11，向該接收端提供用於相位同步之一轉發時脈。然而，在相關技術中之此一技術中，需要使用一非常低之頻率來減少一轉發參考時脈12之傳輸損耗。這顯著增加轉發參考時脈12 (數億赫茲(MHz))與一鎖相迴路(PLL)產生之一時脈13 (數十GHz)之一比率(即一PLL分割比)，其變為對雜訊敏感。這導致一高RF相位含糊性。另外，相關技術中之技術具有相位同步係僅取決於轉發時脈而進行之一技術限制，因此可能無法追蹤一動態相位偏移。
因此，本案(諸)發明人提出一種新穎且先進之技術，能夠在寬頻帶RF通訊中使用一基頻信號實施相位同步，並且在寬頻帶RF通訊中設定一載波頻率與一基頻信號之一資料率之間的一關係。
本揭露之一個目的是要解決所有上述問題。
本揭露之另一個目的是要在一寬頻帶RF通訊中使用一基頻信號實施相位同步。
本揭露之又另一目的是要在實施寬頻帶RF通訊中使從一負頻域推導出之一旁瓣對一通訊品質之影響達到最小。
下文說明實現以上目的之本揭露之代表性組態。
根據本揭露之一項態樣，提供有一種用於實施一寬頻帶射頻(RF)通訊之系統，其包括：一第一鎖相迴路(PLL)單元，其被組配用以基於一參考時脈產生一第一時脈；以及一第二PLL單元，其被組配用以基於藉由該第一PLL單元產生之該第一時脈、及藉由解調變一接收信號產生之一基頻信號來產生一第二時脈，其中該第二時脈係提供給該第一PLL單元作為該參考時脈，以及用於解調變該接收信號之一載波頻率係藉由該第一時脈來確定。
根據本揭露之另一態樣，提供有一種用於實施一寬頻帶RF通訊之方法，該方法包括：一第一鎖相迴路(PLL)單元基於一參考時脈產生一第一時脈之一步驟；以及一第二PLL單元基於藉由該第一PLL單元產生之該第一時脈、及藉由解調變一接收信號產生之一基頻信號來產生一第二時脈之一步驟，其中該第二時脈係提供給該第一PLL單元作為該參考時脈，以及用於解調變該接收信號之一載波頻率係藉由該第一時脈來確定。
根據本揭露之又另一態樣，提供有一種用於實施一寬頻帶RF通訊之系統，其包括：一解調變單元，其被組配用以使用一載波頻率藉由解調變一接收信號來產生一基頻信號；以及一控制單元，其被組配用以進行控制，使得該載波頻率與該基頻信號之一資料率具有一預定關係。
另外，進一步提供有用以實施本揭露之其他系統及方法。
根據本揭露，有可能使用基於一基頻信號操作之一鎖相迴路(PLL)來實施一相位同步，從而對一外部雜訊具有穩健性。
根據本揭露，無需提供一非常複雜系統以產生一I/Q相位、以及帶有高功率消耗之一高速類比數位轉換器(ADC)以準確地進行解調變，這使顯著減少相位同步所需資源成為可能。
根據本揭露，有可能藉由追蹤一動態相位偏移來實施相位同步而不用一外部控制。
根據本揭露，有可能實施相位同步而不使用一轉發參考時脈，這有可能避免由於轉發參考時脈與一鎖相迴路(PLL)所產生之一時脈之間的一高比例而對雜訊敏感或使RF相位含糊性高之一事項。
根據本揭露，有可能在數十GHz或更大範圍內之寬頻帶RF通訊中實施一同調系統。
根據本揭露，有可能使從一負頻域推導出之一旁瓣之影響降到最低，這使得有可能顯著降低實施寬頻帶RF通訊時可在一時域中出現之一確定性抖動。
在以下本揭露之詳細說明中，請參照附圖，其以例示方式展示可實踐本揭露之特定實施例。這些實施例係經充分詳細說明而使得所屬技術領域中具有通常知識者能夠實踐本揭露。要瞭解的是，本揭露之各種實施例雖然彼此不同，仍不必然互斥。舉例而言，本文中所述之特定形狀、結構、及特徵可透過將一項實施例修改為另一實施例來實施而不脫離本揭露之精神及範疇。再者，應瞭解的是，亦可修改各所揭示實施例中個別元件之位置或布置結構而不脫離本揭露之精神及範疇。因此，以下詳細說明並非一限制概念，並且要將本揭露之範疇視為含括隨附申請專利範圍及其所有均等論述之範疇。在圖式中，數個視圖各處相似的參考符號意指為相同或類似功能。
下文將參照附圖詳細說明本揭露之各種較佳實施例，以使所屬技術領域中具有通常知識者能夠輕易地實施本揭露。
在本說明書中，應該將射頻(RF)通訊系統理解為含括一收發器之最廣泛概念，該收發器係設置有用於傳送一RF信號之一傳送端及用於接收該RF信號之一接收端。 寬頻帶RF通訊系統之組態
其次，將說明進行主要功能以實施本揭露之一寬頻帶RF通訊系統之一內部組態及各元件。
圖2根據本揭露之一例示性實施例，採說明方式展示寬頻帶RF通訊系統之一接收端之一組態。
請參照圖2，根據本揭露之一項實施例的寬頻帶RF通訊系統100之接收端可包括一第一鎖相迴路(PLL)單元110、一第二PLL單元120、一解調變單元130、以及一控制單元140。
根據本揭露之一項實施例，第一PLL單元100 (即圖2中之一RF PLL)可進行基於一參考時脈產生一第一時脈101之一功能。
根據本揭露之一項實施例，第二PLL單元120 (即圖2中之一基頻(BB) PLL)可進行基於由第一PLL單元110產生之第一時脈101、及藉由解調變一接收信號產生之一基頻信號104來產生一第二時脈102之一功能。也就是說，根據本揭露之一項實施例，第二時脈102之一相位可與基頻信號104之一相位同步。
根據本揭露之一項實施例，解調變單元130可使用藉由第一PLL單元110產生之第一時脈101所確定之一載波頻率，藉由解調變一接收信號103 (即一RF信號)來進行產生基頻信號104之一功能。
根據本揭露之一項實施例，控制單元140可根據是否感測到一初始載波頻率與一目標載波頻率實質同值之鎖頻，進行確定要向第一PLL單元110提供之參考時脈的一功能。根據本揭露之一項實施例，可將為了產生初始載波頻率而作為參考時脈向第一PLL單元110提供之一初始時脈設定為一預定值，下文將有說明。舉例而言，可將初始時脈設定為「目標載波頻率/X」(其中，X可以是一整數，也可不是一整數)。在這種狀況中，當「初始載波頻率/X」之一值與「目標載波頻率/X」之一值之間的一差異小於一預定位準時，根據本揭露之一項實施例的控制單元140可感測到發生鎖頻。
具體而言，根據本揭露之一項實施例，可向第二PLL單元120及解調變單元130提供由第一PLL單元110產生之第一時脈101。可將藉由第二PLL單元120產生之第二時脈102作為參考時脈向第一PLL單元110提供。用於解調變接收信號103之載波頻率可由第一時脈101確定。
根據本揭露之一項實施例，第二PLL單元120可使用由第一PLL單元110產生之第一時脈101、及由解調變單元130產生之基頻信號104來驅動。第一PLL單元110可使用由第二PLL單元120產生之第二時脈102來驅動。因此，由第一PLL單元110產生之第一時脈101之相位與由第二PLL單元120產生之第二時脈102之相位可彼此同步。再者，可在寬頻帶RF通訊系統之接收端進行相位同步。也就是說，根據本揭露之一項實施例，由第二PLL單元120鎖相至基頻信號104之第二時脈102可當作參考時脈用於第一PLL單元110，這使得有可能實施RF相位同步。
圖7及8採說明方式展示一操作，其中根據本揭露之一項實施例的寬頻帶RF通訊系統之接收端使用基頻信號進行相位同步。
首先，請參照圖7，當第一PLL單元110處於一初始狀態時，可向第一PLL單元110提供一任意初始時脈105作為一參考時脈。結果是，第一PLL單元110之一振盪部分111可基於任意初始時脈105來產生第一時脈101。從而產生之第一時脈101可確定初始載波頻率(例如：第一時脈之六倍)。再者，如以上確定之初始載波頻率可隨時間更接近目標載波頻率。
其次，如圖8所示，當感測到初始載波頻率按照某一或更高位準接近於目標載波頻率之一鎖頻時，控制單元140可控制一路徑，可透過該路徑向第一PLL單元110提供第二時脈102作為參考時脈。這有可能使由第一PLL單元110產生之第一時脈101之相位與由第二PLL單元120產生之第二時脈102之相位彼此同步。
具體而言，請參照圖8，藉由對第二時脈102施用一分頻取得之一時脈(即圖8中之一PI時脈)可當作參考時脈用於第一PLL單元110。因此，第一PLL單元110之振盪部分111可鎖相至PI時脈。結果是，在第一PLL單元110及第二PLL單元120兩者中，第一PLL單元110之振盪部分111都可鎖相至基頻信號104。也就是說，由第一時脈101確定之載波頻率係鎖相至基頻信號104，從而實現相位同步。
如上述，根據本揭露之一項實施例，有可能使用一基頻PLL (即第二PLL單元120)來追蹤一動態相位偏移並實現相位同步，而不用一轉發時脈、一I/Q解調變或一外部控制。
圖9根據本揭露之一項實施例，採說明方式展示模擬一相位同步過程之一結果。
請參照圖9，發現到藉由向第一PLL單元提供任意初始時脈作為參考時脈時產生之第一時脈所確定之(約13.8 GHz之)一初始載波頻率910隨著時間變得接近於(14 GHz之)目標載波頻率。
再者，如圖9所示，發現到當發生初始載波頻率按照一預定或更高位準接近於目標載波頻率之一鎖頻時(請參照920)，向第一PLL單元提供第二時脈作為參考時脈，其實施相位同步並顯著降低出現在時域上之抖動(請參照930)。 另一實施例
圖3至6B根據本揭露之另一實施例，採說明方式展示一載波頻率與一資料率之間的一關係中通訊品質之一差異。
請參照圖3，在基頻信號之資料率係56 Gbps (對應於28 GHz)並且一載波頻率310係設定為70 GHz以使得載波頻率及資料率不滿足一預定關係(例如：一整數倍關係或類似者)之一狀況中，從一負頻域推導出之一旁瓣受到影響，導致一顯著降低之信號零位深度。
請參照圖4，在基頻信號之資料率係56 Gbps (對應於28 GHz)並且一載波頻率410係設定為84 GHz以使得載波頻率及資料率滿足預定關係(例如：載波頻率/資料率=3)之一狀況中，從負頻域推導出之旁瓣未顯著影響信號零位深度。
如上述，由於載波頻率及資料率不滿足如以上所述預定關係之事實而導致信號零位深度減小之此一問題即使在基頻信號中仍可類似地出現。
以下結果可參照圖5A至6B找到。如載波頻率及資料率滿足預定關係之狀況中之眼圖(圖5A及5B、以及圖6B)與載波頻率及資料率不滿足預定關係之狀況中之眼圖(圖5A及5B、以及圖6A)比較後之一結果，前者造成信號零位深度比後者具有一更小之損耗，且因此一確定性抖動亦在時域中以一較小位準出現。
基於以上，在根據本揭露之另一實施例的一寬頻帶RF通訊系統(圖未示)中，可將一載波頻率設定為與一基頻信號之一資料率具有一預定關係，以便提升通訊品質。舉例而言，可將載波頻率設定為資料率之一整數倍的一值。
具體而言，根據本揭露之另一實施例，寬頻帶RF通訊系統之一控制單元(圖未示)可進行控制一時脈(亦即在一接收端藉由一PLL產生之一時脈)之一頻率的功能，該頻率要予以當作載波頻率之一基礎用於具有一預定值，以使得載波頻率與基頻信號之資料率滿足預定關係。
舉例而言，假設之一狀況中基頻信號之資料率係56 Gbps (對應於28 GHz)，並且需要將載波頻率設定為84 GHz以便滿足與資料率之預定關係(即載波頻率與資料率之比為3)。在這種狀況中，根據本揭露另一實施例的控制單元可將藉由接收端之PLL產生之時脈之頻率控制為14 GHz。因此，藉由將從而產生之時脈乘以一因子6，有可能產生84 GHz之載波頻率。
再者，根據本揭露之另一實施例，寬頻帶RF通訊系統之一解調變單元(圖未示)可將所產生之載波頻率用於如上述與基頻信號之資料率具有預定關係，藉由解調變一接收信號(即一寬頻帶RF信號)來進行產生基頻信號之一功能。
在上述另一實施例中，主要已將載波頻率描述為具有基頻信號之資料率之整數倍。然而，本發明不必然受限於以上，並且載波頻率與基頻信號之資料率之間的關係可設定成各種形式。只要可實現本揭露將從負頻域推導出之旁瓣之影響降低之目的，該關係便可改變。
在上述另一實施例中，載波頻率及基頻信號之資料率彼此具有預定關係之組態可不必然適用於相位同步系統、及其根據本揭露之一項實施例的方法。也就是說，相位同步系統及其根據本揭露之一項實施例的方法可實施相位同步，而不用另外設定載波頻率與基頻信號之資料率之間的關係。
儘管在上文中，已詳細說明根據本揭露之寬頻帶RF通訊系統中所包括之構成元件之細節或參數，根據本揭露之寬頻帶RF通訊系統之組態不必然受限於上文，而且只要可實現本揭露之態樣及功效，便可予以變更而無限制。
雖然本揭露已在上文依據諸如詳細元件等特定項目以及有限實施例及圖式作說明，其仍然僅被提供用來幫助更一般地理解本揭露，並且本揭露不受限於以上實施例。本揭露所屬技術領域中具有通常知識者將了解的是，可從以上說明進行各種修改及變更。
因此，本揭露之精神不應受限於上述實施例，並且隨附申請專利範圍及其均等論述之整個範疇將落入本揭露之範疇及精神內。
10:(傳統)RF通訊系統 11:有線線路 12:轉發參考時脈 13:時脈 100:根據本揭露之寬頻帶RF通訊系統之接收端 101:第一時脈 102:第二時脈 103:接收信號 104:基頻信號 105:任意初始時脈 110:第一PLL單元 111:振盪部分 120:第二PLL單元 130:解調變單元 140:控制單元 310,410:載波頻率 910:初始載波頻率 920:發生初始載波頻率按照一預定或更高位準接近於目標載波頻率之一鎖頻 930:向第一PLL單元提供第二時脈作為參考時脈，其實施相位同步並顯著降低出現在時域上之抖動
圖1採說明方式展示相關技術中一之射頻(RF)通訊系統之一組態。
圖2根據本揭露之一項實施例，採說明方式展示一寬頻帶RF通訊系統之一接收端之一組態。
圖3至6B根據本揭露之另一實施例，採說明方式展示一載波頻率與一資料率之間的一關係中通訊品質之一差異。
圖7及8採說明方式展示一操作，其中根據本揭露之一項實施例的寬頻帶RF通訊系統之接收端使用一基頻信號進行一相位同步。
圖9根據本揭露之一項實施例，採說明方式展示模擬一相位同步過程之一結果。
100:根據本揭露之寬頻帶RF通訊系統之接收端
101:第一時脈
102:第二時脈
103:接收信號
104:基頻信號
110:第一PLL單元
111:振盪部分
120:第二PLL單元
130:解調變單元

Claims (6)

  1. 一種用以實施寬頻帶射頻(RF)通訊之系統，該系統包含：一第一鎖相迴路(PLL)單元，其組配來基於一參考時脈產生一第一時脈；以及一第二PLL單元，其組配來基於由該第一PLL單元產生之該第一時脈、及藉由解調變一接收信號產生之一基頻信號來產生一第二時脈，其中該第二時脈係提供給該第一PLL單元作為該參考時脈，以及用以解調變該接收信號之一載波頻率係藉由該第一時脈來決定。
  2. 如請求項1之系統，其中，當該第一PLL單元處於一初始狀態時，隨著一任意初始時脈被提供給該第一PLL單元作為該參考時脈，決定一初始載波頻率之該第一時脈被產生，以及當偵測到該初始載波頻率按照一預定或更高位準趨近一目標載波頻率之一鎖頻時，隨著該第二時脈被提供給該第一PLL單元作為該參考時脈，由該第一PLL單元產生之該第一時脈之一相位與由該第二PLL單元產生之該第二時脈之一相位被彼此同步化。
  3. 如請求項1之系統，其中一相位同步化係隨著該第一時脈之一相位與該基頻信號之一相位被彼此同步化予以實施。
  4. 一種用以實施寬頻帶RF通訊之方法，該方法包含：一第一鎖相迴路(PLL)單元基於一參考時脈產生一第一時脈之一步驟；以及一第二PLL單元基於由該第一PLL單元產生之該第一時脈、及藉由解調變一接收信號產生之一基頻信號來產生一第二時脈之一步驟，其中該第二時脈係提供給該第一PLL單元作為該參考時脈，以及用以解調變該接收信號之一載波頻率係藉由該第一時脈來決定。
  5. 如請求項4之方法，其中，當該第一PLL單元處於一初始狀態 時，隨著一任意初始時脈被提供給該第一PLL單元作為該參考時脈，決定一初始載波頻率之該第一時脈被產生，以及當偵測到該初始載波頻率按照一預定或更高位準趨近一目標載波頻率之一鎖頻時，隨著該第二時脈被提供給該第一PLL單元作為該參考時脈，由該第一PLL單元產生之該第一時脈之一相位與由該第二PLL單元產生之該第二時脈之一相位被彼此同步化。
  6. 如請求項4之方法，其中一相位同步化係隨著該第一時脈之一相位與該基頻信號之一相位被彼此同步化予以實施。
TW111113541A 2021-04-09 2022-04-08 用以實施寬頻帶射頻通訊之系統及方法 TWI830192B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0046757 2021-04-09
KR1020210046757A KR102554868B1 (ko) 2021-04-09 2021-04-09 광대역 rf 통신을 구현하기 위한 시스템 및 방법

Publications (2)

Publication Number Publication Date
TW202304152A TW202304152A (zh) 2023-01-16
TWI830192B true TWI830192B (zh) 2024-01-21

Family

ID=83545408

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111113541A TWI830192B (zh) 2021-04-09 2022-04-08 用以實施寬頻帶射頻通訊之系統及方法

Country Status (7)

Country Link
US (1) US20240031125A1 (zh)
EP (1) EP4318951A1 (zh)
JP (1) JP2024513513A (zh)
KR (1) KR102554868B1 (zh)
CN (1) CN117121384A (zh)
TW (1) TWI830192B (zh)
WO (1) WO2022215806A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181629A (ja) * 1995-12-27 1997-07-11 Sanyo Electric Co Ltd Ｐｌｌ回路
TWI281326B (en) * 2004-09-27 2007-05-11 Via Telecom Co Ltd Combined automatic frequency correction and time track system to minimize sample timing errors
CN100466642C (zh) * 2000-07-25 2009-03-04 汤姆森特许公司 数字数据调制器和解调器及其方法
US20090189653A1 (en) * 2008-01-28 2009-07-30 Friend David M Phase Lock Loop Clock Distribution Method and System
US8558728B1 (en) * 2012-07-27 2013-10-15 Dust Networks, Inc. Phase noise tolerant sampling
TW201351874A (zh) * 2012-06-04 2013-12-16 Broadcom Corp 利用共同參考訊號之晶體系統及其方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335952B1 (en) * 1998-07-24 2002-01-01 Gct Semiconductor, Inc. Single chip CMOS transmitter/receiver
US7139319B2 (en) * 2003-04-03 2006-11-21 The Boeing Company Wireless RF link for uncompressed transmission of HDTV signals
JP5662911B2 (ja) * 2011-08-31 2015-02-04 ルネサスエレクトロニクス株式会社 高周波信号処理装置および無線通信システム
US8873682B2 (en) * 2012-09-28 2014-10-28 Broadcom Corporation Hybrid AFC using DCXO and RF PLL
KR102238709B1 (ko) * 2014-09-12 2021-04-12 삼성전자주식회사 무선 주파수 처리 장치 및 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181629A (ja) * 1995-12-27 1997-07-11 Sanyo Electric Co Ltd Ｐｌｌ回路
CN100466642C (zh) * 2000-07-25 2009-03-04 汤姆森特许公司 数字数据调制器和解调器及其方法
TWI281326B (en) * 2004-09-27 2007-05-11 Via Telecom Co Ltd Combined automatic frequency correction and time track system to minimize sample timing errors
US20090189653A1 (en) * 2008-01-28 2009-07-30 Friend David M Phase Lock Loop Clock Distribution Method and System
TW201351874A (zh) * 2012-06-04 2013-12-16 Broadcom Corp 利用共同參考訊號之晶體系統及其方法
US8558728B1 (en) * 2012-07-27 2013-10-15 Dust Networks, Inc. Phase noise tolerant sampling

Also Published As

Publication number Publication date
WO2022215806A1 (ko) 2022-10-13
KR102554868B1 (ko) 2023-07-12
KR20220140354A (ko) 2022-10-18
JP2024513513A (ja) 2024-03-25
US20240031125A1 (en) 2024-01-25
CN117121384A (zh) 2023-11-24
EP4318951A1 (en) 2024-02-07
TW202304152A (zh) 2023-01-16

Similar Documents

Publication Publication Date Title
US6973145B1 (en) Digital-data receiver synchronization method and apparatus
US6275544B1 (en) Baseband receiver apparatus and method
US7535958B2 (en) Hybrid wired and wireless chip-to-chip communications
US9036755B2 (en) Circuits and methods for time-average frequency based clock data recovery
US8050373B2 (en) Phase interpolator based transmission clock control
US7003047B2 (en) Tri-state integer cycle modulation
WO2008013284A1 (en) Pulse synchronization demodulation device
US11038667B2 (en) Phase synchronization device
TWI830192B (zh) 用以實施寬頻帶射頻通訊之系統及方法
US9491028B2 (en) Phase synchronization of modulation or demodulation for QAM-based multiband TSV-link
US8385461B1 (en) On-off keying using vector modulation
JP3940134B2 (ja) Ｄｐｓｋ方式のｕｗｂ送受信方法及び装置
JP5213580B2 (ja) キャリアオフセットの検出回路および検出方法、情報通信機器
Lee et al. A Power-and-Area Efficient $10\times 10$ Gb/s Bootstrap Transceiver in 40 nm CMOS for Referenceless and Lane-Independent Operation
US20170111203A1 (en) Transmission circuit, transmission method, and transmission system
Ulusoy et al. A BPSK/QPSK receiver architecture suitable for low-cost ultra-high rate 60 GHz wireless communications
JP2007528185A (ja) 広帯域マルチキャリア送信
Purkayastha et al. A digital phase locked loop for Nakagami-m fading channels using QPSK modulation scheme
JP2992116B2 (ja) スペクトル拡散通信におけるディジタル変調方式
Wang et al. A 65-nm Sub-10-mW Communication/Ranging Quadrature Uncertain-IF IR-UWB Transceiver With Twin-OOK Modulation
EP4404500A1 (en) 50 gb/s pam4 bi-directional plastic waveguide link having carrier synchronization using pi-based costas loop
CN115118567B (zh) 一种反向散射通信的调制方法
JP2024534999A (ja) ＰＩ－ベースのコスタスループを用いたキャリア同期化を有する５０Ｇｂ／ｓ ＰＡＭ４双方向プラスチックウェーブガイドリンク
Hu et al. Transmitter Multi-Path Equalization and Receiver Pulse-Injection Locking Synchronization for Impulse Radio Ultra-Wideband Communications
EP0899893A1 (en) Spread spectrum communications receiver