TWI279673B - Method, apparatus and system for stamping an event with a time stamp - Google Patents

Description

1279673 九、發明說明： 【發明所屬之技術領域】 本發明係關於時間戳記事件之機器可讀媒體、方法及設 備。 【先前技術】 计异裝置自通用、非即時數值計算研究機（number cruncher)向包括主處理器之執行數位處理任務的即時處理 裝置發展。在現代計异裝置中，舉例而言，如快取記憶體、 延遲中斷處理及共用資源之因素的組合通常使得此等裝置 中之處理時間高度可變且不可預測。例如，第一次通過一 典型程式迴圈可能比隨後通過相同程式迴圈花費的時間長 10-50倍，此歸因於快取記憶體填充循環（cachefiUcycle)。 然而，為了達成高品質結果，習知串流處理通常要求可預 測的且大體上不可變的處理時間。 【發明内容】 本發明揭示時間戳記事件之機器可讀媒體、方法及設 備。在一實施例中，時間戳記 諸如中斷訊-號、仲裁訊號等等 戳記電路可儲存該事件之時間 隨後向時間戳記電路請求該事 者可基於所擷取之時間戳記而 的處理速率。【實施方式】 電路可偵測所關 心之事件， 。回應偵測到該事件，時間 戳記。如處理器之請求者可 件之時間戳記。然後該請求 調整與產生該等事件相關聯 下列描述說明了（尤其）可用 於處理如音訊串流、視訊串流 94361-951005.doc 1279673

Is ία -κ 十月日修(.表}正替换頁 '— 丨. —i

及/或資料串流之串流的為了更全面理解本 ι明’在下列描述中闡述了許多特定詳細資料，諸如邏輯 建構方式、作業碼、指定運算元之方法、資源分割/共用/ 複製建構方式、系統組件之類型與相互關係及邏輯分割/整 5選擇。然而’熟悉此項技術者應瞭解本發明無需該等特 定洋細貧料即可實施。在其它情況下，未詳細圖示控制結 構、閘極位準電路及全軟體指令序列以不使本發明變得模

糊。藉由所包含之描述一般熟悉此項技術者無需不適當之 4驗就能夠建構適當功能性。 說明書中參考”一（one)實施例”、，，一（an)實施例，，、"一實 例實施例”等指示所描述之實施例可包含一特定特性、結構 或特徵，但不是每個實施例必須包含該特定特性、結構或 特欲。此外，该短語未必指的是相同實施例。另外，當關 於一實施例描述一特定特性、結構或特徵時，無論是否明 確描述即認為關於其它實施例實現該特性、結構或特徵是 在一熟悉此項技術者之知識範圍内的。

本發明之實施例可以硬體、韌體、軟體、或其任意組合 而建構。本-發明之實施例亦可建構為儲存在機器可讀媒= 上之指令，該媒體可由一或多個處理器讀取並執行。機器 可碩媒體可包含用於以機器（如計算裝置）可讀形式儲存或 傳輸貧訊之任意機構。舉例而言，機器可讀媒體可包含^ 讀記憶體（ROM)、隨機存取記憶體（RAM)、磁碟儲存媒=、 光健存媒體、快閃記憶體裝置、電、井、簦 ” m .. 取具它形式之 得播訊號（如載波 '紅外線訊號、數位訊號等 94361-951005.doc 1279673 月5曰修(A正替換頁; 本文中可將韌體、軟體、 '常用程式、指令描述為執行某些

理器、控制器或其它裝置產生。

裝置驅動程式11 〇、 。十异裝置1 〇〇可包括一或多個處理器 丨應執行作業系統106、應用程式1〇8、 基本輸入/輸出系統（BI0S)韌體112及/ 或些其匕軟體或韌體模組之指令而執行動作。 計算裝置100可進一步包括一 處理器1〇4之晶片組114。晶片细 匕括一經由處理器匯流排輕合至 晶片組114可進一步包括一或多個 積體電路封裝或晶片組，其將處理器104耦合至計算裝置 100之其它組件，如記憶體116。記憶體116可包括可讀出自 及/或寫入至之具有可定址儲存位置的記憶體裝置（未圖 示）。記憶體裝置可包括一或多個揮發性記憶體類型，舉例 而言，如RAM(隨機存取記憶體）裝置、SRAM(靜態RAM)裝 置、DRAM(動態RAM)裝置、SDRAM(同步DRAM)裝置、 DDR(雙資料速率）SDRAM裝置等等。記憶體裝置可進一步 包括一或多個非揮發性記憶體類型，舉例而言，如快閃記 憶體裝置、ROM(唯讀記憶體）裝置、pr〇m(可程式唯讀記 憶體）裝置、EPROM(可擦PROM)裝置、EEPROM(電可擦 PROM)裝置、鐵電記憶體裝置、電池支持記憶體裝置等等。 晶片組114可進一步將處理器1〇4耦合至BIOS韌體112。為 了初始化處理器104、晶片組114及計算裝置100之其它組 94361-951005.doc 1279673 件，BI0S韌體可包括計算裝置1〇〇在系統啓動時可執行之常 用程式。此外，BIOS韌體112可包括計算裝置1〇〇可執行以 與計算裝置1 〇 0之-或多個組件通訊的常用程式或驅動程 式0 晶片組114可進一步經由一或多個匯流排124將處理器 104耦合至一或多個媒體裝置丨丨8、網路介面12〇及/或其^ I/O裝置122。媒體裝置可包括音訊/視訊重放裝置、音訊/ 視sfi俘獲裝置、音訊/視訊傳送裝置等。網路介面可包 括LAN(區域網路）控制器、數據機及/或無線網路控制器， 其提供計算裝置100至其它計算裝置、伺服器及/或其它具 有網路功能的裝置之通訊鏈結。此外，1/〇裝置122可包括 鼠標、鍵盤、視訊控制器、硬碟機、軟碟機等。 如上所述，匯流排124可在一或多個媒體裝置118、網路 介面120及/或I/O裝置122之間共用。因此，計算裝置1〇〇可 包括一分配對共用匯流排丨24之存取的仲裁機制。在一實施 例中’計算裝置1〇〇可包括一仲裁器126，其接收來自共用 該匯流排之裝置118、120、122的請求訊號或訊息，並產生 授予請求裝置118、120、122之一存取或擁有共用匯流排124 之授予訊號或訊息。如上所述，晶片組114可包含用於共用 匯流排124之仲裁器126。然而，在其它實施例中，仲裁器 12 6可位於晶片組114之外部。此外，可無需用於共用匯流 排124之中央仲裁器126而建構計算裝置1〇〇。在此實施例 中，裝置118、120、122可產生促使裝置118、120、122在 它們之間仲裁以獲得共用匯流排124之擁有權的訊號。 94361-951005.doc ^279673 此外，晶片組114可包括一接收來自裝置118、i2〇、i22 之中斷事件（如’訊號、訊息）並將中斷事件傳遞給處理器ι〇4 進行處理的中斷控制器127。詳言之’中斷控制器127可福 測一或多個中斷事件之發生並將偵測到的中斷事件按照基 於與每個制到的中斷事件相關聯之優先序的順序傳遞給 處理器104。 現參看圖1及圖2,晶片組114可進一步包括事件時間戳記 電路102 ;然而，在其它實施例中，時間戳記電路可被倂入 仲裁器126、中斷控制器127或一與晶片組114分離之組件。 時間戳記電路1〇2可接收來自參考時脈128之參考時脈訊 唬，並可回應參考時脈訊號而週期性地更新本機〇⑼叫計 數130。時間戳記電路1〇2可進一步使用基於本機計數13〇之 時間滅冗132來戳記事件。一請求者（如，處理器1〇4)隨後可 向時間戳§己電路102請求該事件之時間戳記丨32，以獲得該 事件何時發生之相對精確的指示。藉由將時間戳記電路丨〇2 置放於事件源（例如，裝置H8、120、122及仲裁器126)附近， 可在事件發生時與時間戳記電路1〇2偵測到並戳記該事件 時之間引入很小延遲。進一步，事件源與時間戳記電路1〇2 之間的組件及共用資源愈少，引入之延遲因事件不同而變 化得就愈小。因此，可建構計算裝置1〇〇，其中處理器1〇4 可判疋兩個或兩個以上事件發生之間很精確的時差。 如圖2中所描繪，時間戳記電路1〇2可包括一計數器134、 才二制器136 事件餘存區（event store) 138及一介面 140。計數器134可耦合至參考時脈128，以接收具有（例如）27 94361-951005.doc 1279673 MHz之參考頻率的參考時脈訊號。此外，可將計數器134建 構為32位元翻轉（roll over)計數器，其可回應參考時脈訊號 之每個循環而更新其計數130。 控制器136可接收來自媒體裝置118、網路介面120、I/O 裝置122及/或仲裁器126之事件，舉例而言，如中斷請求訊 號、中斷請求訊息、仲裁授予訊號等。控制器136可進一步 程式設計為戳記所關心之某些事件並基本忽略其它事件。 舉例而言，控制器136可程式設計或以其它方式組態為戳記 自媒體裝置118之音訊介面的中斷請求之後的第一仲裁授 予訊號。類似地，媒體裝置118可被指派為在一特定中斷線 (如’中斷sfl號線INT 一 5)上產生中斷請求，且控制器136可 程式設計或以其它方式組態為戳記指派至媒體裝置u 8之 中斷線上接收的所有中斷請求。 回應偵測到一所關心之事件，控制器136可將偵測到的事 件之時間戳記132儲存在事件儲存區138中。在一實施例 中，控制器136可僅僅儲存計數器134之當前計數130作為偵 測到的事件之時間戳記132。在另一實施例中，控制器丨36 可基於計數器134之計數130來產生時間戳記132。舉例而 吕，控制器136可藉由編碼計數13〇使得時間戳記132比計數 130包含較少位元且/或藉由以一適合請求者（如，處理器 104)或請求者（如，處理器104)預期之形式置放時間戳記m 來產生時間戳記132。 回應偵測到一所關心之事件，控制器136可進一步將具有 時間戳記132之事件識別符142儲存在事件儲存區138中。事 94361-951005.doc -10- 1279673

件識別付1 42可指示該事件源（如，一特定媒體裝置丨丨8)或類 型（如，中斷訊號INT—5或仲裁授予GNT—1)。事件識別符142 可用於自事件儲存區138擷取一特定事件之時間戳記132。 在一實施例中，事件儲存區138可儲存多個事件及相同類型 之多個事件。事件儲存區138可進一步基於事件識別符142 以先進先出（FIFO)順序擷取儲存的時間戳記132。 在一實施例中，事件儲存區138可建構為圖2中所說明之 類單標簽FIFO佇列結構。當偵測到事件時，此實施例中之 控制器136可將事件識別符142及相關聯的時間戳記132推 入FIFO結構之尾部144中。介面14〇隨後可向FIF〇結構請求 一事件識別符142之時間戳記132。回應該請求，FIF〇結構 可向介面140提供一具有相關聯之事件識別符142的時間戳 記132。若FIFO結構具有多個具有相關聯之事件識別符142 的時間戳記132，則FIFO結構傳回最靠近FIF〇結構之頭部 146的一時間戳記。 例如，圖2展示了在控制器136將具有事件識別符142 : EID一0、EID一2及EID一5及其相關聯之時間戳記132的若干事 件推入FIFO結構之尾部144後的FIF〇結構。回應對與事件 識別符EID一0相關聯之時間戳記132的請求，FIF〇結構可藉 由傳回最靠近FIFO結構之頭部146的時間戳記TS—〇而傳回 與最早之事件識別符EiD一〇相關聯的時間戳記TS_〇。類似 地，回應對與事件識別符EID-5相關聯之時間戳記132的請 求，FIFO結構可藉由傳回最靠近FIF〇結構之頭部146的時 間戳記TS一5而傳回與最早之事件識別符ΕΙ〇—〇相關聯的時 94361-951005.doc -11 -

1279673 間戳記TS 5。 …、、而，可使用其它儲存結構建構事件儲存區138。舉例而 言，事件儲存區138可包括一用於每個支持之事件類型/源 之分離的FIFO結構，且控制器136可將時間戳記132推入適 當的FIFO結構中。在該實施例中，時間戳記132可僅僅自適 t FIFO結構之頭部146拉出，因此事件識別符142可能不儲 存在事件儲存區138中。亦應瞭解FIFO結構可以不同方式進 行建構。例如，FIFO結構可建構為具有頭部與尾部指標以 跟蹤每個FIFO結構之頭部146與尾部144的環緩衝器。 現參看圖3，展示了串流系統148之一實施例。如上所述， 串流系統148可包括一經由網路i54將串流152(舉例而言， 如音汛串流、視訊串流、音訊/視訊串流、資料串流等）傳輸 至計算裝置100之伺服器150。如上所述，伺服器150可包括 一產生具有PCR(程式時脈速率）之程式時脈訊號的程式時 脈156。回應該程式時脈訊號，伺服器ι5〇可以程式時脈156 之pCR傳輸串流152。在一實施例中，伺服器150可將串流 152作為具有自程式時脈156產生之散佈的PCR戳記160之 一連串資料—區塊158傳輸。PCR戳記160通常提供一用於重 放或處理該串流152之參考時基。 計算裝置100之一或多個處理器104可預備所接收到的串 流152之資料區塊158從而以一適合媒體裝置118處理的形 式置放資料區塊158。處理器104隨後可使得預備之資料區 塊158傳遞至媒體裝置118(如，音訊編解碼器）以進行處理。 媒體裝置118可將資料區塊158轉換為音訊樣本及/或視訊 94361-951005.doc -12 - 1279673 VO. XU. ^ j 年月日修(#止替換頁 訊框，並可重放且/或以基於計算裝置1〇〇之參考時脈128的 處理速率處理該等音訊樣本及/或視訊訊框。 理想地，參考時脈128之頻率與程式時脈156之頻率需要 匹配。在此情況下，媒體裝置118可藉由僅以參考時脈12 8 叹疋之處理速率來處理資料區塊158而與伺服器15〇保持同 步。然而，實務上，參考時脈128之頻率與程式時脈156之 頻率不精確匹配。因此，除非採取校正措施，否則可能發 生過運行（over run)或不足運行（under run)的情況，使得將 人為因素引入該串流152之重放或處理中。詳言之，若程式 · 時脈156比參考時脈128快，則計算裝置1〇〇之緩衝器將可能 由於接收資料區塊158之速率比它們被處理的速率快而過 運行。類似地’若程式時脈156比參考時脈128慢，則計算 裝置100之一或多個緩衝器將可能由於接收資料區塊158之 速率比它們被處理的速率慢而不足運行。 在一實施例中，每次媒體裝置i丨8準備接收更多資料區塊 158以進行處理時，媒體裝置118可產生一中斷訊號。在此 實施例中，中斷訊號可精確反映媒體裝置丨丨8之實際處理速 # 率。因此，若處理器104可精確判定該等中斷訊號產生之時 間，則處理器104可精確判定媒體裝置118之實際處理速 率。為了使處理器104能夠精確判定該等中斷訊號產生之時 間，時間戳記電路1 02可在事件發生與事件戳記之間無可感 知的潛伏期及/或潛伏期變化下偵測並戳記該等中斷訊號。 在另一實施例中，每次將資料區塊158傳遞至媒體裝置 118以進行處理時，仲裁器126可產生一授予媒體裝置ιΐ8存 94361-951005.doc -13· 1279673 取匯流排124之授予訊號。該等仲裁訊號可精確反映媒體裝 置118之實際處理速率。此外，若處理器ι〇4可精確判定該 等授予訊號產生之時間，則處理器1 〇4可精確判定媒體裝置 118之實際處理速率。為了使處理器1〇4能夠精確判定該等 授予訊號產生之時間，時間戳記電路1〇2可在偵測到的授予 訊號之產生與彳貞測到的授予訊號之戳記之間無可感知的潛 伏期及/或潛伏期變化下偵測並戳記該等授予訊號。然而， 應瞭解，其它事件亦可精確反映媒體裝置118之處理速率。 因此，時間戳記電路102可組態為戳記此等其它事件使得此 等事件之發生時間可被精確判定。 圖4中展示了 一串流處理方法之一實施例。如在方塊2〇〇 中，MP3 (MPEG音訊層3)播放器或QuickTime™電影播放器 之應用程式108可向伺服器150請求串流152。在方塊2〇2 中’伺服器150可將具有基於伺服器150之程式時脈156的 PCR戳記160的所請求之串流152傳輸至應用程式1〇8。方塊 204中’應用程式1〇8可預備所接收之串流152的資料區塊 15 8以進行處理，並可請求媒體裝置1丨8處理所預備的資料 區塊158。在一實施例中，應用程式1〇8可移除串流ι52之傳 送頭部並可將串流152之資料區塊158儲存在記憶體116 中。此外，應用程式108可請求媒體裝置118播放儲存在記 憶體116中之資料區塊158。 回應應用程式10 8請求媒體裝置11 8處理一或多個資料區 塊1 58 ’在方塊206中，用於媒體裝置ns之裝置驅動程式ι1〇 可組悲媒體裝置118以處理串流15 2，且可組態時間戳記電 94361-951005.doc -14- 1279673 路102以戳記指示媒體裝置118之處理速率的事件。在一實 施例中，當媒體裝置118準備處理更多資料區塊158時，裝 置驅動程式110可程式設計時間戳記電路1〇2以戳記媒體裝 置118產生之中斷訊號。在另一實施例中，裝置驅動程式i 1〇 可程式設計時間戳記電路102以戳記在資料區塊158經由共 用匯流排124傳遞至媒體裝置118之前由仲裁器126產生的 授予訊號。 §媒體裝置118準備接收串流152之一或多個資料區塊 158時’在方塊208中，媒體裝置118可產生一中斷事件（如， 中斷訊號INT一5)。在方塊210中，時間戳記電路1〇2的控制 器136可判定是否時間戳記該中斷事件。在一實施例中，控 制器136可判定所偵測到的中斷事件是否為已程式設計控 制器136予以加上時間戳記的所關心之事件。回應判定要時 間戳記該中斷事件，控制器136可將該事件之時間戳記132 及事件識別符142儲存於事件儲存區138中（方塊212)。 在方塊214中，回應該中斷事件，媒體裝置118之裝置驅 動程式no可向時間戳記電路102請求指示媒體裝置ιΐ8之 處理速率的-事件之時間戳記132。在—實施例中，裝置驅動 私式110可向介面140提供該事件（例如，中斷訊號及/或仲裁 訊號）之事件識別符142。在方塊216中，時間戳記電路1〇2 可基於所接收之事件識別符丨4 2自其事件儲存區丨3 8向裝置 驅動程式11 0提供時間戳記。 在方免21 8中，4置驅動程式i i 〇可基於所接收的時間戳 記132而判定媒體裝置118之處理速率，且可基於串流之 94361-951005.doc -15 - 1279673

160而判定PCR。舉例而言， 迷率。類似地，裝置驅動程式 -或多個先前接收之PCR戳記 裝置驅動程式11 〇可判定當前 時間戳記132與一先前接收之時間戳記132之間的差異，且 可基於所獲得之差異而更新已判定的處理速率。類似地， 裝置驅動程式11 〇可判定當前PCR戳記丨6〇與一先前接收之 PCR戳記160之間的差異且可基於所獲得之差異更新已判 定的PCR。 在方塊220中，裝置驅動程式11〇可基於已判定之處理速 率及PCR而調整媒體裝置118之處理速率。在一實施例中， 裝置驅動程式110可調整參考時脈128之頻率且/或可重新 組態媒體裝置118以關於參考時脈128之頻率調整其處理速 率。在另一實施例中，裝置驅動程式11〇及/或應用程式1〇8 可將串流152之一或多個資料區塊158重新取樣以使得經重 新取樣之資料區塊158的PCR與媒體裝置118之處理速率大 體上匹配。舉例而言，若媒體裝置1丨8之處理速率比串流1 52 之PCR快，則裝置驅動程式11〇及/或應用程式1〇8可增加取 樣（upsample)—或多個資料區塊158。類似地，若媒體裝置 118之處理速率比串流152之pcr慢，則裝置驅動程式11〇及/ 或應用程式108可縮減取樣（downsample) —或多個資料區 塊 158。 在方塊222中’裝置驅動程式11〇可使得晶片組114及/或 94361-951005.doc -16-

1279673 媒體裝置118傳送自記憶體116之資料區塊15 8。在一實施例 中’裝置驅動程式110可使得晶片組114或媒體裝置118之 DMA(直接記憶體存取）引擎將資料區塊158自記憶體116傳 遞至媒體裝置118以進行處理。在方塊224中，晶片組114及 /或媒體裝置11 8可為媒體裝置11 8請求擁有共用匯流排124 且仲裁器126可授予請求者Π4、118擁有共用匯流排124。 在方塊226中，時間戳記電路1〇2的控制器136可判定是否時 間戳記該授予事件。在一實施例中，控制器136可判定偵測 到的授予事件是否為已程式設計控制器丨3 6而時間戳記的 所關心之事件。回應判定時間戳記該授予事件，控制器13 6 可將該事件之時間戳記132及事件識別符142儲存於事件儲 存區138中（方塊228)。 在方塊230中，媒體裝置118可接收資料區塊158且可以參 考時脈12 8控制之處理速率處理該資料區塊丨5 $。詳言之， 媒體裝置118可自資料區塊158產生音訊樣本及/或視訊訊 框並可以參考時脈128指示之速率重放音訊樣本及/或視訊 訊框。在方塊232中，媒體裝置118可判定是否其已完成了 對串流152乏處理。若媒體裝置118判定處理串流152之進一 步資料區塊158,則媒體裝置118可返回至方塊2〇8，以產生 一指示媒體裝置11 8準備接收額外資料區塊i 5 8之中斷訊 號。否則，媒體裝置118可終止對串流152之處理。 儘管參考實例實施例描述了本發明之某些特徵，但是並 不希望以限制意義解釋此描述。本發明之實例實施例及其 它實施例的各種修改皆認為在本發明之精神與範圍内，該 94361-951005.doc -17- 1279673 年月曰修< 而言是顯而易見的 等修改對熟悉本發明所 【圖式簡單說明】 “、、附圖α舉例方式而非限制方式對此處描述之本發 明進行說明。4了說明簡單且清晰，圖式中說明之元件未 必按比例來1 會製。舉例而言’為清晰起見，可將一些元件 之尺寸相對於其它元件而誇示。另外，若考慮適當，圖式 中重複的參考標記指示對應的或類似的元件。 圖1說明包括一時間戳記電路之計算裝置的一實施例。 圖2說明圖1之時間戳記電路的一實施例。 圖3說明包括一伺服器與圖！之計算裝置的串流系統之一 實施例。 圖4說明處理可由圖3之串流系統建構的串流之方法的〆 實施例。 【主要元件符號說明】 100 計算裝置 102 時間戳記電路 104 處理器 106 作業系統 108 應用程式 110 裝置驅動程式 112 BIOS、BIOS韌體 114 晶片組 116 記憶體 118 媒體裝置 94361-951005.doc -18- 1279673 ^ i〇. "5^—" ^ 年月日修(#)正替换頁 120 網路介面 122 I/O裝置 124 匯流排 126 仲裁器 127 中斷控制器 128 參考時脈 130 計數 132 時間戳記 134 計數器 136 控制器 138 事件儲存區 140 介面 142 事件識別符 144 尾部 146 頭部 148 串流系統 150 伺服器 152 串流 154 網路 156 程式時脈 158 資料區塊 160 PCR戳記 94361-951005.doc -19-

Claims (1)

1. 673 -----------一. 、申請專利範圍: ' j 一種使用一時間戳記來戳記一事件之方法，其包括 藉由—設備偵測一事件， 回應偵測到該事件而藉由該設備之一時間戳記來戳記 該事件， ^ 接收一對該事件之時間戳記的請求，及 回應接收到該請求而提供該事件之該時間戳記。 如請求項1之方法，進一步包括 判定該事件是否要加上時間戳記，及 σ應判疋5亥事件要加上時間戳記的而用該時間戳記來 戳記該事件。 士口吞奮工音1 ♦ γ . 只丄之方法，其中偵測該事件包括偵測一仲裁授 予。 如:求項1之方法’其中偵測該事件包括偵測一中斷。 ―明求項1之方法，進一步包括基於該事件之時間戳記及 串机之一時間戳記而調整該串流之處理速率。 f項1之方法’進—步包括基於該事件之時間戮記及 串；IL之時間戳記而重新取樣該串流。 一計數器 一控制器 供該偵測到 吏用時間戳記來戳記一事件之設備，其包括 ’用以回應一參考時脈而更新計數， ，用以偵測事件且基於該計數器之計數來提 之事件的時間戳記，及 7丨面，用以回應接收到一對一偵測到的事 而輸出該_収事件的時„記。 Μ之^ 94361-951005.d〇( 1279673

   8·如請求項7之設備，進一步 偵測到的事件之時間戳記 測到的事件之時間戳記。 包括一事件儲存區，用以儲存 ，並向該介面提供該請求之偵 9·如請求項7之設備，進一步包括一事件儲存區，用以儲存 债測到的事件之時間戳記，並回應自該介面接收到該摘 測到的事件之一事件識別符而向該介面提供該請求:谓 測到的事件之時間戳記。 、 10.如請求項9之設備，其中該介面應該彳貞測到的事件之請求 而接收該偵測到的事件之事件識別符。· I 11·如睛求項7之設備，進一步包括一事件儲存區，用以儲存 债測到的事件之時間m記及相關聯之事件識別符，並回 應自該介面接收到該㈣到的事件之—事件識別符而向 該"面提供該請求之偵測到的事件之時間戳記。 12.如，求項7之設備，其中該控制器回應判定一债測到的事 件是一要加上時間戳記之事件類型而提供該偵測到之事 件的一時間戳記。 13·如請求項12之設備，其中該控制器回應判定一偵測到的 事件不是一要加上時間戳記之事件類型而忽略該偵測到 的事件，因而不提供該偵測到之事件的一時間戳記。 14·如明求項丨3之設備，其中待該控制器加上時間戳記之該 等事件類型屬於可程式化。 15·如請求項7之設備，倂入一晶片組，用以將一處理器耦合 至一計算裝置之其它組件。 16.如明求項7之設備，倂入一仲裁器，用以基於仲裁事件來 94361-951005.doc -2 -

   1279673 仲裁存取一共用資源。 17·如請求項7之設備，倂入一中斷控制器，用以控制中斷事 件。 18· 一種使用一時間戳記來戳記一事件之系統，其包括 一網路介面，用於以一程式時脈速率來接收一包括資 料區塊及指示該程式時脈速率之程式時脈速率戳記的串 流， 一參考時脈，用以產生一參考時脈訊號， 一裝置’用於以該參考時脈訊號所設定之一處理速率 來處理該串流之該等資料區塊且使得事件指示該處理速 率，及 一時間戳記電路，用以偵測指示該處理速率的該等事 件且儲存基於該參考時脈訊號之該等事件的時間戳記。 19·如請求項18之系統，其中該時間戳記電路基於程式設計 入該時間戳記電路之事件類型而偵測指示該處理速率的 該等事件。 2〇·如請求項19之系統，進一步包括一處理器，用以向該時 間戳記電路請求指示該處理速率之該等事件的時間戮 記。 21·如請求項20之系統，其中該處理器基於該等事件之時間 戳記及該串流之該等程式時脈速率戳記而調整該處理速 率〇 22.如請求項20之系統，其中該處理器基於該等事件之時間 戳記及該串流之該等程式時脈速率戳記而調整該參考時 94361-951005.doc 1279673 脈訊號之頻率。 23·如請求項20之系統，其中該處理器基於該等事件之時間 戳記及該串流之該等程式時脈速率戳記而重新取樣該等 資料區塊。 24.如請求項20之系統，其中該時間戳記電路儲存偵測到的 事件之時間戳記，並回應該處理器向該時間戳記電路請 求寺間戳°己，而向該處理器提供一傾測到的事件之一 儲存的時間戳記。 25·如請求項20之系 关甲该矸間戳記電路儲存偵列q 事件之時間戳§己，並回應該處理器向該時間戮記電路 供-偵測到的事件之—事件識別#，而向該處理器提 該偵測到的事件之一儲存的時間戳記。 26.如請求項18之系統，其中該時間戳記電路回應判定一 事件是—待時間戳記之事件類型而儲存該偵測. 的事件之一時間戳記。 27·如請求項26之系統，1中兮昧 測到的事件不曰一ιΓ 戲記電路回應判定… 偵測到的塞疋σ上時間戳記之事件類型而忽略1 記’。事件，因而不館存該谓測到的事件之-時間g ’進一步包括一 並將該處理器耦 28·如請求項20之系統 括該時間戳記電路 裝置。 晶片組，該晶片組包 合至該網路介面及該 29·如請求項18之系 括該時間戳記電 充進步包括一仲裁器 路並仲裁請求一共用資源 該仲裁器包 其中該時間 94361-951005.doc H:F 1279673 戮記電路儲存一事件類型之貞 _ 、列到的仲裁訊號之時間戳 30·如請求項18之系統，進一步包 括—中斷控制器，該中斷 才工制益包括該時間戳記電路並虛 細^ 歡电路艾處理自該裝置接收到之中 斷，其中該時間戳記電路健存一 ^ 廿事件類型之偵測到的中 斷訊號之時間戳記。 31.—種包括複數個指令之機器可讀媒體，該等指令回應由 计异裝置執行而使得該計算裝置藉由若干操作使用一 時間戳記來戳記一事件，該等操作包括： 、向一時間戰記電路請求指示-串流之處理速率的-摘 測到的事件之一時間戳記， 基於該摘測到的事件之時間戳記而判定該串流之處理 速率， 基於《亥串流之-程式時脈速率戮記而判定該串流之一 程式時脈速率，及 回應該處理速率與該程式時脈速率具有一判定的差異 而調整該串流之處理速率。 32·如明求項3 1之機器可讀媒體，其中該等操作進_步包括 藉由重新取樣該串流之資料區塊而調整該處理速率。 •如叫求項3 1之機器可讀媒體，其中該等操作進一步包括 調整一控制該處理速率之參考時脈。 如明求項3 1之機器可讀媒體，其中該等操作進一步包括 矛王式"又叶該時間戳記電路以戳記指示該串流之處理速率 的中斷事件。 94361-951005.doc 1279673 等

   3 5.如請求項31之機器可讀媒體，其中該等操作進一步包括 程式設計該時間戳記電路以戳記指示該串流之處理速率 的仲裁事件。 94361-951005.doc 1279673 七、指定代表圖： (一) 本案指定代表圖為：第（1 )圖。 (二) 本代表圖之元件符號簡單說明： 100 計算裝置 102 時間戳記電路 104 處理器 106 作業系統 108 應用程式 110 裝置驅動程式 112 BIOS、BIOS韌體 114 晶片組 116 記憶體 118 媒體裝置 120 網路介面 122 I/O裝置 124 匯流排 126 仲裁器 127 中斷控制器 128 參考時脈 八、本案若有化學式時，請揭示最能顯示發明特徵的化學式： (無） 94361-951005.doc