TWI276160B - Nitridated gate dielectric layer - Google Patents

Nitridated gate dielectric layer Download PDF

Info

Publication number
TWI276160B
TWI276160B TW094145623A TW94145623A TWI276160B TW I276160 B TWI276160 B TW I276160B TW 094145623 A TW094145623 A TW 094145623A TW 94145623 A TW94145623 A TW 94145623A TW I276160 B TWI276160 B TW I276160B
Authority
TW
Taiwan
Prior art keywords
layer
forming
semiconductor device
dielectric layer
substrate
Prior art date
Application number
TW094145623A
Other languages
English (en)
Other versions
TW200644081A (en
Inventor
Matt Yeh
Da-Yuan Lee
Chi-Chun Chen
Ying Jin
Shih-Chang Chen
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200644081A publication Critical patent/TW200644081A/zh
Application granted granted Critical
Publication of TWI276160B publication Critical patent/TWI276160B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

1276160 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種半導體裝置，且特別是有關於一 種金屬氧化半導體場效電晶體及其製造方法。 【先前技術】 • 金屬氧化半導體場效電晶體（MOSFETs )的尺寸減 、 小，包括閘極長度的減少、閘極氧化物厚度的薄化，使得 • 在過去數十年間，整合電路的單位功能在速度、性能、密 度、與成本方面皆持續改善。典型的金屬氧化半導體場效 電晶體（MOSFETs)是製造在一半導體矽基底之上。然而， 減小裝置的尺寸，可能會導致裝置失效的問題。 其中之一問題是時間依存退化（丁丨.me dependent degradation)的現象，也跟熱載子退化效應有關。此問題 係由矽基底中的懸浮鍵（矽基底中未飽和的矽鍵）所引起。 隨著時間的經過，摻雜物從閘極電極穿透進入矽基底而與 _ 未飽和的矽鍵產生鍵結。隨著電荷載子從閘極電極移動， 裝置的電性會隨之改變，經過一段時間後，裝置會失效。 為了降低此效應，嘗試將氮原子引入閘極氧化物（例 如· 一氧化碎）中，以避免或減少摻雜物從閘極電極非預 期地穿透至二氧化石夕中。另外，嘗試使用氨水以氮化二氧 化石夕。然而，氮化氧化物具有一些非期待之特性，例如：高 您度之電荷固定在閘極氧化物與基底之間以及高密度的電 子陷入將導致遷移率退化。 6 1276160 另一方法，係嘗試在一含重氫之氣氛中導入退火處 理。然而，退火是實施在金屬製程後，並且須導入另一退 火程序。在此階段的退火處理的效能很差，並且會降低產 能。 因此，急需一種有效且符合經濟效益的方法，以防止 或減少摻雜物穿透至基底。 【發明内容】 藉由本發明之實施例提供一重氫化層（Deuterated Layer)於閘極氧化層與閘極電極之間，可以大體上減少、 解決或杜防上述或其他問題。 在本發明之實施例中，提供具有一閘極介電層之一金 屬氧化半導體場效電晶體（MOSFET)，閘極介電層包含一重 氫化層。金屬氧化半導體場效電晶體包括一閘極氧化層， 形成於一基底表面。設置一重氫化層，例如：一重氫化氮 氧石夕層，於閘極氧化層表面，且閘極電極設置於重氫化氮 氧化石夕層表面。重氫化層可防止或減少摻雜物從閘極電極 移轉到基底。 另一本發明之較佳實施例中，提供一種製造具有重氫 化層之閘極結構之金屬氧化半導體場效電晶體。該方法包 括··形成一介電層於該基底表面；轉換至少一部份該介電 層成為一重氫化層；形成一導電層於該重氫化層表面；圖 案化該重氫化層與該導電層，以形成一閘極重氫化層與一 閘極電極；以及形成複數汲極/源極區域於該閘極電極之兩 7 1276160 侧0 ^本發明之又—較佳實施例中，提供—種製造 虱化層之閘極結構之金屬氧化半導體場效電晶體。誃 包括：形成-第-介電層於基底表面之—第—區域與 區域。形成—第二介電層於第—介電層表面。接著了針^ 至少-部分第二介電層進行—具有氫同位素之處理，例 如：重氫（Deuterium)。
本發明之技術可由熟知此技藝人士根據此精神與此說 明書揭露之實施例，以做為一參考依據，而加以改良或設 計。在不脫離本發明之精神與架構之下，皆為本發明之 疇。 【實施方式】 後續將詳細描述本發明之較佳實施例。然而本發明提 供許多發明觀點可以各種方式實現，以擴大說明書之内 容。說明書所討論之實施例僅提供實施本發明之特定方 式，但本發明之範圍並不僅限於此。 第1圖至第3圖說明本發明之一實施例之具有重氫化 層之閘極結構之一半導體裝置的製造方法。在此所述之本 發明之實施例可應用於多種電路。特別是，本發明之實施 例可使用在65奈米電晶體設計中，其中具有摻雜物穿透進 入基底之困擾。 清參照第1圖’顯不根據本發明之一實施例之"一基底 11〇,基底110具有一第一介電層112、一重氫化層114以 8 1276160 及一導電層116行程於其中。基底110可包括塊狀矽、摻 雜或非掺雜或是一絕緣層上覆石夕（silicon-on-insulator ; SOI) 基底之一。大體上來說，絕緣層上覆矽包括一矽形成於一絕 緣層上。絕緣層例如可為埋藏氧化物（buried oxide ； BOX) 或是氧化碎層。絕緣層一般係位於一基底之上，典型地為 一矽或玻璃基底。亦可以採用其他基底，例如一多重層或 一梯度基底。 第一介電層112，可用以形成一閘極介電層，係為在 大約600°C〜900° C之下以熱成長方式形成之氧化層，其厚 度大約為7A〜14A。其他材質，例如：氧化矽、氮氧化矽、 氮化砍、含氮氧化物、氧化銘、氧化鑭、氧化給、氧化錯、 氮氧化铪、或其組合物可應用於氧化層。第一介電層112 之介電常數較佳地係大於4。第一介電層11 2例如可以化 學氣相沉積（chemical vapor deposition ; CVD)技術所形成， 並且例如採用四乙基石夕酸鹽（tetra-ethyl-ortho-silicate，TE〇S)和 氧氣做為前驅體。亦可能採用其他前驅體或材質。 重氫化層114(也可以為一重氬層）可為一氮氧化層， 用來作為閘極介電層之一部分，並且較佳地包括部分第一 介電層112，第一介電層112採用含氫之同位素，例如： 重氫，的氮源進行氮化。重氫化層114較佳地具有大約之 0.5 A〜10A厚度。重氫化層114較佳地係在含有氢同位素 氣體之氣氛（例如：重氫氨（ND3)下，以一退火處理於第 一介電層112而形成。退火處理可在溫度大約800° C 〜1000 °C下，壓力約10torr〜100torr，進行約5至20分鐘。 9 1276160 另一較佳實施例中，重氫化層114可藉由在含氫同位 素（例如：重氫氨（NR))之氣體的氣氛下針對第一介電層 112進行一電漿處理而形成。在此實施例中，重氫化層114 之形成可採用功率約850_1500瓦、壓力約2〇6〇mT〇「/溫度 約300。0900。C、氣體流量約5〇〇_8〇〇〇 sccm。要注意的是， 電漿氮化程序之壓力與溫度較前述之熱處理程序為低。亦 可採用其它程序，例如一紫外線（UV )程序、電子束程序 等等。 … 將做為閘極電極之導電層116較佳地包含一導電材 料例如· 一金屬（组、鈦、翻、鶴、始、链、铪、釕）、 一矽化金屬（矽化鈦、矽化鈷、矽化鎳、矽化鈕）、一氮化 金屬（氮化鈦、氮化鈕）、摻雜多晶矽或其他導電材料及其 組合物。在一實施例中，導電層116可藉由沉積或以低壓 化學氣相沉積形成之非摻雜多晶矽而形成，其厚度大約5㈤ A 1500 a，較佳為1〇〇〇 A。多晶矽可摻雜N型或p型摻雜 物。 ^ 第2圖說明基底100在第1圖之第一介電層112、重 氫化層114以及導電層116圖案化後分別形成一閘極介電 層212、一閘極重氫化層214以及一閘極電極216。 間極介電層212、閘極重氫化層214以及閘極電極216 可習知微影技術進行圖案化。大體來說，微影必須要沉積 “光阻材料，以做為罩幕，接著再曝光、顯影。在圖案化 光阻之後，進行一蝕刻程序，以移除第一介電層彳1 2、重 氫化層114以及導電層116(參見第j圖）所不需之部分， 1276160 以形成如第2圖所示之閘極介電層212、閘極重氳化層214 以及閘極電極216。在一實施例中，閘極電極為多晶矽， 閘極重氫化層為重氫化氮氧化矽，以及閘介電層為氧化 矽，蝕刻程序可為乾蝕刻或濕蝕刻、等向性或非等向性， 但餘刻程序較佳為非等向性乾蝕刻。 第3圖說明形成間隙壁312以及汲極/源極區域314 之後的基底100。汲極/源極區域314係由離子佈植所形 成。汲極/源極區域314可以佈植N型摻雜物，例如：磷、 氮、砷、銻…等等，以製造出NM〇s裝置，或是摻雜卩型 摻雜物，例如：硼、鋁、銦…等等，以形成pM〇s裝置。 NMOS裝置也可選擇性與PM〇s裝置製造在之相同晶片 上。如此，可能需要採用習知之多重罩幕與離子佈植步^， 以使得特定區域摻雜Ν或Ρ型摻雜物。 間隙壁312在汲極源極區域314形成一第二離子佈植 的間隔，建格物312較佳地包含氮化矽（3丨3队）或是氮化矽 以外之其他含氮層，例如：氮化矽（SjxNy)、氮氧化矽 (SiOxNy)、氫氮氧化矽（Sj〇xNy:Hz)或其組合物。在較佳 實施例中，間隙壁物31 2係利用採用甲烷（S|·丨ane)與氨（nh^ 做為前軀體之化學氣相沉積技術所形成包含氮化矽（si3…） 的一膜層而形成。另外，間隙壁312也可以由重氫化氮化 矽所構成，利用化學氣相沉積，且採用重氫化曱烷與重氫 化氨氣做為氣體源。 間隙壁312可採用等向性或非等向性蝕刻進行圖案 化，例如以磷酸（H3P〇4)溶液做等向性蝕刻。因為氮化矽 11 1276160 層（或其他材料，包括：重氫化氮化矽）在緊鄰閘極電極 216處較其他區域處厚，所以等向性蝕刻會移除在閘極電 極216上方的氮化矽材質與基底11〇非緊鄰閘極電極216 的區域而留下間隙壁31 2。 值得注意的是，可實施一石夕化金屬製程。石夕化金屬製 程可用來改善閘極電極216的導電率，並且降低汲極/源極 區域314的電阻。矽化物可以藉由電漿氣相沉積製程沉積 一金屬層（例如：鈦、鎳、鎢、或銘）而形成。退火製程 會使得金屬層與閘極電極21 6以及沒極/源極區域314反應 而形成金屬矽化物。部分在間隙壁312上方之金屬層不會 發生反應。藉由例如濕餘刻製程，選擇性移除未發生反應 之金屬層部分。如果需要改變金屬矽化物的相（phase)以 降低電阻，可以增加一退火循環。 值得注意的是，上述說明係描述適用於本發明一實施 例中的以一種型態之電晶體，本發明之實施例也可以採用 其他電晶體或其他半導體裝置。例如，電晶體可以包括高 起之沒極/源極，或電晶體可以為一分離閘極電晶體 (split-gate transistor)或是鰭狀場效電晶體，電晶體可以採 用不同材質或厚度，另外，可採用襯層於間隙壁與閘極電 極之間。 本發明之較佳實施例也可用透過導入重氫以增加氮氧 化層的化學穩定度來增加防止摻雜物穿透和對雜質的阻抗 力。據此’在CMOS裝置中，重氫鍵結會降低熱載子退化 且改善裝置之可靠度。並且，最終的結構展現出較佳的電 12 1276160 容-電壓特性並且由於重氫化學鍵結而改善通道導電率。 第4圖至第8圖，係根據本發明之實施例，緣示述製 造在核心區域或在|/〇區域具有重氫化層之閘極結構的半 導體裝置。值得注意的是，第4圖至第8圖說明一實施例， 為了解說目的，其中I/O區域包括一較核心區域厚之閘極 介電層。同時，因為I/O區域相較於核心區域具較高之電 . 流，此實施例會特別有用。 參照第4圖’提供一基底410，具有一核心區域412 _ 與一丨/0區域414。基底可有一個或多個隔離結構，例如： 淺溝渠隔離結構420，如同獨立隔離在核心區域41 2與I/O 區域414的元件’隔離核心區域412與丨/〇區域414。基 底41 0可能與上述第1圖之基底11 〇相似。淺溝渠隔離結 構420可藉由蝕刻基底與填入介電材質（例如：二氧化石夕、 高密度電漿#刻氧化物之類）的方法形成。
第5圖中，根據本發明之一較佳實施例，形成一第一 介電層510在基底410表面。第一介電層5彳〇可為氧化石夕、 氮氧化碎、氮化;ε夕、含氮氧化物、氧化鋁、氧化鐘、氧化 铪、氧化锆、氮氧化铪及其組合物…等等。較佳地，第一 介電層510具有大於4之一相對介電常數（阁邰奶perm|ttjvjty value)))。第一介電層510可藉由氧化製程形成，例如：在 含有40、NO或及其組合氣氛下之濕或乾熱氧化法，或是 採用TEOS ( tetra-ethyl-ortho-silicate)與氧氣做為前軀體藉由 化學氣相沉積技術形成。在較佳實施例中，第一介電層$ 1 〇 係在溫度約60CTC至90CTC之下以熱成長法形成厚度% 7A 13 1276160 至 28 A 〇 第6圖係繪示根據本發明之一較佳實施例中從基底 410表面的核心區域412移除至少一部分第一介電層 5,10。從核心區域412移除至少一部分第一介電層51〇，二 形成較薄之閘極介電層於核心區域412，核心區域M2由 於使用較低電流，典型地相較於丨/〇區域414需要較薄的 間極介電層。 第"電層51〇可藉由習知微影技術與餘刻技術從核 。區域412移除。大體上來說，沉積一光阻材料、曝光與 顯影，以形成如第6圖所示之一光阻罩幕61〇。圖案化蝕
刻罩幕之後’可進行—㈣程序，以移除在核心區域暴露 出來的部份第一介電層51〇。蝕刻程序可以為濕蝕刻或乾 敍刻、等向性或非等向性，較佳地係非等向性乾餘刻。光 阻罩幕61〇殘留的部份在蝕刻程序後可被移除。 第7圖係繪示根據本發明之較佳實施例在一第二介電 層”〇形成之後之半導體裝置。第二介電層71〇可以與上 述第；丨電層51G相似之方式形成。但其他方式與材質也 可採用。在較佳實施例中，第二介電層㈣係以熱成長法 在溫度約600。〇至90(rc之下形成，厚度約以至似。 第圖係繪示根據本發明之一較佳實施例之針對至少 -部分第二介電層71G實施處理程序。處理程序可以氣的 同位素進行，例如：重氫。如上述針對重氫化層114 (見第 1圖）適當的處理程序。如上述處理之結果，至少一部分第 二介電層710被重氫化，以重氫化層81〇表示。較佳地， 14 1276160 重氫化層810具有厚度約〇5A至ι〇Α。 此實施例中應該注意的是，第二介電層可能大體為重 氫。並且’在另一較佳實施例中，第二介電層71 〇可能大 體為重氫且至少一部分第一介電層51〇可能為重氫。在又 一較佳實施例中，較佳為不僅將核心區域412罩幕著，也 將丨/Ο區域414罩幕著，以防止或減少第一介電層51〇或 是第二介電層710重氫化。 接著’可以標準程序技術圖案化第一介電層51〇、第 二介電層710以及重氫化層81〇，以形成間隙壁、摻雜汲 極/源極區域並且形成如同上述第2圖與第3圖所示之閘極 電極。第9圖’說明根據本發明之一較佳實施例之電晶體， 電晶體可形成於核心區域412與I/O區域414。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍内，當可作各種之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 為讓本發明之上述和其他目的、特徵、優點與實施例 能更明顯易懂，所附圖式之詳細說明如下： 第1圖至第3圖是說明製造一具有重氫化層之閘極結 構的場效電晶體裝置的各種程序步驟；以及 第4圖至第9圖是說明製造一在核心區域具有重氫化 層之閘極結構的場效電晶體裝置的各種程序步驟。 15
1276160 【主要元件符號說明】 110 :基底 112 : 114 ··重氫化層 116 212 :閘極介電層 214 216 :閘極電極 312 314:汲極/源極區域 410 412 :核心區域 414 420 :淺溝渠隔離物 510 61 0 :光阻罩幕 710 810 :重氫層 第一介電層 導電層 閘極重氫層 間隙壁 基底 I/O區域 第一介電層 第二介電層
16

Claims (1)

1276160 十、申請專利範圍： 1· 一種形成半導體裝置於一基底之方法，包括： 形成一介電層於該基底表面； 轉換至少一部份該介電層成為一重氫層； 形成一導電層於該重氫層表面； 圖案化該重氫層與該導電層，以形成一閘極重氫層與一 閘極電極；以及 形成複數汲極/源極區域於該閘極電極之兩側。 2·如申請專利範圍第彳項所述之形成半導體裝置於一基底 之方法，其中轉換該介電層之步驟係以一熱轉換法轉換該 介電層成一重氫化氮氧化石夕層。 3·如申請專利範圍第2項所述之形成半導體裝置於一基底 之方去，其中該熱轉換法係於一含有重氫氨氣之氣氛下進 行。 4·如申請專利範圍第2項所述之形成半導體裝置於一基底 之方法，其中該熱轉換法係於溫度大體8〇〇。〇至之1〇〇〇。〇 下進行。 17 1276160 5·如申請專利範圍第1項所述之形成半導體裝置於一基底 之方法’其中轉換該介電層係以一氮化電漿製程進行。 6·如申請專利範圍第5項所述之形成半導體裝置於一基底 之方法’其中該氮化電漿製程係於一含重氫氨氣之氣氛下 進行。 7·如申請專利範圍第5項所述之形成半導體裝置於一基底 之方去’其中該氮化電漿製程係於溫度大體300°C至900°C 之下進行。 8·如申請專利範圍第1項所述之形成半導體裝置於一基底 之方法’其中該介電層之厚度大體為7A至14 A。 9·如申請專利範圍第彳項所述之形成半導體裝置於一基底 方法’其中該閘極重氫層之厚度大體為〇5 A至10 a。 1 〇如申請專利範圍第]項所述之形成半導體裝置於一基 f V- &之方去’其中該閘極電極之厚度大體為500 A至1500 A。 18 1276160 11· 一種形成半導體裝置於一基底之方法，包括： 形成一介電層於該基底表面； 針對該基底在一含重氫氣氛下進行一退火處理，使該介 電層之至少一部分形成一重氫化氮氧化矽層； 形成一導電層於該重氫化氮氧化石夕層表面； 圖案化該重氫化氮氧化石夕層與該導電層，以形成一閘極 重氫層與一閘極電極；以及 形成複數沒極/源極區域於該閘極電極之兩侧。 12_如申請專利範圍第w項所述之形成半導體裝置於一基 -方法其中該退火處理係於一含重氫氨氣之氣氛下進 行。 13·如申請專利範圍第仂項所述之形成半導體裝置於一基 一 法’其中該退火處理係於溫度8〇0°C〜1000°c下進行。 14·如申請專利範圍第仞項所述之形成半導體裝置於一基 一之方法’其中該介電層之厚度大體為7A至14 A。 15·如申凊專利範圍第11項所述之形成半導體裝置於_基 19 1276160 底之方法’其中該閘極重氫層之厚度大體為〇·5 A至10 A。 16, —種形成半導體裝置於一基底之方法，包括： 形成一第一介電層於該基底之一第一部分與一第二部 份； 移除至父一部份該第一介電層的該第一部份； 形成一第二介電層於該基底與該第一介電層表面；以及 轉換至少一部份該第二介電層於一第三層，其中該轉換 採用一氫同位素。 17·如申請專利範圍第16項所述之形成半導體裝置於一 基底之方去，其中該轉換係針對該第二介電層在一含重氫 氣氣氛下進行一退火處理。 18_如申请專利範圍第17項所述之形成半導體裝置於— 基底之方法，其中該退火處理係於溫度8〇〇(>c〜i〇〇〇c)ct進行。 19_如申請專利範圍第16項所述之形成半導體裝置於一 基底之方法，其中該轉換戲再一含重氫氨氣之氣氛下利用 一電聚氮化製程進行。 20 1276160 20.如申請專利範圍第19項所述之形成半導體裝置於一 基底之方法，其中該電漿氮化製程係於溫度300° C〜900 ° C下 進行。 21
TW094145623A 2005-06-01 2005-12-21 Nitridated gate dielectric layer TWI276160B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/142,488 US20060275975A1 (en) 2005-06-01 2005-06-01 Nitridated gate dielectric layer

Publications (2)

Publication Number Publication Date
TW200644081A TW200644081A (en) 2006-12-16
TWI276160B true TWI276160B (en) 2007-03-11

Family

ID=37494677

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094145623A TWI276160B (en) 2005-06-01 2005-12-21 Nitridated gate dielectric layer

Country Status (2)

Country Link
US (1) US20060275975A1 (zh)
TW (1) TWI276160B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI426598B (zh) * 2008-10-08 2014-02-11 Sandisk Corp 用於電子裝置之電子阻隔層

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921691B1 (en) * 2004-03-18 2005-07-26 Infineon Technologies Ag Transistor with dopant-bearing metal in source and drain
US8399934B2 (en) 2004-12-20 2013-03-19 Infineon Technologies Ag Transistor device
US8178902B2 (en) 2004-06-17 2012-05-15 Infineon Technologies Ag CMOS transistor with dual high-k gate dielectric and method of manufacture thereof
US7344934B2 (en) 2004-12-06 2008-03-18 Infineon Technologies Ag CMOS transistor and method of manufacture thereof
US7160781B2 (en) 2005-03-21 2007-01-09 Infineon Technologies Ag Transistor device and methods of manufacture thereof
US7361538B2 (en) * 2005-04-14 2008-04-22 Infineon Technologies Ag Transistors and methods of manufacture thereof
US20070052036A1 (en) * 2005-09-02 2007-03-08 Hongfa Luan Transistors and methods of manufacture thereof
US8188551B2 (en) 2005-09-30 2012-05-29 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US20070052037A1 (en) * 2005-09-02 2007-03-08 Hongfa Luan Semiconductor devices and methods of manufacture thereof
US7462538B2 (en) * 2005-11-15 2008-12-09 Infineon Technologies Ag Methods of manufacturing multiple gate CMOS transistors having different gate dielectric materials
US7510943B2 (en) * 2005-12-16 2009-03-31 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US20080150009A1 (en) * 2006-12-20 2008-06-26 Nanosys, Inc. Electron Blocking Layers for Electronic Devices
US20080150004A1 (en) * 2006-12-20 2008-06-26 Nanosys, Inc. Electron Blocking Layers for Electronic Devices
US9018693B2 (en) * 2007-07-20 2015-04-28 Cypress Semiconductor Corporation Deuterated film encapsulation of nonvolatile charge trap memory device
US8969163B2 (en) * 2012-07-24 2015-03-03 International Business Machines Corporation Forming facet-less epitaxy with self-aligned isolation
US9966477B2 (en) * 2012-12-14 2018-05-08 Cypress Semiconductor Corporation Charge trapping split gate device and method of fabricating same
CN106571390B (zh) * 2015-10-13 2018-06-01 上海新昇半导体科技有限公司 半导体结构及其形成方法
JP6539578B2 (ja) * 2015-12-22 2019-07-03 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置および熱処理方法
US10340268B2 (en) * 2016-10-04 2019-07-02 United Microelectronics Corp. FinFET structure and fabricating method of gate structure
CN113921386A (zh) * 2020-07-10 2022-01-11 长鑫存储技术有限公司 半导体器件及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0486047B1 (en) * 1990-11-16 1999-09-01 Seiko Epson Corporation Process for fabricating a thin film semiconductor device
KR940011483B1 (ko) * 1990-11-28 1994-12-19 가부시끼가이샤 도시바 반도체 디바이스를 제조하기 위한 방법 및 이 방법에 의해 제조되는 반도체 디바이스
US6025280A (en) * 1997-04-28 2000-02-15 Lucent Technologies Inc. Use of SiD4 for deposition of ultra thin and controllable oxides
US6023093A (en) * 1997-04-28 2000-02-08 Lucent Technologies Inc. Deuterated direlectric and polysilicon film-based semiconductor devices and method of manufacture thereof
US6171900B1 (en) * 1999-04-15 2001-01-09 Taiwan Semiconductor Manufacturing Company CVD Ta2O5/oxynitride stacked gate insulator with TiN gate electrode for sub-quarter micron MOSFET
JP4091265B2 (ja) * 2001-03-30 2008-05-28 株式会社東芝 半導体装置及びその製造方法
US6670241B1 (en) * 2002-04-22 2003-12-30 Advanced Micro Devices, Inc. Semiconductor memory with deuterated materials
US6967130B2 (en) * 2003-06-20 2005-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming dual gate insulator layers for CMOS applications
US7045847B2 (en) * 2003-08-11 2006-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with high-k gate dielectric
US7291568B2 (en) * 2003-08-26 2007-11-06 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
US7087507B2 (en) * 2004-05-17 2006-08-08 Pdf Solutions, Inc. Implantation of deuterium in MOS and DRAM devices
US7405125B2 (en) * 2004-06-01 2008-07-29 Macronix International Co., Ltd. Tunnel oxynitride in flash memories
US7060594B2 (en) * 2004-10-19 2006-06-13 Macronix International Co., Ltd. Memory device and method of manufacturing including deuterated oxynitride charge trapping structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI426598B (zh) * 2008-10-08 2014-02-11 Sandisk Corp 用於電子裝置之電子阻隔層

Also Published As

Publication number Publication date
US20060275975A1 (en) 2006-12-07
TW200644081A (en) 2006-12-16

Similar Documents

Publication Publication Date Title
TWI276160B (en) Nitridated gate dielectric layer
TWI331781B (en) Semiconductor fabrication method, method of forming a strained semiconductor structure
TWI362753B (zh)
TWI310588B (en) A method for making a semiconductor device with a high-k gate dielectric and a metal gate electrode
TW550811B (en) CMOS vertical replacement gate (VRG) transistors
TWI311814B (en) Silicon carbide semiconductor device and method for producing the same
TWI248121B (en) A method for making a semiconductor device that includes a metal gate electrode
TW490729B (en) Method for fabricating semiconductor device with high quality crystalline silicon film
TWI231602B (en) A novel method of fabricating variable length vertical transistors
TWI297214B (en) Semiconductor device and semiconductor device manufacturing method
TWI252527B (en) High-K gate dielectric stack plasma treatment to adjust threshold voltage characteristics
TWI255007B (en) Method of fabricating a semiconductor device having reduced contact resistance
TWI242263B (en) Method for fabricating semiconductor devices having silicided electrodes
TWI315083B (en) Offset spacers for cmos transistors
TW200414374A (en) Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers
TW200425411A (en) Integrating n-type and p-type metal gate transistors
TW201036063A (en) Semiconductor device and the fabrication method thereof
TWI582854B (zh) 用於整合非揮發性電荷捕獲記憶體元件和邏輯ｃｍｏｓ元件的方法
TW201011817A (en) A novel solution for polymer and capping layer removing with wet dipping in hk metal gate etching process
TW200910467A (en) Strained channel transistor
TWI306622B (en) Method of forming silicided gate structure field of the invention
JP2004158487A (ja) 半導体装置の製造方法
TW200905867A (en) Deuterated film encapsulation of nonvolatile charge trap memory device
TW200419633A (en) Manufacturing method of semiconductor device
TWI345272B (en) A method of forming a semiconductor structure