TWI272701B - Chip packaging process, substrate and chip package - Google Patents

Description

聊 九、發明說明： 【發明所屬之技術領域】 一種半導體元件製程與半導體元 種晶片封裝製程、基板結構與晶片 本發明是有關於 件，且特別是有關於一 封裝結構。 【先前技術】 在半導體產業中，積體電路（integratedcircuits，ic)

的生產主為二個階段：積體電路的設計（1C Resign 豆，路的製作（忙讲。⑽）及積體電路的封 1(IC package)。在積體電路的製作中，晶片㈤）是 經由晶圓t0製作、形成積體電路以及切割晶圓(_ SaWmg)寺步驟而完成。在晶圓之紐電路製作完成之後， 由晶0切割所形成的晶片可向外電性連接於一承載哭 (咖#) °承載器例如為一導線架Ueadframe)或一; 板（SUbStrate)，*晶片可以打線接合（wirebonding)或 覆晶接合（fhp Chlp b〇nding )的方式電性連接至承載哭上。 若晶片與承載ϋ是以打線接合的方式㈣目紐連接，°則進 行填入封膠的製程步驟以構成一晶片封裝體。 圖1Α至圖1D緣示習知之一種晶片封裝製程的示意 圖。在此必須說明的是’為了方便描述以下製程，圖Μ 為俯視示意圖’且圖1B、^ lc與圖1D為側視示意圖， 而習知晶片封裝製程的步驟如下所述。 首先，請參考圖1A，提供一基板11〇。基板11〇且有 一封膠區112、一非封膠區114與一封膠注入道ιΐ6。^封 1272701 " 17763twf.doc/g 膠區114環繞於封膠區112之外，且非封膠區114上具有 多數個接點114a’而封膠注入道116由非封膠區114延伸 至封膠區U2白勺邊緣。接著’請參考目m，提供一晶片 120。晶片12〇配置於基板11〇的封膠區112上，且晶片 120是以打線接合方式與基板11〇電性連接。 妾其著/請參考圖1C，填入—封膠130，以包覆晶片 ”土板110之封膠區112。其中，封膠13〇是經由封膠 注入道116 (見圖1B)而填入一封膠模具（未繪示）之中 而成型。最後’請參考圖1D ’形成多數個鲜球140於這些 接點114a上。 必須說明的是，請參考圖1A，由於非封膠區m之 與封膠區112鄰接且與封膠注入冑116相對的三個角 =須預留_ 130(見圖1C )及模内空氣的溢流空間: 所《此二_落輯A;f可配置接點114 片=程中所使用的基板110之這些接點ma‘ : 置與數目受到限制而有改進之必要。 位 【發明内容】 ^本發明之目的是提供—種晶片封裳製程，以解決 之這些接點的配置位置與數目受到限制的問題。 土 本發明之另-目的是提供一種基板 之這些接點的S己置位置與數目受到限制的^題。解决基板 美^發又—目的是提供—種晶片封裝結構，以解夺 基板之這些接點的配置位置與數目受到限制的問題。解决 為達上述或是其他目的，本發明提出—種晶 1272701 17763twf.doc/g 私’包括下列步驟。首先，形成一膠膜（film)於一 t ’膠膜環繞於基板之-封膠區以外的—非封膠區上1 非封膠區上具有多數個第—接點。接著，提供―日曰片，曰 片配置於基板之封縣，並與聽電性連接。接^ = 以包覆W及基板之_區。再者，絲膠膜， = ,，,、貝料些第-接點。然後，形成多數個第—_ 第一接點上。 ，本發，之-實施例中’上述之晶片封裳製程更包括 夕數個第一銲球於基板之一下表面，基板之下表面且 有多數個第二接點，其對應連接這些第二銲球。 〃 在本發明之-實施例中，上述之晶片 堆疊一晶料裝體絲板上，晶料綠具有多數 銲球，其對應連接這些第一銲球。 在本發明之-實關巾，上紅晶㈣裝製程更包括 堆豐- “封賴於基板上，^雌體具有多數個第三 銲球’其對應連接這些第，球。此外，上述之晶片封^ 製程更包括迴銲這些第一銲球與對應之這些第三銲球。 、在本發明之一實施例中，上述之晶片例如:打線接合 方式與基板電性連接。 上述之膠膜例如以一黏著層 在本發明之一實施例中 貼附在基板之非封膠區上。 本發明提出一種基板結構， 包括-基板與一膠膜。基板具有一封膠區以及一 區’且非轉區上具有多數個第—接點。_覆蓋於基板 為達上述或是其他目的 7 1272701 17763twf.doc/g 之非封膠區。 在本發明之-實施例中，上述之基板更包括多數個第 —接點’其位於基板之一下表面。 纟本發明之-實施例中，上述之膠膜例如以一黏著層 貼附在基板之非封膠區上。 曰 為達上述或是其他目的，本發明提出一種晶片封裝結 構，包括-基板、-膠膜與一晶片。基板具有一封膠區以 . 非封縣，且非封輕上具有多數個第-接點。此外， ，膜覆盍於基板之非封膠區，而晶片則配置於封膠區上， 並與基板電性連接。 在本發明之-實施例中，上述之晶片封裝結構更包括 多數個導線，其電性連接於晶片與基板之間。 在本發明之一實施例中，上述之晶片封裝結構更包括 一封膠，其包覆晶片及基板之封膠區。 在本發明之一實施例中，上述之基板更包括多 # 二接點，其位於基板之一下表面。 弟 在本發明之一貫施例中，上述之膠膜例如以一黏著層 貼附在基板之非封膠區上。 曰 巩*基於上述，由於在本發明之晶片封裝製程中，首先將 膠膜形成並覆蓋於基板之非封膠區，因此在進行後續填入 封膠之製程步驟時，膠膜可避免覆蓋於其下的非封膠區的 弟一接點受到溢流封膠的污染。此外，由於在本發明之晶 片封衣衣私中’基板不需預留封膠注入道與封膠溢流的空 間’因此基板之非封膠區上的這些第—接點的數目較多， 8 1272701 17763twf.d〇c/g 且其配置位置所佔有的面積較大。 目的、特徵和優點能更明顯 並配合所附圖式，作詳細說 為讓本發明之上述和其他 易懂，下文特舉較佳實施例， 明如下。 【實施方式】 實施例之一種晶片封裝製 ，為了方便描述以下製程， 圖2C、圖2D、圖2H與 圖2A至圖2F繪示本發明一 程的示意圖。在此必須說明的是 圖2A為俯視示意圖，而圖2B、 圖2F則為側視示意圖。 ▲本貝施例之晶片封裝製程的步驟如下所述。首先，請 ^考圖2A，形成-膠膜22〇於一基板21〇上，膠膜^ U基板210之-封膠區212以外的一非封膠區 上二且非封膠區214上具有多數個第一接點2Ma。在此， ，传注意的是，與習知技術相較，非封膠區214上之這些 第-接·點214a的數目較多，且其配置位置所伯有的面積較 大，而膠膜220用以保護非封膠區214上的這些第一接點 而避免封膠24G (見圖2C)污染（見後續填入封膠 240的製程步驟）。 接著，請參考圖2B，提供一晶片230，晶片230配置 於基板210之封膠區212，並與基板210電性連接。晶片 23〇與基板210例如是以打線接合的方式而電性連接，換 言之，多數個導線250電性連接於晶片230與基板210之 間。此外，由圖2B可知，上述膠膜220例如以一黏著層 220a貼附在基板210之非封膠區214上。 1272701 17763twf.doc/g 接著，請參考圖2C，填入一封膠240，以包覆晶片 230及基板210之封膠區212。其中，封膠240是經由一封 膠模具（未繪示）的封膠注入口而填入此封膠模具中而成 型。在此必須說明的是，由於本實施例之基板21〇不具有 封膠注入道116 (見圖1B)，因此封膠模具的封膠注入口 的位置可依設計需求而定，例如位於封膠模具的上部。此 外，在填入封膠240的製程步驟中，會有多餘的封膠24〇 溢流到膠膜220上，因此膠膜220可避免覆蓋於其下的非 封膠區214的第一接點214a受到溢流封膠240的污染。 再者’请麥考圖2C與圖2D ’去除膠膜220，以顯露 這些第一接點214a。再者，形成多數個第一銲球S1於這 些第一接點214a上。 再來，請參考圖2E，本實施例之晶片封裝製程更包括 形成多數個第二銲球S2於基板210之一下表面216,基板 210之下表面216具有多數個第二接點216a，其對應連接 這些第二銲球S2。再來，請參考圖2F，本實施例之晶片 封裂製程更包括堆疊一晶片封裝體CP於基板21〇上，晶 片封裝體CP具有多數個第三銲球S3，其對應連接這些第 一銲球S1。此外，本實施例之晶片封裝製程中，更可迴銲 這些第一銲球S1與對應之這些第三銲球S3，以使得這些 第一銲球S1與相對應之這些第三銲球S3彼此熔融而電性 連接’以構成層疊封裝（package onpackage，pop)結構。 此堆疊技術可縮小系統級晶片封裝產品或記憶體元件之體 積且提高其運算速度，以節省空間達到輕、薄、短、小的 12.72701 17763twf.d〇c/g 目的。 以下對於本實施例之基板結構s與晶片封裝結構c作 一詳細說明。請參考圖2A與圖2B，本實施例之基板結構 S包括一基板210與一膠膜220。基板210具有一封膠區 212以及一非封膠區214,且非封膠區214上具有多數個第 一接點214a，而膠膜220覆蓋於基板210之非封膠區214。 此外，本實施例之基板結構s之基板21〇更包括多數個第 一接點216a，其位於基板210之一下表面216,而膠膜220 例如以一黏著層220a貼附在基板210之非封膠區214上。 請參考圖2C，本實施例之晶片封裝結構c包括一基 板210、一膠膜220與一晶片23〇。基板21〇與膠膜22〇 1構件與其相對位置如同上述之基板結構S，故於此不再 贅述。此外，晶片封裝結構C更包括一封膠240與多個導 線250 ’封膠24〇包覆晶片23〇及基板210之封膠區212， 而這些電性連接於晶片23〇與基板21〇之間。 綜上所述，本發明之晶片封裝製程、基板結 封裝結構至少具有以下優點： 、日日片 ,(一）由於在本發明之晶片封裝製程中，首先將膠膜 1亚覆蓋於基板之非封膠區，因此在進行後續填入封膠 =衣步驟時，膠膜可避免覆蓋於其下的非封膠區的第— 接點文到溢流封膠的污染。 留挪、Γ 晶片封裝製程中，基板不需預 的這些第空間’因此基板之非封膠區上 一 接2的數目較多，且其配置位置所佔有的面積 I27270163twf,〇c/g 較大。 兹;發明之基板結構與晶片封i结構具有覆 程刪，膠膜可避免覆蓋於其下的 受到溢流封膠的污染。 按” (四）由於本發明之基板結構與晶片 膠區上的這歧第一接點的數目座六夕 土板之非封 的面積較大夕，且其配置位置所佔有 雖然本發明已以較佳實施例揭露如上，然其並 限定本發明，任何熟習此技藝者，在不脫離本發明之: 和範圍内，當可作些許之更動與潤飾，因此本發 : 範圍當視後附之申請專利範圍所界定者為準。 饰蠖 【圖式簡單說明】 圖1A至圖1D繪示習知之一種晶片封裝製程立 圖。 不思 圖2A至圖2F緣示本發明一實施例之一種晶 程的示意圖。 十敦製 【主要元件符號說明】 110、210 :基板 112、212 :封膠區 114、214 :非封膠區 114a、214a、216a :接點 116 :封膠注入道 12 1272701 17763twf.doc/g 120、230 :晶片 130、240 :封膠 140、S卜 S2、S3 :銲球 216 :基板之下表面 220 :膠膜 250 ··導線 220a :黏著層 A :非封膠區之角落區域 C:晶片封裝結構 CP :晶片封裝體 S:基板結構

13

Claims (1)

1272701 * 17763twf.doc/g 十、申請專利範圍： 1·一種晶片封裝製程，包括下列步驟： 形成一膠膜於一基板上，該膠膜環繞於該基板之一 nr卜的—賴雜上，且該麵顧上具有多數個第 點， ，入-封膠，以包覆該晶片及板之該封膠區； 去除該膠膜，以顯露該些第一接點；以及 形成多數個第-銲球於該些第一接點上。 下表:具有多數個第二：其對： 括堆A 專利範圍第1項所述之晶片難製程，更包 個第體於該基板上’該晶片封裝體具有多數 弟一鲜球，其對應連接該些第一銲球。 括迴㈣ 該晶二打線接合’ 該‘申-===咖片封裝， t種基“構，非封轉上° —基板，具有一封膠區以及一非封膠區，且該剕