TWI271654B - Core logic chip of computer system - Google Patents

Description

1271654 九、發明說明： 【發明所屬之技術領域】 - 本案係為一種核心邏輯晶片，尤指應用於一電腦系統 上之核心邏輯晶片。 【先前技術】 請參見第一圖，為習用電腦系統内中央處理器的中斷 控制架構示意圖，當週邊裝置11對南橋晶片（South Bridge)12發出一外部中斷信號後，該外部中斷信號會送 至南橋晶片12内部的可程式中斷控剣器（pr〇grammable *

Interrupt Controller，簡稱PIC)121，‘該可程式中斷控制器 121收到该外部中斷信號後，便會透過斗斷信號接腳 (INTR)來通知中央處理器（cpu)13有外部中斷信號產 生抑萄中央處理器，13收到通知後，便再向可程式中斷控 制器⑵讀取關於該外部中斷信號之中斷向量㈣随讲 :二°1):料，中斷向量使得中央處理器13可透過 Η到系統記憶體1G中不同地址中讀取不同的服

務:式（咖⑶r〇utine)來執行不_動作。而由 程式中斷控制器' 121僅透過 、’X 知中央處理n (〇>，因心;7域_INTR)來通 外程序來向中斷控制器121、=理☆ 13需要再透過額 ^仃頃取向量值之動作，導致 6 1271654 過程較為繁複。而這射斷控制方式除了較舊的電腦系统 :用二現統在開機的時候，而當作業系統尚未 可程式中斷控制器模式（PICm〇de)。 ^ 而將輸出入先進可程式中斷控制胃⑽

Prog腿mabie Interrupt c〇n滅打，簡稱 i/〇 Apic)技術岸 用於電腦钱之後，其架構可參見第二_示之為用輸出 入先進可程式中斷控制技術m統的中斷控制架構 示意圖，電⑽、統開機時依然是使用可程式中斷控制器 221作為中斷控制元件，當作業系統載入時，便會將一輸 出入先進可程式中斷控制器222中之一重新s導向2 (redirection table)内'容予以設定（通常設定成如圖所 24個項目(entry) entry0至，.entry23，而每個項目具有64位 兀）。而當作H統載人完成之後’取得主控權的作業系 統便可因應外部中斷信號之產生，利用該輸出人先料程 式中斷控制器222透過-匯流排24來傳送某一個項目 (她y)至中央處理器23，而所送出之項目卜卿)内容中已 同時具有中斷向量(通常是第〇位元至第7位元)之資訊， 如此將可降低中央處理器23與南橋晶片22的中斷控制信 ，來回傳遞之次數與流量，使得系統整體之處理速度^ 昇。而這個架構下的中斷控制動作再詳述如下為：當作業 系統載入完成後，可程式中斷控制器221將被禁能，中斷 信號接腳(INTR)上將不再產生信號，而是由内容已設定完 成之輸出入先進可程式中斷控制器222來接手進行中斷 1271654 控制，當週邊裝置21對南橋晶 後，該輸出入先進可程式中斷控制器222便可 == 中料唬之觸發而利用匯流排24直接傳送一個：;； 外部中斷訊號之項目一师料封包至中央 項目（entry)内容中所具有的中斷向量(通 。。一，而 第7位元)便可使中央處理器23透過北 :3 域體2^林_㈣魏列騎 :=^=。峨爛以可程式中 二外’=纽器規範第】4版(μ·—

Specification VI.4)中，設蚪去 7 道 χ . 冲者又蜍入一虛擬線路模式 (Vlrtualwiremode)’相關示意圖請參見第三圖。此卢輕 線路模式—，缝）可在基本μ輸入= (BIOS)中進彳了設定，_運行在作業純尚未载入 前。由於有部份之中央處理器33已把中斷信號接腳^ 痛略’因此可程式中斷控 (PIC)321在可程式押 制器模式（PIC mode)中便無法直接利用其中斷信號接ς (INTR)來傳送中斷信號給中央處理器3 3。 而此上述虛擬線路模式便可用以取代可程式中斷杵 制器模式（PIC mode)來解決中央處理器33之中斷传號ς 腳(INTR)被省略的問題’其作法主钱將先進可程^ 控制器322内容中之entryO中之第8位元至第1〇位元固 定設為m，其架構可參見第三圖所示之虛擬線路模式中-斷控制架構示意圖。而當作業系統尚未完成載入前，輪 1271654 入先進可私式中斷控制器切之e卿〇之第 1〇位元已被固定設為u 立兀至弟 發出之該中斷信號送至南終t田週邊⑼devic_所 =_ 321，該可程式中斷控制器戰到S = W會透過本身的中斷信號接腳ο·)纟通知 ^ =:控::322可利，送二ί 中央處理為33日守，但由於第8位元至第1〇位

111，因此當中央處理器、33發現entry0之第8位元=第 10位兀為111時，便會忽略第Q位元至第7位元之 向=，·而直接去可程式中斷控制器321中讀取正確的中斷 .向量(mtemipt vector)之資料。如此便可解決中央處理器 ，％之中號接腳(INTR)被省略之問題。 而，·田作業系統完成載入後丨系綠使可轉為先進可程式 中斷控制模式(APIC m〇de)，此時可程成中斷，·控制器321 將被禁能，其上之中斷信號接腳(INTR)上將不再產生信 號而由内谷已設定完成之輸出入先進可程式中斷控制哭 322來進行中斷控制。於是當週邊裝置31對南橋晶片32 發出一外部中斷訊號後，該外部中斷信號將觸發該先進可 程式中斷控制器322，使得輸出入先進可程式中斷控制器 了利用匯流排34送某^~個項目（entry)至中央處理哭 33 ’而項目（entry)内容中所具有的中斷向量（通常是第〇 位元至第7位元)便可使中央處理器33直接到系統記憶體 3〇中不同地址中讀取不同的服務常式（service routine) 來執行不同的動作。只不過entryO之第8位元至第ι〇位 1271654 元需被-直保持為1U，所以無法在先進可程式中斷控制 模式(APIC mode)中被運用，使得只剩下entryi至en”23 可被運用。 但是，有部份的作業系統（例如Novell公司之 跑魏5.1版與6.〇版），在載入過程中發現系、统具有輸出 入先進可程式中斷控制师〇Apic)，便會自動將其進行 初始化動作’而其中重新導向表㈣如比如tabj[e)的全部 内谷將被清除’導致entryG之第8位元至第⑺位元無法 /、=為111使仔以虛擬線路模式來解決中央處理器 33之中斷信號接腳(INTR)被省略之問題機制被破壞，所 以田此時有中斷信號產生時’中央處理器 知而導致中斷控制發生問題而產生系統當機的狀態。 ，如何解決上述因.拿刃體或軟體不當地把輸出入先進 中斷?制器’ APIC)進行初始化動作後所造成之5 _ r Ί題’使彳于電腦系統有較高的巾斷控制可信賴 度，係為發展本案之主要目的。 【發明内容】 _月—種核"邏輯晶片，應用於—電腦系統中， Γ ^ ί有—中央處理器與—週邊裝置，該核心邏輯 盆在H可程式中斷控制器，電連接於該週邊裝置， :'套：：私恥系統之作業系統尚未载入完成時，可因應該 °衣所發出之一外部中斷信號而透過-中斷信號接 10 ^654 腳發出一控制信號；一 連接於該週邊裝置1\复/1 入先進可程式中斷控制器，電 成且該可程式中斷控制=^電腦系統之作業系統載入完 發出之該外部中斷;不能時，可因應該週邊裝置所 斷控制封包至該中=而料具有中斷向量内容之-中 電連接於該可程式及—虛擬接線功能方塊， 應該控制錢之麻/ 斜斷錢接腳，其係因 該中央處理哭，今出—虛擬接線中斷控制封包至 處理裔忽略該封包内中斷向量内容之㈣。、有使該中央 根據上述構想，本案 、m、°。 程式中斷^^^核心埏輯晶片，其中該可 W辦控制益被禁能時，該 控制信號。 號接腳便停止發出該 . 2等上述構想，本案所述之核心>，. 出入先進可輕式中斷控制哭〃中該輸 作辈系絲+去 °~、有内谷可由該電腦系統之 作業糸統,认之-重解向表 不同中斷向量喊之·個中斷㈣封包4 根據上述構想，本案所述之核心邏輯晶片，立中 擬接線功能方塊中係儲存有該虛擬接線中斷控制封包I 内谷，且該内容不會被該電腦系統之作業系統清除。 根據上述構想，本案所述之核心邏輯晶片，其中使核 中央處理器忽略該封包内中斷向量内容之資訊係為將糾 侃f斗中之第8位元至第10位元固定設為m，而中 斷向f内容為第0位元至第7位元。 根據上述構想，本案所述之核心邏輯晶片，其中該可 11 1271654 程式中斷控㈣之巾斷域 進可程式中斷控制器中-重新導向表之-項目=二 邏輯晶片更包含-多工器’其輸入端係分別電連接:二 擬接線功能方塊與雜+ λ ^ ^ _接至該虛 -、輯彳1 W 先料紅情㈣器，並受 先進可程式中斷控制器之輸出封包擇-輸出輸出入 【實施方式】 明參見第四圖’其係本案為改善上述習用手段缺失 發展出來之核㈣輯晶片應胁電㈣騎之較佳實施 例功能方塊示意圖’首先’該電腦系統具有—中央處癍哭 40與-週邊裝置41，、而該核心轉晶片42主要由二 ，420與一南橋晶片奶W北橋晶片420、·透過_： 刖祕流排422與中央處理器4〇連結，而南橋晶片切 中包含有-可程式中斷控制器侧、—輸出人先進可程 式中斷控制器42U以及—虛擬接線功能方塊4212。 而該可程式中斷控制器4210電連接於該週邊裝置 41，其主要功能在於係當該電腦系統之作業系統尚未載入 完成時’可因應該週邊裝置41所發出之一外部中斷信號 而透過-中斷信號接腳(INTR)發出—控·號。而中斷信U 號接腳(INTR)係電連接至虛擬接線功能方塊4212，該虛 擬接線功能方塊仍2係儲存有一虛擬接線中斷控制封包 之内容’以目前常用的格式為例，其長度係為64位元， 12 1271654 塊Li2不第1〇位疋為1U ’而由於虛擬接線功能方 以内〜合出人先進可程式中斷控制器4211之中，所 式中除⑽在虛擬線路模 私八山al 凡成載入刖’而週邊裝置（device)31 % 士口P中斷<吕5虎時，虛擬接線功能方塊4212將受 ，式t斷㈣]器（PIC) 4210之中斷信號接_TR)上 、控制七摘觸發，進而把虛擬接線巾斷控㈣包由匯流 排43(通常會是中斷控制器通—rupt C_llef C〇m_icati〇n)匯流排，簡稱ICC彻，若中央處理器40 也把1CC_BUS的接腳省略時，則改用前端匯流排422)送 出。如此便可同時解決中央處理器4〇之中斷信號接腳 (INTR)被省略與輸&人先料料巾斷控· ell被作 業系統等軟财當清除之問題。至於#作業线載入完成 後，系統便進入先進可程式中斷控制模式(APIC mode)， 此時可程式中斷控制器伽將被禁能，中斷信號接腳 (INTR)上將不再缝彳㈣，而是由0容已設$完成之輸出 入先進可程式中斷控制器4211來接手進行中斷控制，當 週邊裝置41對南橋晶片421發出外部中斷訊號後，該輸 出入先進可程式中斷控㈣4211便可@應該外部中斷訊 號之觸發而湘匯流排43直接傳送—個在重新導向表 (redirection table)中相對應該外部中斷訊號之項目（她力 資料封包至中央4理器40,而項目内容中所具有的 中斷向量(it常是第0位元至第7位元)便可使中央處理器 40直接到系統記憶體44中不同地址中讀取不同的服務常 13 1271654 式（service routine)來執行不同的動作 請再參見第五圖，其係本案為改善域習用手段缺失 所發展出來之核心邏輯晶片應用恭^ 佳實施例功能方塊示意圖，“，=腦糸統中之另一較 處理器5。與一週邊裝置二二電腦系統具有-中央 由-北橋晶片520與-南橋晶H心邏輯晶片52主要 520透過-前端匯流排522盘 所組成’北橋晶片 橋晶片切中包含有-可程式中中央=器耗結’而南 入先進可程式中斷控制器器521。、-輸出 加以及-多工器則。 虛擬接線功能方塊 為了保持應用上之彈性，本實施例多增設一多工哭 213 ’其主要功能在於讓使財有改變 之二 =過選擇信號之改變(選擇號之二位 輪出輸入糸統_S)中進行設定），多工 2 =入先進可程式中斷控制器_或虛擬^ 塊5212之封包内容輸出。詳 ★ U此万 式㈣，，當系統上:所運行:=控= =除輪出入先進可程式中斷控”、’中之^^ 控制器训内之封包來先進可程式中斷 4210電連接於該週邊裝“，^4=式中斷控制器 業系統並會不#清除輸出人先進可=、之所運行之作 中之重新導向表而導致當機時，則多控制器5211 選擇虛擬縣功能方塊加内之封包來^=便可受控 14 ^71654 :上所述’本案技術手段可有效改盖 失，進而降低電統財斷控制 了用手段之缺 底達成發展本案之主要目的。但以^自機的問題，徹 佳實施例而已’並非用以蚊本發之較 ㈣既上，因此凡其它未· 」〜顯制之電 成之等效”雜飾，均應包含下衫 内。 申明專利範圍 本案技術思想可廣泛地被應料=糊範圍，而 腦系統上，一 ’、有甲耐控 【圖式簡單說明】 …本案得藉由下列圖式及說明，俾得_ 圖其係'為制電腦系統内中央處理器的中斷控制杂 i二—其係為f用電腦系統内用輸出人先進可程式中斷 :一術之電腦系統的中斷控制架構示意圖。 第圖其係為習用電腦系統内虛擬線路模式之中斷控制 架構示意圖。 第四圖’其係本案為改善上述習用手段缺朗發展出來之 核。逯輯晶片應用於電腦系統中之較佳實施例功能方塊示 意圖。 第五圖’其係本案為改善上述習用手段缺失所發展出來之 核心邏輯晶片應用於電腦系統中之另一較佳實施例功能方 塊示意圖。 15 1271654 【主要元件符號說明】 本案圖式中所包含之各元件列示如 週邊裝置11 , * 南橋晶片12 可程式中斷控制器121 +央處理器 北橋晶片14 / 系統記憶體1〇

可程式中斷控制器221 輸出入先進可程式中斷控制器222 匯流排24 南橋晶片22 北橋晶片24 中央處理器33 匯流排34 中央處理器23 週邊裝置21 糸統記憶體2〇 可程式中斷控制器321 輸出入先進可程式中斷控制器322

輪出入先進可程式中斷控制器4: 匯流排43 週邊裝置31 中央處理器40 核心邏輯晶片42 南橋晶片421 可程式中斷控制器421〇 系統記憶體44 中央處理器50 南橋晶片32 週邊裝置41 北橋晶片420 前端匯流排422 虛擬接線功能方塊4212 多工器5213 週邊裝置51 16 1271654

核心邏輯晶片52 北橋晶片520 南橋晶片521 前端匯流排522 可程式中斷控制器5210 虛擬接線功能方塊5212 輸出入先進可程式中斷控制器5211 匯流排53 系統記憶體54 17

Claims (1)

1. ^271654 卜、申請專利範園·· 種核心邏輯晶片， 具有-中央處理器;電:f統中，該電龜 -可程式中斷控制器，電連接;:==片=含: =統之作業系統尚未载入完成；: 控制信號；” _號而透過-中斷信號接腳發出一 置，進可程式尹衡控制器’電連接於該週邊穿 之該中功能方塊，電連接於該可程式中斷控制器· ，擬制2腳’其仙應該㈣信號之觸發而發出一 二制封包中:=制封包至該中央處理器，該虛擬接線中斷 == 使該中央處理器忽略該封包内中斷向量内 圍第1項所述之核心邏輯晶片，其中該可 ^被禁能時，該中斷信號接腳便停止發出該 3出耗圍第1項所述之核心邏輯晶片’其中該輸 紫㈣式巾斷控㈣具有内容可由該電腦系統之作 重新導向表，該重新導向表包含有具有不 同中辦向1内容之複數個中斷控制封包資料。 18 1271654 4·如申料利範圍第〗項所述之核心、邏輯晶片， ί接線魏方财_縣該纽減情㈣封 合且该内谷不會被該電腦系統之作業系統清除。 5二請專利範圍第i項所述之核心邏輯晶片： =中=包内中斷_，^ 向量内容為===元固定設為山’而中斷 〗韻述之如_ ^式中斷㈣H之中斷信號接腳係電連接至出' 中，可 輯= :重=之:二；Si 接線功能方塊與該輪出入=可=^=接至該虚擬 ，信號之__該虛擬接線 二 可程式中斷控制器之輸出封包擇一輸出 >、該輸出入先進 19