TWI271031B - Designs of integrated circuits for high-speed signals and methods therefor - Google Patents

Description

1271031 玖、發明說明： 【發明所屬之技術領域】 本案係2002年4月8日申請之美國專利申請案號第 10/1 1 8,733以及於2002年5月2曰申請之美國專利申請案號 第10/137,9 88的部分連續申請案，其主張2〇〇1年9月5日 申請之美國專利申請案號第09/947,643(現為美國專利案號 第6,322,595)之優先權，上述皆合併於此以供參考。 本發明一般係關於積體電路設計之區域，特別是與用 於兩速信號之積體電路的改良設計及其方法有關。 【先前技術】 未來通訊網路的需求都會因不同的通訊協定而增加頻 寬以及其彈性。光纖網路由於其高速及高承載能力，在數據 傳輸上已廣泛的運用。波長劃分多工器（Waveiength divisi〇n multiplexing，WDM)係為一種將不同來源的資料與不同光波 長上同時間所載送的每個信號一起放在光纖上的技術。使用 該WDM系統，高於80以上之不同波長或資料通道可以多工 方式成為傳輸於一單一光纖上的光資料流。現已預期通過光 纖上經调變之單模雷射光束其内含之光學資料傳輸率應會 遠超過 1000 Gbit/sec。 目前’實際可行之光纖通訊系統的頻寬仍受限於光與 電子網域及相關電子硬體間的信號轉換。使用於現行光纖通 訊系統（例如同步光纖網路）的主要元件為光學傳接器，其係 1271031 結合傳送/接收^於_潘 、 早一封裝内。在沿一光纖網路之一來源、 .—*目的或一φ « ^ 要介面的每一介面中都可發現光學傳接器。除 了光纖通訊應用外’其他的應用或系統亦可使用傳接器來接 收或傳送高速資料，例如無線通訊元件。 現行用於南速信號之傳接器係採用鍺化矽（SiGe)、砷化 鎵（GaAs)、磷化銦（Inp)等製程，然其以現行技術而言仍屬昂 貝，較大規模傳接器的製程費用仍不符合經濟效益。因此， 便有種設計需求係能以較經濟、較低成本的方式製造該等傳 接器。 【發明内容】 此章節以及本發明摘要係為描述本發明之某些態樣， 並簡短地介紹一或多個較佳實施例。此處的簡化或省略係為 避免模糊了本章節及摘要的特點。然該等簡化或省略並非用 以限制本發明之範圍。 本發明係關於可用於許多電路及電路系統中之差動放 大器（differential amplifiers)的整合設計。現已知於個別元件 上（例如電晶體及電阻器）的寄生效應會在該等信號頻率超過 某一範圍時將假影（artifacts)引入該等信號中。本發明之一目 的係有系統地調整該等元件，利用該寄生效應來減少該等信 號内之該些假影。 依據本發明之一態樣，一定義為電性等同幾何 (Electrically Equivalent Geometry，或 EEG)的參數係定義為 1271031 一寬度及長度❾純，其係限定一控制多流能通過之一 部份電晶體。例如由佈局透視圖中可知，一 εε〇係與一 MOSFET電晶體的閘極區域或_雙極式電晶體的發射區域有 關。適當調整不同放大器或電路中各電晶體的刪可降低致 使訊號出現假影的該些寄生效應，同時也會形成原有的諧振 渡波功能以減少輸出訊號中的諧波分量。 為更能降低該些寄生效應在信號内所形成的假影或形 成適當之諧振濾波功能，其他個別元件（如電阻器）可作系統 性的調整。每一該等元件係與一稱為電性等同元件參數 (EECP)之參數有關’其亦為定義一半導體區域之寬及長的函 數以用於製造該元件。適當調整該等元件的聰？與該等電 晶體之EEG’不但能夠容納更高的信號速度，也能處理更高 量的輸出信號。 為進-步提昇-差動放大器或電路的能力以容納更高 的信號速度，係、採用電感性元件（例如電感器及變壓器）並作 系統性的調整。來自該些電感性元件的電感會因此降低該些 會導致信號產生假影的寄生效應，使差動放大器或電路具有 容納更高信號速度的能力。 本發明尚有許多優點及特徵，其中之一係以不同於習 方法的叹《十方式，使一差動放大器或電路能容納該些未能 容納於該差動放大器或電路中更高之信號速度。本質上，本 發月係可執仃於鬲速系統，例如以較低成本之半導體製程(互 補式金屬氧化半導體微米製程）處理較大規模的光纖 1271031 或無線通訊。 本發明之其他目的、特徵以及優點將配合附加圖示並 藉下文所料述之較佳實施例而更得以彰顯。 【實施方式】 本發明係關於差動放大器之整合性設計，其可用於許 多電子電路及系統中。週知個別元件上(如電晶體及電阻器) :寄生效應會在該等訊號的頻率超過某-程度範圍時將假 “I入讯號中。本發明之一目的係利用該寄生效應有系統地 調整該等元件，來幫助減少該等訊號内之該些假影。 本發明之詳細說明概以程序、步驟、邏輯區塊、製 或其他符號表現所呈現， ^ J直接地或間接地表示耦接於光 網路之信號處理裝置的運作方十α μ 按、九纖 運作方式。延些說明與表現方式即為 :U項技藝之人士為以最有效地將彼等工作傳達予 :他：界…質内容所採用的途徑。在此，「-具體實施 之㈣實施例」稱謂是指關聯於具體實施例所描述 實:“疋性旎、結構或特徵，可被含納於至少-本發明具體 實施例之内。在本規格書裡 Μ』 詞* 處出見的在一具體實施例中」 性具體實施例亦非互相斥」：體實％例，而個別或替代 相斥除於其他的具體實施例。 現在參看該些圖示，盆Φ 示同樣元件。第明了用樣數予於所有圖示中均表 之傳 月可用於一光纖網路之一例示性 心得接器100。該傳接器 102 α . σ 〇匕括兩個功能區塊、一接收器 达器104。一光-電轉換器1〇3(例如一光電二極 1271031 體）係將該等光學信號轉換成電子信號而由該接收器1〇2接 收。該電子信號由一轉換電阻放大器（ΤΙΑ)ι〇6放大，並進一 步由一限輻放大器108放大為一適當之信號範圍。於該限輻 放大器108後係為一時脈資料回復（CDR)電路丨1〇，其包括一 鎖相迴路（PLL)，此處並未圖示出。由該限輻放大器1〇8經 放大之信號因而鎖住，且呈電子信號形式之資料以及其中之 時脈訊息會被回復。一 DeMUX 1 1 2係用於解多工該等資料 以維持多重通道’例如 〇C_3(155Mbits/s)、〇C-12(622Mbits/s) 以及OC-48(2488Mbits/s的速度）。於另一端，該傳送器i〇4 包括一 MUX 118可多工處理來自數個通道之信號，以得一 信號可在到達一驅動器114前先通過其他電路116，以提供 該些信號予一光-電轉換器103(例如一雷射產生器）。 第1 B圖係表示一可用於無線通訊元件之例示性傳接 器1 3 0。該傳接器1 3 〇亦可包括兩個功能性區塊、一接收器 132以及一傳送器134。該接收器132接收來自一天線I33 之電子信號’且該電子信號接著於一低雜訊放大器136中放 大至某一強度，而該經放大之信號接著於一混頻器138中與 一來自震盪器135之震盪信號混合，接著輸出一或多個適合 進行隨後類比-數位處理之信號。於一應用中，該混頻器1 3 8 可發揮一降頻器的功用來接收源自該震盪器135之4.9GHz 信號。於另外一端，該傳送器134接收資料並於一調幅器140 中調變該等資料。該經調變之信號係升頻於一變頻器142中 以符合來自該震盪器135之震盪信號，並在到達天線133發 送前先進一步於一功率放大器144中放大。 1271031 此處未進一步將亦使用傳接器之其他應用或系統列 出’於第1A或1B圖中該傳接器處理該等通過信號的速度在 、A 、網路或無線通訊元件中影響至深。為確保傳接器能處理 *速^號（例如40GHz或lOOMbits/second的速度），在該傳 接器中每一功能性區塊必須能處理該信號速度而不致將假 影引至該些信號中。 許多功能性或建構區塊現在都使用差分輸入以提昇表 現通吊’在通過一類比-數位轉換前，都需經振幅、阻抗匹 配、據波以及位準偏移等電路元件，並使用一或多個差動放 大益或電路。應暸解的是，完全的差動電路不僅能滿足這些 條件’也能有效簡化設計任務。此外，能夠與相同基材上同 樣兀件特性相匹配的設計會大量使用對稱性來作為濾波機 制。該差動放大電路配置在此態樣中尤其重要。 現參照第2圖，其表示一包括三個差動放大器202、204 及206(該等差動放大器206的細部並未示出）之差動電路 2 00，而該等差動放大器其係以常見於功能性區塊中建立一 傳接器或其；ί也電路的方式作耦接。應可預期的是，一電流源 208提供所欲之電流I，且該等熟習此項技術者應可暸解二分 之一電流I即可驅動各放大器202或206，因此只有1/2之 電流I通過各電晶體Τ3及Τ4。就該放大器202而言，其係 由1/2之電流I所驅動（由該放大器204)且因此將有1/4之電 流I通過各電晶體Τ1及Τ2。於習知技術之設計中，該等電 晶體Τ1或Τ2及Τ3或Τ4 一般係按電流通過比例設計之。 1271031 然而，當通過該電路200之信號速度增加，寄生效應 會開始扮演扭曲信號的角色，此時若該電路200仍以習知使 用的方法設計並執行，將會因而限制該電路200可處理或容 納的速度。 值得注意的是除了習知方法外，本發明係揭露利用及 调整該寄生效應，並建立諧振效應的技術以提供濾波功能來 與該等因高速信號形成之寄生效應所引入的假影「搏鬥」。 依據本發明之一態樣，各種電晶體係分別對應寄生電容而言^ 整為相對增加/降低，以使固有濾波的該等寄生效應及諧振效 應可有效且順利的使用。依據本發明之另一態樣，係採用若 干電感器以進一步降低該等引發假影之寄生效應，並形成更 多適當之諳振效應以進一步提昇信號速度。 此處有兩種主要的電晶體類型：雙極式接合電晶體 (bipolar junction transistors)以及場效電晶體（FET)。雙極式 電晶體係以兩個p-n接合點為基礎，可為n+ n或p三 層，構成發射極、基部以及集電器。該主要習知電流係由該 集電器至該發射極，且其不僅取決於該集電器至發射極的電 位差，亦（在正常操作點更為敏感）取決於流經該基部之電流。 而場效電晶體中電流係來自一電流源經過通道而至没 極’其電阻可藉施一電壓至一閘極而控制。於一接面式閘極 場效電晶體（稱卿FET UFET)，此係藉p型材料環繞該^ 型通道（反之亦然）連接至閘極，該過渡層的寬度控制通道之 電阻。另一種稱為絕緣閘型場效電晶體（稱igfet),當施一 1271031 1¾於臨界之閘極電壓時，該通道會在高摻雜η型源極區及汲 極區間形成Ρ型物質（具有低摻雜濃度）。絕緣閘型場效電晶 體通常為一金氧半導體（MOS)裝置，且因此也稱為金氧半導 體場效電晶體（MOSFET)。取決於製程，MOSFET亦可分類為 NMOS襞置或pm〇s裝置。 為助於描述本發明，下文將以MOSFET裝置為主，然 熟習此項技術者應瞭解到此處的描述亦同樣適用於其他電 晶體。 第3Α圖係表示一 MOSFET離型，係以一般符號3〇〇 代表’當VDS增加時則進一步以模型302表示其變化。換言 之，當通過汲極與源極的電壓增加時，該通道（形狀）3〇4會 開始夾斷。一般來說，該漏極閘電壓係由VGS設定且不會隨 著VDS改變，因此當Vds增加，vGD會依據漏極閘電壓 Vgd = Vgs-Vds而降低，並在低於臨界值時於汲極終點使通道 3 04消失。 第3B圖係表示以第3A圖模型302為基礎之不同寄生 電容器。此等電容器在該信號速度較慢時可忽略，但當信號 速度較快時會變得較為重要。實質上，該等電容器是該些寄 生效應的主要成因。雖然該專電容器變得較重要時的速度或 頻率並沒有明顯減少，但應可瞭解信號速度越快，寄生效應 也會越明顯。第3C圖係說明一平衡電路模組31〇，其表示當 該信號速度超出某一範圍時會有將假影通過該電路引入信 號中的可能。 10 1271031 本發明之一特徵係將其他原有調整所有因不同寄生電 容（示於第3圖中）所引起之寄生效應的寄生電容量及/或電感 由不同渡波功能引出以強化該信號，並降低該信號所引出的 假影。 依據本發明之一實施例，在一差動放大器或一組差動 放大器中的電晶體係分別經過調整，以使所得的寄生效應可. 用於幫助該對一已知的晶圓製程而言，一電晶體的電# 今量主要係由MOSFET中該閘極（g)的實體區域或雙極式發 散器來決定。換言之，一電晶體的某一態樣的實體區域在該 實體區域控制流經電晶體的電流時即可決定其寄生電容量。 如此處所述，一描述一電晶體某一態樣實體區域的參 數係定義為一電性等同幾何，其係為一寬及長的函數用以決 疋一電晶體某一態樣的實體區域D例如，由一佈局透視圖 中’ 一關於MOSFET電晶體閘極的實體區域或是一雙極式電 晶體發射極的實體區域。 依據本發明之一實施例，第3D圖係表示一例示性佈局 320，其中一 MOSFET裝置322使用九個標準MOSFET模型 以製造一放大之MOSFET(事實上為「經放大」之閘極），以 使該MOSFET裝置322的EEG係為一般標準MOSFET模型 的九倍大。將放大之MOSFET裝置引置在差動放大器或電路 中時，該差動放大器的表現或電路效益的結果皆為傳統設計 所無法預期的。 為更便於描述於一電路系統内一差動放大器或一功能 11 1271031 區塊中部份或所有該等元件的功能關係及可調整的電性參 數，一電性等同元件參數（EECP)亦同樣定義如下： 電阻之EECP =其電阻值； 電感元件之EECP值=其電感值； 於搞合電感元件内變壓器之EECP值=該電感元件間個 別電感值以及搞合係數組成之向量； 一電容元件之EECP值=其電容值；以及 一電阻器之EECP值=其EEG值 透過上述定義，可更有效的描述並讓該些熟習此項技 術人士瞭解本發明。第4圖係表示一使用數個差動放大器（例 如M1M2、M3M4以及M5M6)的除以2除法器之例示性電路 400。Vcs係一施於該等電晶體MCI及MC2之閘極的偏壓， 用以設定一預定量的電流以供應該等差動放大器。通過該除 法器400，施於CLK 402及CLKb 402間的差動信號頻率將 會被除以二，且所得信號會由Q3 406及Q3b 408輸出。 依據本發明之另一實施例，該電路400或其中該些差 動放大器的设計儘管在電路拓樸上仍有些相似處，但卻與習 知技術大不相同。第5 A圖係表示可用於第4圖中該電路400 中或其他建構區塊中的差動放大器或電路之設計流程或步 驟500。於流程502中係決定通過每一電晶體的最初電流量。 通過一電晶體之電流量可依據第2圖中之例示判定之。 於流程504中，該輸入電晶體（例如第2圖中的T3及 T4、第4圖中的Ml及M2)的EEG係分別經調整以使之在差 12 1271031 動放大器或電路相對於苴 比 小值。此-目的係確^、 卫作的條件下接近最 μ错由經微小化的電晶體將該寄生效應 - Β圖表示一例示性電晶體佈局520，盆表干一 由一 EEG(寬度w及長许τ沾τ奴 八 長度L的函數）所決定之閘極區域522。 一經「微小化」之電曰麯 曰日〇才日出該EEG的值係在未影響預期 會通過該閘極522之電流而降至最低。應可瞭解的是，當該 EGG值係最微小時，每· ^ 〜二由於一尚頻信號使電晶體所導致的 寄生效應亦會降至最低。 於机程506中，該差動放大器或電路中剩餘的EEG值 可經調整以使該等輸出信號㈣波分量降至最低。此方式明 顯與習知技術相異的是，習知技術是利用經「微小化」之電 曰曰體使該些寄生效應降至最低，然本發明是改變用於其餘電 晶體之EEG的比值使該些寄生效應降至最低。例如，就第·2 圖中該荨電晶體Τ1及Τ2而言’其EEG比值（例如τΐ的EEG 除以T2的EGG)便不再是一。依據本發明之一實施例，該比 值係大於一「定值」。如第5B圖中所示，當放大一電晶體 的寬或長、且縮小另一電晶體的寬或長時（在不影響通過電流 量的情況下），相關的寄生電容量會相對的被改變。連同該來 自其他經調整電晶體經改變的寄生電容量，該等實施例已證 明輸出信號的質至少因兩個理由而有明顯的改善，第一，所 有寄生電容量都經過調整而有利於該信號，其中某些會對該 信號形成假影的寄生電容量也都由於連續連接若干合成寄 生電容器的特性而降低。第二，來自原本諧振電路的若千寄 13 1271031 生電容器與其他寄生元件在其值經適當調整時，將‘可提供所 欲的丨慮波功能。 於流程508中，該等輸出信號係經檢視。若該等輸出 信號有經充分評估，該處理步驟500會終止。若該等輸出信 號未作充分評估，該處理步驟500會進行至流程5 1 0。一般 而言’當該等信號的頻率通過本發明之該等差動放大器未超 過某一範圍時，該等差動放大器會傳送出最後的信號，且此 信號的品質也優於同樣條件下的習知技術所送出的信號。當 該等信號頻率超出一範圍時，額外的設計會在流程5丨〇處進 行評估。

於流程5 1 0處，於該差動放大器中其他元件的EECP

值係分別調整以進一步降低該輸出信號中的諧波分量。第5C 圖係表示一電阻佈局5 3 0之例示透視圖。該電阻器之電阻值 係由相關之EECP所控制，且亦為寬度w及長度L的函數。 依據本發明之一實施例，該電阻器之EECP值係分別調整以 進一步平衡通過對應電晶體之電流，以得不同電阻器不同的 EECP 值。 於流程512、處，該等輸出信號係經檢視，若該等輸出 信號有經充分評估，該處理步驟5〇〇會終止。若該等輸出信 號未作充分評估’該處理步驟5 〇 〇會進行至流程5 1 4，由於 該信號速度的強度，其可指出該等明顯可能之寄生效應處。 於流程5 14處，係採用該等電感元件以進一步調整該 些寄生效應，並形成更有效率或更適當的諧振濾波功能以強 14 1271031 化通過該電路的信號。依據本發明之一實施例，係加入數個 電感器並串聯式的分別與該等電阻器相耦接。如第5D圖所 示交互捲繞之變壓器540(包括兩個電感器）之例示性佈局 亦有見度W與長度L的函數EECp，該寬度界係指痩長條 狀物542或544的寬度，且長度L係指該痩長條狀物542或 544的總長。為進—步利用該電感器，係以每兩個電阻器為 一對進行配置以形成—變壓器’且該變壓器具有一可藉調整 該兩個電感器之配置而決定之耦合係數。第6圖係表示改良 第4圖之一電路，其包括該經採用之電感器（一對電感器形成 之，變壓器）〇 為谷納該高頻信號，該電感元件（例如電感器）係分別調 ^ EECP的值以使該輸出信號的諧波分量可進一步減小。根 1 、 本上，該電感量有助於降低若干寄生效應，且另方面來說， 也有利於形成更適當之諧振效果以提供較佳的濾波功能。 該等依據本發明所設計之差動放大器或電路可容納較 %之技術之差動放大器或電路為高的頻率。當該等本發明之 差動放大器或電路用於一系統（例如一接收器）時，其應可理 解的疋該系統也可容納很高的信號速度。於本發明之一應用 中’於第4圖或第6圖中包括該等依據本發明設計之差動放 大器的差動電路可用於第7A圖所示之建構區塊700。尤其 疋’兩輸出702及704分別對應第6圖之CLK 602以及CLKb 6〇4 ’且兩輪出7〇6及7〇8分別對應第6圖的qi 606及Qlb 6〇8 °因此，當一對頻率為F的差動信號施於該等輸出7〇2 15 1271031 及704時，該等輸出706及708將會輸出頻率為F/2的合成 信號。 第7B圖係表示四個上述串聯連結之建構區塊，以使信 號頻率減少16倍。換言之，當一對頻率為F的差動信號施 於該等輸入718及720時，該等輸出722及724將輸出頻率 為F/1 6的合成信號。下列四個表格係分別表示使用第6圖的 電路600作為建構區塊之對應元件的設計。 表1 :用於第7B圖除法器710之EECP的設計 元件 EECP 單位 EECP之比值 R3 25 歐姆 1.667 R4 25 歐姆 1.667 R13 15 歐姆 1.000 R14 15 歐姆 1.000 L3 250 兆*分之一亨利(picohenry) 16.667 L4 250 兆分之一亨利(picohenry) 16.667 L13 180 兆分之一亨利(picohenry) 12.000 L14 180 兆分之一亨利(picohenry) 12.000 K34 0.5 無單位 0.033 K134 0.5 無單位 0.033 MCI 260 無單位 17.333 MCI 1 260 無單位 17.333 Ml 160 無單位 10.667 16 1271031 M2 160 無單位 10.667 Mil 160 無單位 10.667 M12 160 無單位 10.667 M3 160 無單位 8.000 M4 120 無單位 8.000 M5 170 無單位 11.333 M6 170 無單位 11.333 M13 140 無單位 9.333 M14 140 無單位 9.333 M15 170 無單位 11.333 M16 170 無單位 11.333 表2 : 用於第7B圖除法器712之 EECP的設計

元件 EECP 單位 EECP 之 R3 90 歐姆 1.500 R4 90 歐姆 1.500 R13 60 歐姆 1.000 R14 60 歐姆 1.000 L3 850 兆分之一亨利(picohenry) 14.167 L4 850 死分之一亨利(picohenry) 14.167 L13 750 兆分之一亨利(picohenry) 12.500 L14 750 兆分之一亨利(picohenry) 12.500 K34 0.5 無單位 0.008 K134 0.5 無單位 0.008

17 1271031 MCI 240 無單位 4.000 MCI 1 240 無單位 4.000 Ml 120 無單位 2.000 M2 120 無單位 2.000 Mil 120 無單位 2.000 M12 120 無單位 2.000 M3 150 無單位 2.500 M4 150 無單位 2.500 M5 180 無單位 3.000 M6 180 無單位 3.000 M13 140 無單位 2.333 M14 140 無單位 2.333 M15 160 無單位 2.667 M16 160 無單位 2.667 表3 : 用於第7B圖除法器714之EECP的設計 元件 EECP 單位 EECP之比值 R3 200 歐姆 0.667 R4 200 歐姆 0.667 R13 300 歐姆 1.000 R14 300 歐姆 1.000 L3 0 兆分之一亨利(picohenry) 0.000 L4 0 兆分之一亨利(picohenry) 0.000 L13 0 兆分之一亨利(picohenry) 0.000 18 1271031 L14 K34 K134

MCI MCI 1

Ml M2

Mil M12 M3 M4 M5 M6 M13 M14 M15 M16 表4 : 元件 R3 R4 R13 R14 0 兆分之一亨利(picohenry) 0.000 0 無 單 位 0. .000 0 單 位 0. ,000 240 無 單 位 0, ,800 240 無 單 位 0. ,800 100 無 單 位 0. .333 100 無 單 位 0_ .333 100 無 單 位 0· ,333 100 無 單 位 0_ .333 80 無 單 位 0_ ,267 80 無 單 位 0, ,267 90 無 單 位 0 .300 90 無 單 位 0_ .300 80 無 單 位 0, ,267 80 無 單 位 0, .267 90 無 單 位 0, ,3 00 90 無 單 位 0 .300 於第7B圖除法器716之EE CP的設計 EECP 單位 EECP之比值 250 歐姆 1.000 250 歐姆 1.000 250 歐姆 1.000 250 歐姆 1.000 19 1271031 L3 0 兆分之一亨利(picohenry) 0.000 L4 0 兆分之一亨利(picohenry) 0.000 L13 0 兆分之一亨利(picohenry) 0.000 L14 0 兆分之一亨利(picohenry) 0.000 K34 0 無單位 0,000 K134 0 無單位 0.000 MCI 180 無單位 0.720 MCI 1 180 無單位 0.720 Ml 80 無單位 0.320 M2 80 無單位 0.320 Mil 80 無單位 0.320 M12 80 無單位 0.320 M3 100 無單位 0.400 M4 100 無單位 0.400 M5 150 無單位 0.600 M6 150 無單位 0.600 M13 100 無單位 0.400 M14 100 無單位 0.400 M15 150 無單位 0.600 M16 150 無單位 0.600 為便於暸解本發明及上述表格，表1的某些元件值係 表列如下： 電阻器R3=25歐姆 20 1271031 電阻器R14=15歐姆 電感元件LI 3 = 1 80兆分之一亨利（ΙΟ·12亨利） 電感元件L1 4 = 1 80兆分之一亨利（10·12亨利） K1.3 4 = L13及L14間的搞合係數=〇·5(無單位）

電晶體Mcl有260(無單位）的EECG

電晶體Ml有160(無單位）的EECG 因此，該對應的「EECP比值」便可由下而得： 25:15:180:180:0.5:260:160=1.667:1.000:12.000:12.000:0.033:17.333:10.667 在得到上列的EECP比值後，便可作出將該R14的 EECP當作公約數的選擇。一般而言，只要所得的jgECP比值 易於表示，這樣的選擇都可任意決定。 由上列表格應可注意到該等除法器7丨〇、7丨2、7丨4及 7 1 6每一個都有一組比值，且每組比值都與其他組不相同。 如此處所用者，一組比值係稱為一共用因數值（或稱公因子， Common Factor，CF)，其用以定義比值矩陣或比值向量（若所 有比值都置於一欄時）。因此，如同本發明之一特徵，一用於 一除法器（例如710)的CF便與用於另一組除法器的（例如 712)CF不相同。 應注意的是，一般上列表格中缺少電容元件的EECP 時’對該等熟習此項技術人士而言，應可暸解許多電容元件 對EECP的調整值都已内含於本發明中。這是因為該閘極、 源極、没極以及一建構區塊内的多數電晶體之中含有原有的 電各疋件，且此等電容元件的EEcp在按照每一特定電晶體 的EEG調整下都會有所變化。 21 1271031 第7A及7B圖係使用一或多個依據本發明設計之差動 放大器之該等電路的例示。該些熟悉此項技術者應可暸解本 發明亦可應用在其他電子系統中，包括但不限於：2.5Gbit/sec 的光纖通§fl網路（OC48)、10 Gigabit的乙太網路以及40 Gbit/sec(OC768)的傳輸率、超高速乙太網路、1〇 Gigabit超 局速乙太網路、藍芽技術（2.4 GHz)以及無線區域網路（5.2 GHz) ’因此，藉由本發明，用於高速資料處理的硬體建設將 成為可能。 在已知本文說明後’該等熟習此項技術者應可瞭解本 發明之電路設計所提供容納高速信號的解決之道，不會因為 日日圓製程（如0.25//m、0.18#m或〇.09//m)而有製造上的限 制。事實上，在晶圓製程的持續發展下，本發明之方法亦能 持續其微小化的過程以達更高速的運算。 本發明已充分描述如上，然該等熟習此項技術者應暸 解的疋，本發明係藉由舉例以揭示實施例，且在元件排列或 、、口上的改變白不應悖離本發明所主張之申請專利範圍。因 此本發明之範圍之範圍應以後述之申請專利範圍為主，而 非前述所描述之該等實施例。 【圖式簡單說明】 本發明此等及其他特徵、態樣以及優點在參照下文說 附加圖示以及申請專利範圍後將可進一步了解，其中： 第1A圖係說明可用於一光纖網路中之一例示性傳接 器； 22 1271031 第1 B圖係表示可用於一無線通訊元件之一例示性傳 接器； 第2圖係表示一包含三個差動放大器之電路，其係以 常見於功能性區塊中建立一傳接器或其他電路的方式作搞 接； 第3 A圖係以一般使用的記號表示之MOSFET模型， 其更以一製程模型中，當Vds增加，一電流通道於没極端開 始夾斷（pinch-off)時來表示； 第3B圖係表示以第3A圖之製程模型為主之各種寄生 電容器； 第3C圖係說明一平衡電路模型，其顯示當該信號速度 超出某一範圍時已有將該些假影引入通過該電路信號中的 可能； 第3 D圖係表示一例示性佈局，其中一 μ 0 S F E T元件 使用九個標準M0SFET模组以製造較大之]y[〇SFET(實際上 放大之閘極）以使該MOSFET元件之EEG較一般MOSFET模 組大九倍； 第4圖係表示一使用數個差動放大器之除以2除法器 的典型電路架構； 第5A圖係表示可用於第4圖之電路架構的該等差動放 大器或電路之設計流程或步驟； 第5B圖係表示由一 EEG(寬w且長L之一函數）決定 的閘極區域之例示性電晶體佈局； 23 1271031 第5 C圖係表示一電阻佈局之例示性透視圖； 第5D圖係表示一交互捲繞變壓器之例示性佈局； 第6圖係表示第4圖包含電感器之一改良電路； 第7A圖係表示一符號或標記，包含依據本發明設計之 差動放大器且可作為一建構區塊；以及 第7B圖係表示四個上述建構區塊，其係連續連結以降 低除以1 6之訊號頻率。 【元件代表符號簡單說明】 102 接收器 103 光-電轉換器 104 傳送器 106 轉換電阻放大器 108 限輻放大器 110 時脈&資料回復（CDR) 114 驅動器 116 其他電路 130 傳接器 133 天線 136 低雜訊放大器 138 混頻器 135 震盪器 144 電源放大器 142 升頻變頻器 24 1271031 140 調變器 200 差動電路 202 差動放大器 204 差動放大器 206 差動放大器 208 電流源 302 模型 310 平衡電路模組 320 例示性佈局 322 MOSFET裝置 400 例示性電路 520 例示性電晶體佈局 522 閘極區域 530 例示性電阻 540 變壓器 542 條狀物 544 條狀物 600 電路 702 > 718輸入 704 ^ 720輸入 706、 722輸出 708、 724輸出

25

Claims (1)

1271031 拾、申請專利範圍： 1· 一種而速信號處理之積體電路，該積體電路至少包含： 一第一差動放大器，用以接收一組具有一頻率之差動 輸入信號， 一第二差動放大器，其係耦接至該第一差動放大器， 該第一及第二差動放大器的每一者係包括數個電晶體及電 阻器，每一與一電性等同幾何（EEG)值相關的電晶體係控制 每一通過該等電晶體之電流； 其中每一該等電晶體的比值係以該等電晶體的每一 個EEG值除以該等電晶體所選出之一個EE(J值來決定；及 其中每一該等電晶體的比值係參照該輸入信號的頻 率作調整，以使該第一差動放大器中包括每一該等電阻器之 比值的第一比值組係與該第二差動放大器中包括每一該等 電阻器之比值的第二比值組有所差異。 項所述之積體電路，其中在每一該

引至該些輸出信號中的該些寄生效應降至最低。 2 ·如申請專利範圍第1項所述之 等電阻器的 個電容量， 其中該一或多 为能以使該等 3 ·如申請專利範圍第2項所述之積體電路，萬 個電容量所個別形成的諧振效應可提供遽波功 輸出信號中的諧波分量降至最低。 26 I27l03l 4·如申請專利範圍第3項所述之積體電路，其中每一該等 電晶體係與一電性等同元件參數（EECP)相關，且其中每一該 等電阻器的比值係由該等電晶體的每一個EECP值除以該等 電晶體所選出之一個EECP值來決定。 5·如申請專利範圍第4項所述之積體電路，其中每一該等 電晶體的比值係連同該等電晶體作調整，以使該第一差動放 大器中包括每一該等電阻器之比值的第一比值組係與該第 二差動放大器中包括每一該等電阻器之比值的第二比值組 有所差異。 6·如申請專利範圍第5項所述之積體電路，其中該eecP係 為一限制一半導體製造該等電阻器之一者的一寬度與長度 的函數。 7·如申請專利範圍第3項所述之積體電路，其中每一該第 一及第二差動放大器更包括至少兩個電感元件，該等電感元 件係經配置以形成一具有耦接係數的變壓器，該兩者電感元 件的每一者係與一 EECp值相關，且其中該等電感元件的各 電感以及該輕接係數係猎改變兩電感元件之每一 Eecp值而 調整。 27 1271031 8.如申請專利範圍第7項所述之積體電路，其中該等電感 可進一步降低將該第二差動放大器所產生的假影引至該些 輸出信號中的該等寄生效應。 9·如申請專利範圍第7項所述之積體電路，其中該等電感 有助於形成各諳振效應，以提供較佳的濾波功能來使該些輸 出信號中的諧波分量降至最低。 I 0.如申請專利範圍第1項所述之積體電路，其中當該電晶 體之一實體區域由於調整該對應的EEG值而放大時，可將若 干標準電晶體整合於一佈局中以形成經放大之電晶體。 II ·如申請專利範圍第1項所述之積體電路，其中該第一及 第二差動放大器中的該等電晶體係為CMOS電晶體、雙極式 電晶體或場效電晶體。 1 2. —種咼速信號處理系統，該系統包含至少一第一建構區 塊以及一第二建構區塊，該第一及第二建構區塊係經耦接以 提供所欲之功能，每一該等建構區塊皆具有完全相似的電路 拓樸且包括： 一第一差動放大器， 一第二差動放大器，其耦接至該第一差動放大器，每 一該第一及第二差動放大器包括若干電晶體及電阻器，每一 28 1271031 與一電性等同幾何（E E G)值相關的該等電晶體係控制通過每 一該等電晶體的電流； 其中每一該等電晶體的比值係由該等電晶體的每一 個EEG值除以該等電晶體所選出之一個EEG值來決定； 其中每一該等電晶體的比值係經調整以〇使引入該 等輸出信號的寄生效應降至最低，以及2)形成該等諧振效應 來提供濾波功能以使該等輸出信號中的諧波分量降至最低。 13·如申請專利範圍第12項所述之系統，其中該第一差動 放大器中包括每一該等電阻器之比值的第一比值組係與該 第一差動放大器中包括每一該等電阻器之比值的第二比值 組有所差異。 一種高速信號處理的方法，該方法至少包括： 決定該些欲以一電路處理之輸入信號的頻率，該電路 至夕包含一第一差動放大器以及一第二差動放大器，每一該 第及第一差動放大器包括若干電晶體及電阻器，每一與一 電性等同幾何（EEG)值相關的該等電晶體係控制通過每一該 等電晶體的電流； ^ 將至少兩個電晶體之EEG值在不影響電路的運作下 凋整為最低，其中該兩個電晶體係用以接收該等輸入信號； 有系統地調整每一該剩餘的電晶體，以使會將該等假 影弓丨至輸出信號的寄生效應及該等輸出信號中的諧波分旦 29 1271031 都降至最低。 15·如申請專利範圍第14項所述之方法，其中每一該等電 晶體的比值係由該等電晶體的每一個EEG值除以該等電晶 體所選出之一個EEG值來決定，而該方法更包括： 參照該等輸入信號之頻率決定每一該等電晶體的比 值，以使該第一差動放大器中包括每一該等電晶體之比值的 第一比值組係與該第二差動放大器中包括每一該等電晶體 之比值的第二比值組有所差異。 16·如申請專利範圍第14項所述之方法，該方法更包括： 當該等電晶體之一實體區域由於調整該對應之EEG 值而放大時， 決定數個可建立該實體區域於一佈局上的標準電晶 體；以及 整合該數個標準電晶體以產生一放大電晶體的作用。 如申請專利範圍第16項所述之方法，其中該輸出信號 中的諧波分量係藉電晶體之寄生電容所大量形成的譜振效 應提供的濾波功能而降至最低。 18·如申請專利範圍第17項所述之方法，其更包括決定需 要夕·^電感以進一步降低致使假影引入該等輸出信號的寄 30 1271031 生效應，以及形成可進一步降低輸出信號之諧波分量的該等 諧振效應。

31