TWI265417B - Storage device with flash memory including high-speed peripheral component interconnection bus (PCI Express) - Google Patents

Description

1265417 五、發明說明（1) 【發明所屬之技 本發明為提 PCI E X p 利用高速週邊元 ExPress 【先前技術】 按’現今電 發展趨勢亦朝運 的中央處理器（ 傳輸速度根本益 算中央處理器的 是因為電腦的效 做一改良，才能 然而，傳輸 了能使電腦的效 度上改良，例如 1 D E )的傳輪 0 M b / s提升 被傳輸速率4 8 所取代，且目前 連接匯流排（p 2 5 Ο Μ B / s 排（P C I g 連接匯流排（p 術領域】 供種具7速週邊元件_ g w :1)之快閃記憶體儲存裝置，尤指 件内連接匯流排（p C丨 ^ )作為傳輸介面的儲存裝置。 腦科技以曰 鼻功能強及 C P U )之 法跟上中央 效能繼續提 能取決於整 令中央處理 資料的速度 能提昇，相 連接硬碟機 速度以達到 到 1 G b / 0 M b / s 傳輸速率高

C 更將 ’成為新， x p r e S C 1 E x 新月異 速度快 時脈太 處理器 昇，也 個系統 器的效 取決於 關業者 的整合 16 0 s ，串 的萬用 達1 3 其單向 代的高 的速度 之方向 快，其 的處理 不會有 ，必須 能發揮 匯流排 無不在 式驅動 MB/ 接埠的 成長， 邁進， 他的週 速度， 太大的 將整個 到極至 的傳輸 匯流排 電子介 p r e 其電腦之 且因時下 邊設備的 因此，就 改善，這 電腦架構 速度’為 的傳輪速 面（ s、網路線由1 R S - 2 3 2 更 串列匯流排（U S B ) 3MB/S週邊元件内 通道的傳輪速率提高到 速週邊元件内連接匯流 且此種高速週邊元件内 s s )更提供了支援熱 第5頁 1265417 五、發明說明（2) 控:1功能，所以，此高速週邊元件内連接匿流排

Exp r e s s)更能為使用者所接受。 再^，自快閃記憶體問世以來已以低耗能非揮發 耐辰、尚儲存密度等迷人的特性，在許多可泸 』 :漸取代EE PR0M或電池供電的記憶胃：更2中二 :I益精進…决閃記憶體的儲存密度與傳輸速： 疋有大氣猛進的成長，因此快閃記憶體在許多應 取代硬式磁碟機等傳統儲存媒體，然❿，目前^ = 憶體所製成之儲存裝置大多利用萬 、閃兄 USB)或整合式驅動電子介面（j （ ’而萬用串列匯流# (USB)與整合式^ = 介面 ΙΓ)Ε)的傳輸速率只有“請 ："：：（ s，其傳輸速率無法跟上快閃記憶體的讀 -類利用快閃記憶體所製成之儲存裝置； 機端（H。s…萬用串列匯流排= 好的狀態。 ）所限制住，而無法達到其本身最 是以’要如何使快閃記憶體 傳輸速度更快的匯流排作爲成之儲存裝置可利用 最好狀態，即為從事此行孝：：：以達到其本身的 方向所在者。 仃業之相關廠商所亟欲研究改善之 【發明内容】 故，發明人有鑑於上述 料，經由多方評估及考量^ ^ 、失，乃搜集相關資 並以從事於此行業累積之多年 第6頁 1265417

經驗，經由不斷試作及修改 件内連接匯流排（P c I 體儲存裝置的發明專利誕生 本發明之主要目的乃在 流排（P C I E X p r e 之間的傳輸介面，使儲存裝 資料時，可達到最佳的傳輸 根據上述之目的，該儲 控制器分別連接有快記憶 高速週邊元件内連接匯流排 連接介面，而微控制器具有 件内連接匯流排介面，俾使 内之快閃記憶體的資料時， 體介面及高速週邊元件内連 Express)介面會將 週邊元件内連接匯流排所能 端或快閃記憶體，使主機端 可達到高速週邊元件内連接 使儲存裝置可達到最佳的傳 【實施方式】 ，始設計出此種具高速週邊元 ^ X P r e s s )之快閃記憶 者。 於利用高速週邊元件内連接匯 s s )作為主機端與儲存裝置 置所設置之快閃記憶體於存取 速率。

存裝置係具有微控制器，且微 體^可連接至主機端所設置之 的高速週邊元件内連接匯流排 快閃S己憶體介面及高速週邊元 主機端於儲存或讀取儲存裝置 該微控制器所設置之快閃記憶 接匯流排（p C I 資料轉換為快閃記憶體或高速 接受的資料格式，再傳至主機 於存取儲存裝置内的資料時， 匯流排所提供之傳輸速率，而 輸速率。 為達成上述目的及功效，本發明所採用之技術手段及 其構造’兹繪圖就本發明之較佳實施例詳加說明其特徵與 功能如下，俾利完全瞭解。 一 請參閱第一圖所示，係為本創作較佳實施例之方塊圖

1265417

五、發明說明（4) ，由圖中可清 邊元件内連接 面1 1、微控 該高速週 E X p r e s 設置之高速週 E X p r e s 該微控制 週邊元件内連 1 2 2，且微 (PCI E 該快閃記 當儲存裝 PCI Ex 所設置之高速 E X p r e s 為會對主機端 E n d ρ 〇 i 而當主機端2 料為會先經由 E X p r e s PCI Ex 1 2，且微控 將此資料轉換

’本創作之儲存裝置 (PCI E X p r 2及快閃記憶體1 3 内連接匯流排（P C 接介面11為可供連 内連接匯流排（P C 1為具有高速週 e s S )連接介 ;其中： I #至主機端2所 楚看出 匯流排 制器1 邊元件 s )連 邊元件 s ) 2 器1 2 接匯流 控制器 X p r 憶體1 置1所 P r e 週邊元 s ) 2 2宣告 n t 於傳送 南速週 s ) 2 P r e 制器1 為快閃 為具有 排（P 為連接 ess 3為連 設置之 s s ) 件内連 1時， 儲存裝 Dev 資料至 邊元件 1及高 s s ) 2所設 記憶體

快閃記 C I 於高速 )連接 接於微 高速週 連接介 接匯流 該儲存 置1為 ice 儲存裝 内連接 速週邊 連接介 置之快 1 3所 憶體介 Exp 週邊元 介面1 控制器 邊元件 面1 1 排（P 裝置1 終點端 )而可 置1時 匯流排 元件内 面1 1 閃記憶 能接受 φ 1 2 1及高速 r e s s )介面 ^牛内連接匯流排 1 〇 12。 内連接匯流排（ 連接至主機端2 C I 之微控制器1 2 裝置（ 開始傳輸資料， ’主機端2的資 (Pci ' 連接匯流排（ 傳送至微控制器 體介面1 2 1會 的資料格式，二

第8頁 1265417 五、發明說明（5) 儲存至快閃 再者， 時，該快閃 且微控制p c I E 高速週邊元 2 1所能夠 排（P C I 元件内連接 至主機端2 請參閱 料時之示意 1在傳輸資 端（T X ) 用 組或 是以， p C I E 善習用之技 接匯流排（ 裝置之間的 到南速週邊 )所提供之 率 0 上述詳 記憶體1 3 當主機端2 記憶體1 3 器1 2所設 X p r e s 件内連接匯 接受之格式 E X p r 匯流排（P 〇 第二圖所示 圖，由圖中 料的實體層 與接收端（ 組以上。 本發明之具 X P r e s 術關鍵在於 PCI E 傳輸介面， 元件内連接 傳輸速率， 内。 欲讀取儲存裝置1内所儲存之資料 為會先將資料傳送至微控制器1 2 置之高速週邊元件内連接匯流排（ s )介面1 2 2會將此資料轉換為 流排（PCI Express) ，再透過高速週邊元件内連接匯流 e s s)連接介面1 1及高速週邊 Cl Express)21 傳送 ’係為本創作較佳實施例於傳輸資 可清楚看出，主機端2與儲存裝置 可由一組單工通道2 1 1組成發送 R X )，且單工通道2卫i亦可使 高速週邊元件内連接匯流排（ s )之快閃記憶體儲存裝置為可改 ，本發明為利肖“週邊元件内連 e S S)作為主機端與儲存 使快閃記憶體於存取資料時，可： 匯流排（PCI Εχ 了達 而使儲存裝置可達到最佳的傳輸速 細說明為針 對本發明-種較佳之可行實施例說

1265417 五、發明說明（6)

明之申請專利範圍 神下所完成之均等 涵蓋之專利範圍中 明而已，惟該實施例並非用以限定本發 ，凡其它未脫離本發明所揭示之技藝^ 變化與修飾變更，均應包含於本發明戶2 綜上所述 PCI E X P r e s = i功效。憶體儲存裝置於使用 專利要件，轰依法提 、？作性及進步性

S 時 之專利要；，t依法提出；委二作 以保障發明人之辛苦發明，倘若釣月古早曰賜准本案， 吝來函指示，發明人定♦ ^ 有任何稽疑，請不 田竭力配合，實感德便。

第10頁 1265417__ 圖式簡單說明 【圖式簡單說明】 第一圖 係為本創作較佳實施例之方塊圖。 第二圖 係為本創作較佳實施例於傳輸資料時之示意圖。 【主要元件符號說明】 1、 儲存裝置 1 1、高速週邊元件内連接匯流排（PC I II Express)連接介面 1 2、微控制器 1 2 1、快閃記憶體介面 1 22、高速週邊元件内連接匯流排（PC I Express)介面 1 3、快閃記憶體 2、 主機端

2 1、高速週邊元件内連接匯流排（p C I

Express) ^ 211、單工通道

第11頁

Claims (1)

1265417_ --------------------- -- 六、申請專利範圍 ---- 1 、一種具高速週邊元件内連接匯流排（PC I E X p r e s s )之快閃記憶體儲存裝置，該儲 置係具有微控制器、快閃記憶體及高速週邊元件内^ 接匯流排連接介面；其中： ％ 該微控制器具有可將資料轉換為快閃記憶體格式或古 速週邊元件内連接匯流排格式之快閃記憶體介面及= 速週邊元件内連接匯流排介面； 河 該快閃兄憶體為連接於微控制器，且快閃記憶體為 儲存資料或將資料由快閃記憶體中讀出； II 該高速週邊元件内連接匯流排連接介面為可供連接至 主機端所設置之高速週邊元件内連接匯流排，且高速 ，邊=件内連接匯流排連接介面為連接於微控制器， 藉ί當主機端於儲存或讀取儲存裝置内之快閃記憶體 資料時，該微控制器所設置之快閃記憶體介面及高 速週邊元件内連接匯流排介面會將資料轉換為快閃記 憶體或兩速週邊元件内連接匯流排所能接受的資料格 式再傳至主機端或快閃記憶體使主機端可透高速元 件内連接匯流排介面儲取快閃記憶體中的資料。 、如3請專利範圍第1項所述之具高速週邊元件内連接 匚々丨L排（P C I E X p r e s s )之快閃纪憶體儲 存裝置’其中該主機端與儲存裝置在傳輪資科的實體 層可由一組單工通道組成發送端（Τχ)與换收端（ R X )。 ’ 申明專利範圍第2項所述之具高速週邊元件内連接

第12頁 1265417_ 六、申請專利範圍 匯流排（P C I E X p r e s s )之快閃記憶體儲 存裝置，其中該單工通道可為一組或一組以上。