TWI262723B - Unified decoder architecture - Google Patents

Description

1262723 九、發明說明： : 【發明所屬之技術領域】 . 本發明涉及視頻編碼和解碼技術，更具體地說，涉及一種一 元化解碼器結構。 【先前技#?】 目前針對視頻資料的編碼存在有很多不同的標準。有時，視 頻資料也被壓縮而作爲編碼處理過程的—部分。例如，運動圖像 • 專家組(腦)已設計出兩種這樣的標準，一般稱爲购 和先進視頻編碼（MPEG4)。另一個編碼標準實例是數位視頻乃 (DV_25)。 、 已編碼的視頻資料由_個視步_焉器進行料。然而， _器可能纽酿·—麵編碼標麵編碼的_ = •碼， 標準進行_的特定硬體。柄標斜的每種 加―的成本南缺點是這些額外的硬體會增 通過將傳統的系統與本發明( 進行了描述)進行比較，本明的應用 統方案所存在。 、_易見歸出傳 【發明内容】 6 1262723 受权仏的疋一種一元化解碼器結構。 在—個實施例中，提供了 一種對 資料進行_的系統。所述系統中包括視頻的:頻 主處理器。所述視頻解碼器 …己丨思體 料進行&、+、4t ^ 行喊準所編碼的視頻資 仃一馬。所述齡記憶體中存儲有 、貝 集。所述第-指令集用於根據第一編碼標準=和弟二指令 貪料。所述第二___^_‘=的視頻 :::處理器向視頻_發出指一所述： 視二=:述特定編碼—^ 〜i執仃弟-才曰令集；如果該指示指明所述特 疋弟二編準，則視頻解碼器執行第二指令隹。 資二=：。’=_特爾所編碼的視頻 視并貝解碼1 "知括向視頻解碼器發出指示，以向 扑=Γ 則視娜馬器執行第一指令集；如果該 資料n ^辦触了—種雜肖狀鮮所編碼的視頻 心1 魏。該她括代碼記憶體和處理器。所述代 =憶體_存儲指令。細資料是嶋―編碼標準所編碼 1況下所述處理器將第—指令集裁人到所述代碼記憶體中， 7 1262723 以便根據所述第一編碼標準對已編碼的視頻資料進行解碼，在視 頻貝料是根據編碼標準賴情況下，所述處理器將第二 指令集載人賊碼雛財，以錄_麟二編補準對已編 碼的視頻資料進行解碼。 -方面，本發贿供—饌採雌定鮮所編碼的視頻資料 進行解碼的系統，所述系統包括： 資料; -個視賴碼ϋ，__麵定鮮賴碼的視頻 指令記憶體，它用於存儲： 資料; 第-指令集’它用於根據第一編瑪標準來•馬已編碼的視頻 資料; 第4令# ’它胁根二編碼鮮麵配編碼的視頻 a 一個主處，它鎌向視麵·提供指示以指明所述特 疋編碼標準； 其巾，如果職獅所鱗定觸準麵述第一編碼 2，則視娜職行第—指令集，如果所述指示指明所述特 七、扁碼標準是所述第二編碼標準，則執行第二指令隹。 本發明的優選方案中，所述第一編碼標準包括;^_2，所 %弟一編碼標準包括MPEG-4。 本發明的優選方案中’所述指令記憶體中存儲有—套第三指 1262723 :== 絲三編碼標準來_

如果所述才曰不指子J 三指令集。 w，w 述第：:=?方案中，所述第-編碼標準包括_-2，所

It _4，所敝編爾包括dv-25。 X明的優4謂巾，所述齡記細巾射雜 令集，它用於根據第-編碼標準、第二編 曰 來解碼視頻資料。 主 本發明峨樹爾祕獅 處理器的指示的寄存器。 任保木自 本發明的優選讀中，所獅令記憶樹射轉—套 令集，其中，由域理ϋ執行這触令以便實現： a 檢測特定編碼標準；以及 將所述指示寫到寄存器中。 另-方面，本發明提供—種對採用特定標準所編碼的視頻資 料進行解碼的方法，所述方法包括： 爲視頻解碼器提供-她示以向所述視頻解碼器指明所述 特定編碼標準；

當所述指示指明所述特定編碼標準是第一編瑪標準時，執行 第一指令集； T 當所述指示指明所述觀編碼標準是第二編碼標準時，執行 1262723 第二指令集。 本發明的優選方案中，所述第_ 、弗編碼標準包括MPEG-2，所 述第二編碼標準包括MPEG-4。 …本:明的優選方案中，如果所述指示指明所述特定編碼標準 疋所述弟二編碼標準，則執行所述第三指令,。 、…本發鴨優選方針，所述第_辆標;包括鹏㈤，所 述弟二編碼標準包括廳^，職第三編準包括脉& 本發明的優選方案中’可執行第四指令集，錢娜第一編 馬‘準、第二編碼鮮和第三編碼標準來解碼視頻資料。 本發明的優選方案中，該方法還包括： 檢測所述特定編碼標準；以及 將所述指示寫到一個寄存器中。 、另-麵’本發供—鑛献鮮所編碼的視頻資 料進行解碼的系統，所述系統包括： 用於存儲指令的代碼記憶體；以及 士個處理器，當所述視頻資料是根據第一編碼標準所編碼的 時，所述處理器把帛一指令集載入到所述代碼記憶體中，以便根 據所述第-編碼鮮對已編麵㈣進行解碼，當所述視頻 寅料疋根據弟二編瑪標準所編碼的時，所述處理器把第二指令隽 載入到所述代碼記憶體中，以便根據所述第二編碼標準對已編碼 的視頻資料進行解碼。 10 1262723 本發明的優選方案中，所述處理器要在從一個主處理器處接 t】谢曰明所述特定編碼標準的指示之後，才載入所述代碼記 憶體。 〜 …本發明的優選方案中，所述處理麟所述第一指令集的執行 控制第一組電路，所述處理_所述第二指令躺執行控制第二 紐電路。 桃月的k遥方案中’該系統還包括從引擎，所述從引擎 包括： 另-指令記憶體’當所述編碼標準是第二編碼標準時，該指 令記憶體用於存儲第三指令集。 曰 本發明的優選方案中，所述從引擎包括第三I且電路，其中第 三指令集的執行控制第三組電路。 根據以下描述和附圖，將會更加全面地理解本發明的這些和 其他優點無的特徵，以及其中駿_實細的細節。 【實施方式】 現在翏照圖卜圖中顯示了根據本發明的實施例·_已 壓縮視頻細示範性解碼器系統的框圖。資料被接收並存儲在 咐動態隨機存取記憶體（SDRAM)2〇1中的顯象緩衝器2〇3中。 資料可從通信通道或從本地記憶體例如硬碟或勵中接收到。此 外’視頻資料可採用不_編碼標準，比如但不祕順㈤、 DV_25和MPEG_4標準進行壓縮。 資料從顯象緩衝裔203輸出，然後傳遞到資料傳送處理器 1262723 205。資料傳送處理器205將傳送流解複用爲打包的基本流元，並 將音頻傳送流傳遞到音頻解碼器、21S，而將视頻傳送流傳遞到視 頻傳送處理器207 ’隨後再傳遞到順G—器·。然後 將音頻資料發送到輸出塊，而將視·料傳送麵示器如。 顯示引擎211按比例縮放視侧、交侧形並構成完整的 ^ ° —旦要提供的顯示準備好了，其便被傳送到視頻編碼器

=在視賴細13中採_觸嶋（dac)將顯示轉 '_比_信號。.部_杨職轉賴說伽 中轉換爲類比音頻信號。 _、ΙΓ㈣㈣9爾彻多種編碼鮮巾難準所編 料的^料。視頻_器209湖固件來㈣已編碼的細資 211母_：種標準均可使_的—部分_視_，而 於解躺他#專用於特定標準。因此’視頻解馬器執行的是用 行 ^理㈣檢_於對已編娜肅進行編碼的特定標 …視頻_器209發出指明所述特 12 1262723 ，第-齡繼291㈣高咖2 憶體291中存儲立古揭的^ ^σύ 7 ，姻件包括翻於朗多種編碼標 # t 馬的第一组指令施、特 麟用第-編碼標準所編碼的_料進娜糊二組指令 295b mmm 二組指令295c、以及特用於對用第三編碼標準所編碼的視頻資料 進行觸的第四組扣令295d。第一編碼標準可包括紐似。第 #二編碼標準可包括购5。第三編碼標準可包括MPEG-4 , 爲簡化說明起見，將各組指令施、、挪和胸用連續 區域表示出來，但是雜意到各組指令施、挪、2收和觸 不-定要佔用與第-指令記憶體291連續的區域。 —主處理器290執行存儲在第二指令記憶體292中的指令。對 第二指令記憶體292中指令的執行，使主處理器檢測用於編 碼所述壓縮視頻資料的編碼鮮’並向視頻_器挪提供一個 瞻指明該編碼標準的指示。 口口視頻維馬器、2〇9包括含有多比特的控制寄存器、297。主處理 為290通過在控制寄存器、中設置一比特或多比特的特定值來向視 頻解馬裔209指明編碼標準。例如，在示範性示例中，主處理器 290可通過設置控制寄存器撕中的其中兩比特來指明編碼標 準，下表說明了控制寄存器中兩比特值的設置與編碼標準之間的 關係。 13 1262723 比特值 編碼標準 00 未使用 01 MPEG-2 10 DY-25 11 MPEG-4 根i 1所指明的編碼標準， ^勺固件部分和共用於多編碼標準的固件部分。 _^。3在實施細於觸已壓縮視 _ 驟05中，主處理器290檢測用於對已編 H貧料進行編碼的編碼標準。 ㈣進行編碼的編碼標準後，主處 驟3ΐΓ)出一個指示’以向視馳1器209指明所述編碼標準 在=15中’視頻輸汹接收指明所述編碼標準的指 不。在步驟320中，判斷編碼標準是 準、還是第三編碼標準。 ^早弟一編蘇 如果在步驟320中判斷出編碼標 14 1262723 如果在步驟32〇中判斷出編碼標準是第 _器謝選擇（步驟335)特崎:，則視頻 在步驟料，娜~_:^== ::分和所有共 如果在步驟320中判斷出編碼標準是第三編碼標

^通選擇（步驟355)特用於第三編碼標準的固件部分。、 =步驟遍中’視綱請_行_败編碼標準的 固件部分和共用於所有編碼標準的固件部分她已編碼的視頻 賢料。 現在參照圖4，其中顯示了根據本發明實施例的示 細器209的框圖。視頻_ 包括主行引擎撕和從行引 擎。主行引擎405支援MPEG_2、細叫則編碼標 準。然而’在MPEG_2高清晰度電視（Η〇τν)應财，儘管指 令是相同的’但是編碼資料率报高。服，從行引擎樣輔助主 行引擎405來解碼mpEG_2視頻資料。 主處理器發送-個指示到主行引擎41〇中的主處理器43〇， 哪月要解碼的視頻資料麵。接收該信號後，主處理器43〇將 k 29¾、295b、29义、2祝的適當組合從指令記憶體載入到代 I貝料。己體幻5中。[或者是主處理器載入這些指令？]如果該指 不才曰明所述視頻貧料是jyjpEGj，則主處理器還將指令2收、 15 1262723 295b、295c、295d的適當組合從指令記憶體載入到從行引擎410 的代碼資料記憶體550中。在載入了指令295a、295b、295c、295d 的適當組合以後，適當的指令組合將促使主行引擎405用視頻 DMA 420來存取視頻資料。 視頻資料由位元流提取器460接收。在視頻資料是MPEG-2 的情況下，視頻資料也可由位元流提取器510接收。根據接收到 的視頻資料類型，指令295a、295b、295c、295d的組合會配置或 驅動主行引擎409及從行引擎410中合適的硬體。 主行引擎409包括用以解碼DV-25、MPEG-2和MPEG-4視 頻的硬體部件。主行引擎409包括視頻引擎介面VEIF、量化器命 令編程（QCP)先進先出佇列（FIFO) 490、運動電腦（MOTC) 440、視頻請求管理器（VREQM) FIFO 445、反量化器525、視 頻請求管理器450、反離散余弦變換（IDCT)模組500和圖元重 構器455，它們用於解碼DV-25、MPEG-2和MPEG-4視頻資料。 籲主行引擎也包括DV反量化器（DVIQ) 480、DV長度可變解碼 器(DV VLD)465和DVIDCT預處理器505，它們用於解碼DV-25 視頻資料。 從行引擎410包括主VLD 515、從VLD 520、視頻引擎介面 (VEIF ) 525、QCP FIFO 530、反量化器 535、IDCT 540、橋 545、 從處理器555、MOTC560、VREGMFIF0565、視頻請求管理器 570和圖元重構器575，它們用於解碼MPEG-2視頻資料。 16 1262723 本發明的-個實施例可實現爲板級產品、單⑼、專用積體 電路⑽c)或利嶋統其餘部分集成在侧上的可變級實 現爲分離料。祕縣錢线域細成材慮來決定。因 為現代處理獅娜躲，也可市社騎_理器，它可 實本系統的ASIC實現之外。可輯地是，如果處理器可作 爲ASIC核或邏輯模組’則市面上購得的處理器可作爲應設備 的一部分來實現，將各種功能實現爲固件。 儘管已參考具體實施例對本發日月進行了描述，但是本領域技 術人員將會理解，在不背離本發明範圍的情況下，可以進行各種 改變和等同替換。此外，在不背離本發明範圍的情況下，可進行 多種修改以適應特定情況或材料。因此，這意味著本發明不限於 已公開的特定實施例，喊包括落于本發明翻要求細内的所 有實施例。 【圖式簡單說明】 圖1是根據本發明的實施例用於解碼已壓縮視頻資料的示範性解 碼器系統的框圖； 圖2是根據本發明的實施例用於對已編碼視頻資料進行解碼的電 路框圖； 圖3是根據本發明的實施例用於解碼已壓縮視頻資料的流程圖； 以及 圖4是根據本發明的實施例的視頻解碼器的框圖。 17 1262723 【主要元件符號說明】 同步動態隨機存取記憶體（SDRAM) 201

顯象緩衝器203 &頻傳送處理器207 顯示器211 音頻解碼器215 中貞緩衝器219 第一指令記憶體291 第一組指令295a 第三組指令295c 控制寄存器297 從行引擎 410 代碼資料記憶體425 運動電腦（MOTC) 440 資料傳送處理器205 MPEG視頻解碼器209 視頻編碼器213 音頻數模轉換器（DAC )217 主處理器290 第二指令記憶體292 第二組指令295b 第四組指令295d 主行引擎405 視頻DMA 420 主處理器 430

視頻請求管理器（VREQM) FIFO 445 視頻請求管理器450 圖元重構器 455 位元流提取器460 DV長度可變解碼器（DVVLD) 465 主長度可變解碼器（VLD) 470 從長度可變解碼器（YLD) 475 DV反量化器（DVIQ) 480 量化器命令編程（QCP)先進先出佇列（FIFO) 490 18 1262723 反離散余弦變換（IDCT)模組500 DV反離散余弦變換（IDCT)預處理器5〇5 位元流提取器510 主長度可變解碼器（VLD) 515 從長度可變解碼器（VLD) 520 視頻引擎介面（VEIF) 525 量化器命令編程（QCP)先進先出佇列（F正〇) 53〇 瞻反量化器535 代碼記憶體550 運動電腦（MOTC) 560 圖元重構器575 反離散余弦變換（IDCT) 540 橋545 處理器555 視頻請求管理器（VREQM) 65 視頻請求管理器570

19

Claims (1)

1262723 十、申請專利範圍·· Ztr.特定鮮所編觸視頻龍進行解碼嶋統，所述 個視_· ’它·_騎猶定標準所 指令記憶 ，它用於存儲： 編碼的視頻資料； 的視頻資^; ^ ’微觸—編爾來維馬_ 編碼 、第二指令集’它用於根據第二編碼標準來解碼已 的視頻資料； 編石馬 -個主處理H划於向棚_跋·和翻所述 標準； 其中，如果所述指示指衝述特定編碼標準是所述第—編碼桿準， 定編 第二編碼鮮’職行第二指令集。 2.如申請專利範圍第！項所述的系統，其中所述第一編碼標準包括 MPEG-2，所述第二編碼標準包括MPE&4 〇 3.如申請專利範圍第w所述的系統，其中所述指令記憶體中存儲 有一套第三齡集，它躲根據第三編碼鮮來_已編_ 視頻貝料’其中’如果所述指示指明所述特定編碼標準是所述 第三編碼標準，則所述視頻解碼器執行所述第三指令集。 20