TWI262507B - Method for accessing memory - Google Patents

Method for accessing memory Download PDF

Info

Publication number
TWI262507B
TWI262507B TW094128780A TW94128780A TWI262507B TW I262507 B TWI262507 B TW I262507B TW 094128780 A TW094128780 A TW 094128780A TW 94128780 A TW94128780 A TW 94128780A TW I262507 B TWI262507 B TW I262507B
Authority
TW
Taiwan
Prior art keywords
memory
memory block
block
target
data
Prior art date
Application number
TW094128780A
Other languages
English (en)
Other versions
TW200641896A (en
Inventor
Ching-Yuan Lin
Hong-Yi Liao
Yen-Tai Lin
Shih-Yun Lin
Chun-Hung Lu
Original Assignee
Ememory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ememory Technology Inc filed Critical Ememory Technology Inc
Application granted granted Critical
Publication of TWI262507B publication Critical patent/TWI262507B/zh
Publication of TW200641896A publication Critical patent/TW200641896A/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/102External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/146Write once memory, i.e. allowing changing of memory content by writing additional bits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18Auxiliary circuits, e.g. for writing into memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2216/00Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/26Floating gate memory which is adapted to be one-time programmable [OTP], e.g. containing multiple OTP blocks permitting limited update ability

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

1262507 九、發明說明: 【發明所屬之技術領域】 本發明係提供一種存取記憶體之方法,尤指一種存取一次可 編程記憶體之方法。 【先前技術】 近來非揮發性記憶體(n〇n-V〇latilemem〇ry)愈來愈廣泛地應 Φ用於各種電子產品上,例如行動電話、數位相機、數位音樂播放 器等。這類的非揮發性記憶體通常可以包括硬碟、快閃記憶體以 及人了編程纟己憶體(one time programmable memory )。快閃記憶 體以及一次可編程記憶體是兩種較普遍的記憶體,兩者最主要的 差別在於’儲存於快閃記憶體中的資料可以被更新,也就是說快 體可以重覆讀寫,然而一次可編程記憶體卻只能寫入一 -人,一旦貨料寫入一次可編程記憶體,則該一次可編程記憶體就 _ 不旎再被用來記錄其他資料。 、因為快閃記憶體是一種可以重覆清除以及寫入的記憶體,所 、]己 體疋種多次可編程(multi-time programmable,MTP ) 的5己憶體,其必須包含有歡的電路純行清除、寫人以及讀取 等^作。但由於-次可編程記憶體只有寫人以及讀取的動作而沒 有π除的動作’所以在操作上,―次可編程記憶體相較於多次可 j讀體可以節省下控制清除動作的電路,因此電路變得較為 簡單知實際上的電路製程倾贿更為關,而且電路的花 1262507 / 費也較為低廉。因此在重覆讀寫缝不麵情況下,可以利用多 : 個一次可編程記憶體來模擬多次可編程記憶體,如此一來就可以 產生類似多次可、絲記憶體的效果,然而卻不需要額外的清除電 路。 美國專利案號6,728,137揭露-種控制讀寫複數個一次可編程 記憶體的方法’湘複數個—次可編程記紐紐财次可編程 ❿記憶體。請參閱第1 ®,第丨_示—記鐘元件之架構圖,該 記憶體元件1〇〇包含有記憶體110、控制電路12〇、列解碼器13〇、 行解碼器140、以及記錄區塊150。記憶體11〇中包含有N個一次 可編程記憶區塊112,每個一次可編程記憶區塊112更包含有複數 個記憶單元(未顯示),每個記憶單元係用來儲存一位元(1池) 的資料。由於每個記憶單為皆為一次可編程,所以已經完成編程 (programmed)的記憶單元就無法再被寫入資料,即無法再次編 鲁程。記錄區塊ISO由複數個記錄單元⑸所組成,每個記錄單元 152包含有一個或一個以上的記憶單元,而且每個記錄單元Μ] 分別對應到-個-次可編程記倾塊112,用來記錄相對應的一次 可編程記憶區塊112的使用狀態。舉例來說,記錄單元# a記錄 一次可編程記憶區塊#1的使用狀態,記錄單元#B記錄一次可 編程記憶區塊# 2的使用狀態,以此類推。在此專利所揭露的實 施例中,如果某一記錄單元152所儲存的數值為“〇,,,則表示 - 該記錄單元I52所對應的一次可編程記憶區塊係尚未編程 ⑧ (un-programmed ),如果儲存的數值為“ i,’ ,則表示該記錄單 7 1262507 凡152所對應的一次可編程記憶區塊係已完成編程 (Programmed)。請注意,記憶體n〇以及記錄區塊15〇的最小單 位都是記憶單元,因此可以利用相同的製程方法來製作記憶體110 以及記錄區塊150。 控制電路120連接至該記錄區塊150、該列解碼器13〇以及該 行解碼杰140’控制電路12〇可以根據記錄區塊15〇中所儲存的數 值,來送出一控制訊號,控制訊號經列解碼器130以及行解碼器 140的解碼後,來選取適當的一次可編程記憶區塊來加以編程 或讀取其觸存的㈣。_輯體llG巾所包含的—次可編程 記憶區塊m只能記錄一次而且不能重覆寫入資料,然而利用複 數個-次可編程記憶區塊112配合適當的控制方法,可以模擬多 次可編程記憶體。 ,上述的專利主要是利用位於記憶體11〇之外的記錄區塊⑼ 來記錄每個-次可編程記憶區塊112的使用狀態,因此控制電路 120就可以讀取記親塊15G所儲存的㈣來選取適當的一次可 編程記憶區塊112來加以編程或讀取。 【發明内容】 本毛月的目的之-在於提供一種存取一記憶體之方法,不需 要以額外的記憶單元來記錄記憶區塊的使用狀態。 1262507 根據本發明的實施例,其係揭露一種存取一記憶體之方法, 該記憶體包含有至少一一次可編程(one time programmable )之記 憶區塊(memory block),每一記憶區塊係包含有一第一記憶區段 以及一第二記憶區段,該方法包含有:選取一第一目標記憶區塊; 讀取該第一目標記憶區塊;以及若該第一目標記憶區塊之一第— 記憶區段係紀錄一第一數值,則輸出一預定資料來作為該第一目 標記憶區塊所儲存之資料,以及若該第一目標記憶區塊之該第一 φ 記憶區段係紀錄一第二數值,則輸出該第一目標記憶區塊之該第 二記憶區段所紀錄之資料來作為該第一目標記憶區塊所儲存之資 料0 根據本發明的實施例,其亦揭露一種存取一記憶體之方法, $亥5己板、體包含有至少一一次可編程(〇fte tjme )之記 憶區塊(memory block),每一記憶區塊係包含有一第一記憶區段 以及一第二記憶區段,以及每一記憶區塊於尚未編程前,其每一 記憶單元均紀錄一第一邏輯值,該方法包含有:選取一第一目標 記憶區塊;以及編程該第一目標記憶區塊之該第二記憶區段以使 其紀錄一預定資料,來清除該第一目標記憶區塊。 根據本發明的實施例,其亦揭露一種存取一記憶體之方法, 該0己隐體包含有至少一一次可編程(〇netimepr〇grammabie)之記 憶區塊(memory block),每一記憶區塊係包含有一第一記憶區段 以及一第二記憶區段,以及每一記憶區塊於尚未編程前,其每一 1262507 記憶單元均纪錄— 四 、、录弟—麵輯值,該方法包含有:選取一目標記憶 次’〖將一待儲存資料寫入該目標記憶區塊,其中若該待儲 存1料係對應於—預㈣料,則僅編程該目標記憶區塊之-第- ^區&來儲存―第_數值,以及若該待贿資料並未對應於該 預疋貝料,則僅依據該待儲存資料來編程該目標記憶區塊之一第 二記憶區段。 【實施方式】 請參閱第2圖,第2圖為本案較佳實施例之示意圖。第2圖 為根據本案較佳實施例之記憶體元件2〇〇之架構圖,記憶體元件 細包含有記憶體210、控制電路22〇、列解碼_咖以及行解碼 器240。纪憶體210中包含有複數個一次可編程記憶區塊212,請 參閱第3圖’第3圖為-次可編程記憶區塊212之内部結構示意 圖’每個-次可編程記憶區塊犯更包含有複數個記憶單元214, 同習知的記憶體元件110,每個記憶單元係用來儲存一位元的資 料。在本實施例中,複數個記憶單元214可以區分為兩區段,亦 即一次可編程記憶區塊212包含有一第一記憶區段32〇以及一第 二記憶區段310’每-記憶區段可以包含一個或一個以上的記憶單 元’在本實施例中,第-記憶區段320係包含—次可編程記憶區 塊212的最後-個記憶單兀214,而第二記憶區段31〇則包含有除 了最後一個記憶單元214以外的其他所有記憶單元。 請參閱第2圖’控織路220係用來控制如何選取適當的一 1262507 - 次可編程記憶區塊212,並控制如何編程或讀取—次可編程呓情區 •塊212巾的每-個記憶單元2H。控制單元22〇送出的^訊^ 由列解碼器230以及行解碼器240的解碼後,控制電路22〇就可 以選取特定的-次可編程記憶區塊犯,並對其中所包含的記I單 元214來加以編程或讀取。 〜 以下將敘述存取某-特定的-次可編程記憶區塊212的方 •法。首先需注意的是,一次可編程記憶區塊212中的每一個記憶 單元214於編程前(un-pr〇grammed)皆對應至同一邏輯值,例如 邏輯值“1”,而編程後(programmed)則對應至另一邏輯值, 例如邏輯值“〇”。請參閱第4圖,第4圖為第2圖中記憶體21〇 之細部結構圖,在以下的實施财,將狀個—次可編程記憶區 塊212為例,並且將其重新編號為4〇1〜4〇8,來說明存取一次可編 程記憶區塊401〜408的步驟,然而不應以此實施例所舉例之個數, 籲來限制本發明的範圍。假設每個一次可編程記憶區塊·〜彻皆 包含有9個記憶單元214,將這9個記憶單元214分成兩個區段, 即第-記憶區段320以及第二記憶區段31〇,其中第二記憶區段 310包含有8個記憶單元,意即可以儲存8位元的資料,另一第一 記憶區段3烈則包含剩下的〗個記憶單元,意即具有丨位元的資 料儲存m在未編程記髓21G之前,所有—次可編程記憶區 鬼1 408中的母個§己憶單元214所記錄的邏輯值皆為1,並且 在存取時,係依序由上往下對每個—次可絲記舰塊〜彻 化扁知的動作,也就是說先使用—次可編程記憶區塊,若欲清 1262507 ~ 除原資料並寫入新資料時,則使用一次可編程記憶區塊4〇2,依此 類推。第一次寫入資料時,選取一次可編程記憶區塊401,假設待 寫入的資料是70,則將70所對應的數值“〇1〇00110”寫入一次可 編程兄憶區塊401中,之後記憶體210則形成如第5圖所示的狀 態。讀取時,控制電路220會讀取記憶體210中每一個一次可編 程記憶區塊中的第二記憶區段310,並且在這些依序排列的一次可 編程記憶區塊中,找出第一個第二記憶區段31〇中所記錄的邏輯 鲁值不為代表已被清除區塊之預定資料的一次可編程記憶區塊,以 目前的狀態而言,該一次可編程記憶區塊係為一次可編程記憶區 塊401。因此接下來要讀取記憶體21〇時,便會選取一次可編程記 憶區塊401,選取後首先讀取第一記憶區段32〇所儲存的數值,此 時第一記憶區段320所儲存的數值為丄,因此則繼續讀取第二記 1:¾區段310所儲存的數值,並將依據讀取的結果“⑴⑻⑴, 而輸出其所對應的資料7〇。當要繼續在記憶體中寫入資料 _ 時·,必須先對目前正在使用中的一次可編程記憶區塊4〇1作“清 除的動作。對-次可編程記憶區塊而言,並無實際上的清除動 作,在本案中,係藉由在第二記憶區段31〇巾記錄一預定資料, 來代表該一次可編程記憶區塊已經清除。舉例來說,假設該預定 資料為最高二位元為〇的某值(“〇〇χχχχχχ”),例如纪 (“〇〇111111”),則當第二記憶區段310的狀態為“00111111 ” 時,則代表該-次可編程記憶區塊係已經清除,然而,當該一次 可編程記憶區塊待儲存的資料為該最高二位元為〇的某值 (“οοχχχχχχ,,),例如 63 ( 觀lin”)時,將第二記憶 12 ⑧ 1262507 _ 區段310的狀態維持在“llllim”,並且將第一記憶區段32〇 、中所齡的數值由“m‘G”,來代表該—次可編程記憶區 塊目m己錄的資料為63。而且在選取待處理的一次可編程記憶區 塊時,會找出第-個其第二記憶區段別的狀態其最高兩位元非 為〇的夂可編程記憶區塊。在本實施例中,該預定資料設定為 王0 ( 〇〇〇〇〇〇〇〇’’),目此當該第一記憶區段32〇中所儲存的數 值為0時,代表一次可編程記憶區塊目前記錄的資料為〇,也 籲就疋說,在本實施例中,係令其第二記憶區段310中所有的記憶 單元皆記錄邏輯值0,來代表該-次可編程記憶區塊401已經清 除因此/月除後便如第6圖所示,一次可編程記憶區塊 401的第 …己憶區段31Ό巾的記憶單元全數記錄賴值Q。完成清除的動 作後’便可賴續對下—個—次可編程記憶區塊寫人第二筆資料。 寫入第—筆資料時,選取一個一次可編程記憶區塊,該一次 •可、、扁私義區塊的第二記憶區段31〇中的記憶單元必須全數記錄 邏輯值1,這代表該-次可編程記憶區塊未編程,未編程的一次 可編私A憶區塊可能同時有很多個,由於記憶體加中一次可編 程記憶區塊的使用順序是由上而下依序使用,因此寫人資料時, 也就會選取所有未編程的—次可編程記憶區塊的第—個,以這個 實施例而^,目前要寫人第二筆資料,所以會選取_次可編程記 隐區塊402。假设第二筆資料為〇,其所對應的數值即為 00000000 ,但若將一次可編程記憶區塊4〇2的第二記憶區段 310的記憶单元全數編程為◦,則這種情況會與已清除的一次可編 I262507 、 ⑽己憶區塊相衝突,所以當要記錄的資料為〇時,不編程第二記 k區段31G,而僅編程第—記憶區段32(),將第—記憶區段挪中 的數值編程為〇,即代表一次可編程記憶區塊搬目前所記錄的 資料為0,如第7圖所示。 ★接下來要⑼取時’同樣是比對每—個―次可編程記憶區塊的 第—己憶區段310,直到選定一個一次可編程記憶區塊,該一次可 _編程記憶區塊本身的第二記憶區段31〇 #狀態非為 OOOOOOGG ’代表其以上所有的—次可編程記隨塊皆已清 除,也就疋第二記憶區段310的狀態為“〇()〇〇〇〇〇〇” ,而且以下 所有的一次可編程記憶區塊皆未編程,也就是其第一記憶區段32〇 及第一記憶區段31〇的狀態分別為“丨,,及“lllmil”,因此, 在這個實施例中,就會選取一次可編程記憶區塊4〇2。讀取時,先 讀取第一記憶區段320所記錄的數值,此處記錄為〇,即表示該 φ 次可編程記憶區塊402儲存的資料為〇,所以即讀取到一個為 0的資料。 接下來要清除時,同樣是比對每一個一次可編程記憶區塊的 第二記憶區段310,直到選定一個一次可編程記憶區塊,該一次可 編程記憶區塊本身的第二記憶區段31〇的狀態非為 00000000” ,代表其以上所有的一次可編程記憶區塊皆已清 k 除,也就是第二記憶區段310的狀態為“〇〇〇〇〇〇〇〇,,,而且以下 所有的一次可編程記憶區塊皆未編程,也就是第一記憶區段320 14 1262507 及第一記憶區段的狀態分別為“1”及“mmir ,因此, 在這個實施例中,就會選取一次可編程記憶區塊4〇2。清除時同樣 把其第二記憶區段310的狀態編程為“〇〇〇〇〇〇〇〇,,,清除後的結 果如第8圖所示。 之後可以再重覆上述的寫入、讀取、清除等動作,直到記憶 體210中所有的一次可編程記憶區塊皆已編程為止。 在本案中,主要利用兩種搜尋規則來選取適當的一次可編程 記憶區塊’本案以這兩種規則為例,來說明搜尋的程序,但不應 以這,種搜尋規則來限制本案的實施方式。第一種搜尋方式為循 序搜尋法(SeqUential Search),請參閱第9圖在此仍以八個一次 可編程記憶區塊為例,來說明搜尋的程序。當要執行讀取、清除 或是寫入_作時,會先觸—次可編觀憶區塊中的第二 記憶區段310是否為全0狀態(“_嶋”),如果是,則再判 斷下一個-次可編程記憶區塊,也就是—次可編程記憶區塊術, 以此順序依序往下搜尋,直到找到第—個其第二記憶區段31〇不 全^的-次可編程_塊為止,該—次可編程_塊就是 目則應幌取的記憶區塊。假若該選取的記憶區塊的第二記情 == 始狀態不為全1 ( Μ11111” ),也就是說該選取 :二鬼已經編程過’則這次執行寫入動作 成交集,例如,上次寫入的資料為 ,":人待寫入的資料為“⑴咖,,’則完成此次的 ⑧ 1262507 寫入動作後,該選取的 BP^^r^s7^ 、 5 ‘思區塊會形成 “10110010”,也就 θ^、 即使该選取的記憶區塊的第也纯疋况’ 的原始狀態不為全彳t W&31G和第—記憶區段320 無法正確被=亦可執行寫人的動作,惟寫人之資料可能 第一 二分搜尋法(BinarySearch)。請參閱第10圖, 二在Hrr有—次可編程記憶區塊的t間—個開始判 區塊·"第:^辦,糊斷-次可編程記憶 、 °己隱區段31〇是否為全〇狀離 (“00000000,,),如里曰入^ — 々王U狀態 401〜404比P、主 疋王0狀悲,則代表一次可編程記憶區塊 白已>月除,因此第二次判斷時就會沿著實線的指示,來判 斷人可、、扁孝壬心區塊歡如果一次可編程記憶區塊姻中的第 =己fe區段31G為非全Q且非全i狀態,騎擇該_次可編程記 憶^塊404 ;如果一次可編程記憶區塊4〇4中的第二記憶區段31〇 為王j狀恶(1丨丨丨丨丨丨丨”),則會再判斷一次可編程記憶區塊撕 中的第一記憶區段320為1或〇,如果為〇,則代表-次可編程 記憶區塊404已經記錄資料〇,所以此時就會選取一次可編程記 憶區塊404來作為目前待處理的一次可編程記憶區塊,然而如果 為1,則代表一次可編程記憶區塊404以下的所有一次可編程記 憶區塊皆為未編程,所以第二次判斷時就會沿著虛線的指示,來 判斷一次可編程記憶區塊4〇2。同樣地,無論第二次判斷時是判斷 ⑧ 一次可編程記憶區塊402或406,都會重覆執行上述的規則,直到 16 !2625〇7 找到第個其第二記憶區段3!〇不全為〇的一次可編程記憶區塊 為止4次可編程記憶區塊就是目前被選取的記憶區塊。同樣 $,假若該選取的記憶區塊的第二記憶區段的原始狀態不為 王1 ( 11111111 ),也就是說該選取的記憶區塊已經編程過, 、!這人執行寫入動作時,寫入的資料會與上次寫入的資料形成交 集,例如,以寫入的資料為“随仙,,,這次待寫入的資料為 11110010,則完成此次的寫入動作後,該選取的記憶區塊會 形成“1G11G_”,也就是說,即使該選取的記憶區塊的第二記 憶區段310和第一記憶區段32G的原始狀態不為全i,亦可執行 寫入的動作,惟寫入之資料可能無法正確被讀取。 鉍合上述,不論是猶序搜尋法或是二分搜尋法,主要都是判 別一次可編程記憶區塊的第二記憶區段31〇,透過比對一次可編程 記憶區塊的第二記憶區段31〇來找出適當的一次可編程記憶區 塊而後再執行續取、清除或寫入的動作。因此,藉由將一次可 編程記憶區塊劃分成兩個記憶區段(第一記憶區段32〇以及第二 記憶區段310)的方式,本案所提出的記憶體元件不需要額外的記 憶單兀來記錄每個一次可編程記憶區塊的使用狀態(已編程或未 編程),僅需要透過比對的方式,就可以找出待處理的一次可編程 s己憶區塊。 以上所述僅為本發明之較佳實施例,凡依本發明申請專利範 圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。 ⑧ 17 1262507 【圖式簡單說明】 苐圖為習知記憶體元件之架構圖。 弟固為本案之記憶體元件之架構圖。 第3圖為第2圖所示之一次可編程記憶區塊之内部結構示意圖。 第4圖為第2圖所示之記憶體之第-操作狀態示意圖。 第5圖為第2圖所示之記憶體之第二操作狀態示意圖。 鲁第6圖為第2圖所示之記憶體之第三操作狀態示意圖。 第7圖為第2圖所示之記憶體之第四操作狀態示意圖。 第8圖為第2圖所示之記憶體之第五操作狀態示意圖。 第9圖為循序搜尋法之示意圖。 第10圖為二分搜尋法之示意圖。 【主要元件符號說明】 100、200 記憶體元件 • 110、210記憶體 112、212、401〜408 —次可編程記憶區塊 120、220 控制電路 130、230 列解碼器 140、240 行解碼器 150 記錄區塊 152 記錄單元 214 記憶單元 ⑧ 1262507 310 第二記憶區段 320 第一記憶區段

Claims (1)

1262507 十、申請專利範圍: 1·種存取一g己憶體之方法,該記憶體包含有至少—次可編程 (one time programmable)之記憶區塊(memory block),每一 s己憶區塊係包含有一第一記憶區段以及一第二記憶區段,該方 法包含有: 選取一第一目標記憶區塊; 讀取該第一目標記憶區塊;以及 若該第一目標記憶區塊之一第一記憶區段係紀錄一第一數值, 則輸出一預定資料來作為該第一目標記憶區塊所儲存之資 料,以及若該第一目標記憶區塊之該第一記憶區段係紀錄一 第二數值,則輸出該第一目標記憶區塊之該第二記憶區段所 紀錄之資料來作為該第一目標記憶區塊所儲存之資料。 2. 如申請專利範圍帛i項所述之方法,射每一記憶區塊於尚未 、、扁私剷,其母一記憶單元均紀錄一第一邏輯值,以及該方法另 包含有: 編程該第一目標記憶區塊之該第二記憶區段以使該第二記憶區 段記錄該預定資料,來清除該第一目標記憶區塊。 3. 如申請專利範圍第2項所述之方法,其中該記憶體係包含有複 數個依序排列之-次可編程之記憶區塊,以及該方法另包 含有: 20 1262507 將一待儲存資料寫入該第一目標記憶區塊之後一第二目標記憶 區塊,其中若该待儲存資料係對應於該預定資料,則僅編裎 ά亥第一目標3己憶區塊之一第一記憶區段來儲存該第一數 值,以及若該待儲存資料並未對應於該預定資料,則僅依據 該待儲存資料來編程該第二目標記憶區塊之一第二記憶區 段。 4·如申請專利範圍第丨項所述之方法,其中該記憶體係包含有Μ 個一次可編程之記憶區塊,以及選取該第一目標記憶區塊之步 驟另包含有: 依據一搜尋規則來比較該Μ個記憶區塊中Ν個記憶區塊之第二 記憶區段以選定該第一目標記憶區塊。 5·如申請專利範圍第4項所述之方法,其中該搜尋規則係為一循 序搜尋法(Sequential Search)或一二分搜尋法(Binary Search )。 6· —種存取一記憶體之方法,該記憶體包含有至少一一次可編程 (one time programmable)之記憶區塊(memory block),每一 記憶區塊係包含有一第一記憶區段以及一第二記憶區段,以及 每一記憶區塊於尚未編程前,其每一記憶單元均紀錄一第一邏 輯值,該方法包含有: 選取一第一目標記憶區塊;以及 21 1262507 - 、編程該第一目標記憶區塊之該第二記憶區段以使其紀錄一預定 - 資料,來清除該第一目標記憶區塊。 7·如申請專利範圍第6項所述之方法,其中該記憶體係包含有複 數個依序排列之一次可編程之記憶區塊,以及該方法另包 含有: 將一待儲存資料寫入該第一目標記憶區塊之後一第二目標記憶 • 區塊,其中若該待儲存資料係對應於該預定資料,則僅編程 該第二目標記憶區塊之一第一記憶區段來儲存該第一數 值’以及右该待儲存資料並未對應於該預定資料,則僅依據 該待儲存資料來編程該第二目標記憶區塊之一第二記憶 區段。 8·如申請專利範圍第6項所述之方法,其中該記憶體係包含有M 個一次可編程之記憶區塊,以及選取該第一目標記憶區塊之步 驟另包含有: 依據一搜尋規則來比較該Μ個記憶區塊中N個記憶區塊之第二 記憶區段以選定該第一目標記憶區塊。 9.如申請專利範圍第8項所述之方法,其中該搜尋規則係為一循 序搜哥法(Sequential Search)或一二分搜尋法(Binary Search) 〇 22 1262507 -Κ)·-神取—記紐之方法,該記紐包含有至少—次可編程 (one time programmable) ( memory block ) > ^ 記憶區塊係包含有-第-記憶區段以及一第二記憶區段,以及 每-記憶區塊於尚未編程前,其每一記憶單元均紀錄一第一邏 輯值,該方法包含有: 選取一目標記憶區塊;以及 將-待儲存資料寫人該目標記憶輯,其中若該待儲存資料係 • 對應於一預定資料’則僅編程該目標記憶區塊之一第一記憶 區段來儲存-第-數值,職若婦儲存資料並未對應於^ 預定資料,則僅依據該待儲存資料來編程該目標記憶區塊之 一第二記憶區段。 11·如申請專利範圍第10項所述之方法,更包含有: 讀取該目標記憶區塊;以及 若該目標記憶區塊之該第一記憶區段係紀錄該第一數值,則輸 • 出該預定資料來作為該目標記憶區塊所儲存之資料,以及若 該目標記憶區塊之該第一記憶區段係紀錄一第二數值,則輸 出該目標記憶區塊之該第二記憶區段所紀錄之資料來作為 該目標記憶區塊所儲存之資料。 12·如申請專利範圍第10項所述之方法,其中該記憶體係包含有 Μ個*^次可編粒之6己憶區塊’以及選取該第一目標記憶區塊之 步驟另包含有: 23 ⑧ 1262507 依據一搜尋規則來比較該Μ個記憶區塊中N個記憶區塊之第二 記憶區段以選定該第一目標記憶區塊。 13.如申請專利範圍第12項所述之方法,其中該搜尋規則係為一 循序搜尋法(Sequential Search)或一二分搜尋法(Binary Search)。
十一、圖式:
⑧ 24
TW094128780A 2005-05-19 2005-08-23 Method for accessing memory TWI262507B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US59492205P 2005-05-19 2005-05-19

Publications (2)

Publication Number Publication Date
TWI262507B true TWI262507B (en) 2006-09-21
TW200641896A TW200641896A (en) 2006-12-01

Family

ID=36949002

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094128780A TWI262507B (en) 2005-05-19 2005-08-23 Method for accessing memory

Country Status (6)

Country Link
US (1) US7254086B2 (zh)
EP (1) EP1724786B1 (zh)
JP (1) JP4280739B2 (zh)
CN (1) CN100543876C (zh)
DE (1) DE602005013755D1 (zh)
TW (1) TWI262507B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8947233B2 (en) * 2005-12-09 2015-02-03 Tego Inc. Methods and systems of a multiple radio frequency network node RFID tag
US8279065B2 (en) * 2005-12-09 2012-10-02 Tego Inc. Methods and systems of a multiple radio frequency network node RFID tag
US9117128B2 (en) 2005-12-09 2015-08-25 Tego, Inc. External access to memory on an RFID tag
WO2007068002A2 (en) 2005-12-09 2007-06-14 Tego Inc. Multiple radio frequency network node rfid tag
US8242911B2 (en) * 2006-12-11 2012-08-14 Tego Inc. Composite multiple RFID tag facility
US8242908B2 (en) * 2005-12-09 2012-08-14 Tego Inc. Methods and systems of a multiple radio frequency network node RFID tag
US8390456B2 (en) 2008-12-03 2013-03-05 Tego Inc. RFID tag facility with access to external devices
US8988223B2 (en) 2005-12-09 2015-03-24 Tego Inc. RFID drive management facility
US9430732B2 (en) 2014-05-08 2016-08-30 Tego, Inc. Three-dimension RFID tag with opening through structure
US9542577B2 (en) 2005-12-09 2017-01-10 Tego, Inc. Information RFID tagging facilities
US9418263B2 (en) 2005-12-09 2016-08-16 Tego, Inc. Operating systems for an RFID tag
US20080186138A1 (en) * 2005-12-09 2008-08-07 Butler Timothy P Methods and systems of a multiple radio frequency network node rfid tag
US8269630B2 (en) 2005-12-09 2012-09-18 Tego Inc. Methods and systems of a multiple radio frequency network node RFID tag
US9361568B2 (en) 2005-12-09 2016-06-07 Tego, Inc. Radio frequency identification tag with hardened memory system
DE102006059743B4 (de) * 2006-12-18 2010-04-29 Qimonda Ag Verfahren zum Trimmen eines Parameters eines Halbleiter-Bauelements
US8417902B2 (en) * 2008-08-05 2013-04-09 Atmel Corporation One-time-programmable memory emulation
JP5328020B2 (ja) 2009-01-15 2013-10-30 セイコーインスツル株式会社 メモリ装置及びメモリアクセス方法
JP5347649B2 (ja) * 2009-03-30 2013-11-20 凸版印刷株式会社 不揮発性半導体メモリ装置
JP2013522477A (ja) * 2010-03-22 2013-06-13 アプライド マテリアルズ インコーポレイテッド 遠隔プラズマ源を用いた誘電体堆積
KR102132247B1 (ko) * 2014-04-03 2020-07-13 에스케이하이닉스 주식회사 원-타임 프로그램 메모리
US9953193B2 (en) 2014-09-30 2018-04-24 Tego, Inc. Operating systems for an RFID tag
CN110489351B (zh) * 2018-05-14 2021-03-09 英韧科技(上海)有限公司 芯片指纹管理装置及安全芯片
CN113590209B (zh) * 2021-09-29 2022-03-01 翱捷科技(深圳)有限公司 芯片启动控制方法、芯片及电子设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274099B1 (ko) 1991-08-02 2001-01-15 비센트 비.인그라시아 점진적으로 프로그램가능한 비휘발성 메모리 및 이를 구비한 집적 회로와 비휘발성 메모리 프로그래밍 방법
US5675547A (en) * 1995-06-01 1997-10-07 Sony Corporation One time programmable read only memory programmed by destruction of insulating layer
US6208549B1 (en) * 2000-02-24 2001-03-27 Xilinx, Inc. One-time programmable poly-fuse circuit for implementing non-volatile functions in a standard sub 0.35 micron CMOS
US6222760B1 (en) * 2000-07-25 2001-04-24 Micon Design Technology Co. Ltd OTP (one time programmable) micro-controller
US6584018B2 (en) * 2001-10-05 2003-06-24 Mosel Vitelic, Inc. Nonvolatile memory structures and access methods
US6857054B2 (en) * 2002-06-28 2005-02-15 Hewlett-Packard Development Company, L.P. Write-once memory storage device
US6728137B1 (en) * 2003-04-29 2004-04-27 Ememory Technology Inc. Method for programming and reading a plurality of one-time programmable memory blocks
KR100618865B1 (ko) * 2004-09-30 2006-08-31 삼성전자주식회사 멀티플 프로그래밍 가능한 otp 메모리 장치 및 그프로그래밍 방법
TWI271620B (en) * 2005-06-16 2007-01-21 Ememory Technology Inc Method and apparatus for performing multi-programmable function with one-time programmable memories

Also Published As

Publication number Publication date
DE602005013755D1 (de) 2009-05-20
TW200641896A (en) 2006-12-01
EP1724786B1 (en) 2009-04-08
CN1866400A (zh) 2006-11-22
CN100543876C (zh) 2009-09-23
JP2006323981A (ja) 2006-11-30
EP1724786A1 (en) 2006-11-22
JP4280739B2 (ja) 2009-06-17
US20060262626A1 (en) 2006-11-23
US7254086B2 (en) 2007-08-07

Similar Documents

Publication Publication Date Title
TWI262507B (en) Method for accessing memory
US9836392B2 (en) Storage control apparatus to control pre-processing operations
US8190811B2 (en) Defragmentation of solid state memory
US8537612B2 (en) Nonvolatile memory device, system, and programming method
JP2007520801A5 (zh)
US20110276750A1 (en) Apparatus and method for processing data of flash memory
US7904674B2 (en) Method for controlling semiconductor memory device
JP2008090519A (ja) 記憶装置
KR20140133427A (ko) 플래시 메모리에 저장된 데이터를 관리하는 방법 및 관련 메모리 장치 및 제어기
KR20100008402A (ko) 기입 속도를 향상시킬 수 있는 데이터 저장 장치, 및 이를포함하는 데이터 저장 시스템
JP2007193449A (ja) 情報記録装置及びその制御方法
JP2007193448A (ja) 情報記録装置及びその制御方法
JP2007193865A (ja) 情報記録装置及びその制御方法
KR101213982B1 (ko) 다중 레벨 일회 기록 메모리 셀들을 가지는 재기록 가능한 메모리 장치
US20140301132A1 (en) Storage control device, storage device, information processing system, and processing method thereof
JP2007193866A (ja) 情報記録装置及びその制御方法
JP2007293987A (ja) 情報記録装置及びその制御方法
TWI410981B (zh) 資料保護方法及應用其之記憶體
US8014208B1 (en) Erase verification for flash memory
TWI578320B (zh) 記憶體的操作方法及應用其之記憶體裝置
JP3927024B2 (ja) 不揮発性半導体記憶装置
JP2004030849A (ja) データの一部書き換え機能を有する半導体不揮発性メモリ
US20110228605A1 (en) Nonvolatile memory
KR100510520B1 (ko) 데이터 기록 방법
JP4547490B2 (ja) 不揮発性記憶装置およびその制御方法