TWI260632B - Multiple-time programmable resistance circuit - Google Patents

Description

1260632 九、發明說明： 【發明所屬之技術領域】 本發明係有關於-種半導體裝置，特別是有關係於一種可燒錄、熔絲及 熔絲電路。 【先前技術】 熔線元件(flise element)被廣泛地運用在半導體記憶裝置中。最具代表性 的裝置係為動態隨機存取記憶體(DRAM)。一般的熔線元件具有一熔絲 • (fiise)，其可被選擇性的被打開(〇pen)或是切斷(sever)，用以選擇性地隔離某 • 些電路。這種打開或是切斷熔絲的程序，有時可稱為燒斷熔絲(blowing a fuse) 〇 目前有兩種基本的方法可麟_，第—種是糊發射賴射溶絲， 直到該熔絲被打開；其中，該發射源可為雷射。第二種是利用一電流，用 以產生足夠的溫度將熔絲打開，其中，該電流可為過電流(〇vercurrent)。打 開溶線元件的溶絲的程序經常被稱為燒錄^pr〇gramming)溶線元件。不同於 雷射方式，當元件被封裝後，仍可利用過電流方式燒錄熔線元件。接下來 將以過電方式燒斷溶絲的燒錄技術稱為”電性的燒錄(士ctricaQy • programming)”或是只稱為”燒錄”。而被燒錄的熔線元件稱為，，可燒錄熔線元 件(programmable flise element)”、”電熔絲(electrical fuse)，，或是簡稱”溶絲”。 習知的電熔絲只可以被燒錄一次，而且當電熔絲被燒斷後，是無法復原的。 由於電溶絲僅能被燒錄一次’故亦稱為單次可燒錄pr〇grammable ; 以下簡稱OTP)溶絲。相較於OTP溶絲，在不同的運用中，多次可燒錄 (multiple time programmable ;以下簡稱MTP)熔絲是必需的。舉例而言，非 揮發性元件的浮動閘極可以被多次的燒錄。浮動閘極藉由網羅電荷以區分 邏輯狀態。而電荷可多次地被注入或是移除。 0503-A31278TWF 5 1260632 【發明内容】 -種溶絲電路，提供可預_纟 電路，包括，複數熔絲階，以串人•衣地燒錄，該熔絲 ^ . -ΓΓ1 ° ? ^5 二節點。第-及第二電阻之第二二!阻之第-端输第 及第四連接節點分別為下-個__第-及第二連接節=弟三 兴出發明之上述和其他目的、特徵、和優點能更_紐，下文特 舉出較佳貫施例，並配合所附圖式，作詳細說明如下： 下文4寸 【實施方式】 2明提供-種新的阻抗電路，其在某些連接節點或是接觸點上 持一決疋性的阻抗值，並糊OTP溶絲以允許多次燒錄。在半導體中， 電溶絲可倾麟成高阻抗雜，纽可能係為—可複式麟㈣yfilse)、 M〇S電容、反㈣anti㈣、___ .)'献接觸反 (曰contact _如）。舉例而言，電炫絲可被使用在一積體電路中，用以表示

^的射雜識代號(ehipID)或是序號㈣心祕吵許多溶絲只被燒錄— 次，利用高阻抗或低阻抗狀態以代表〇或i狀態。 第1圖顯示阻抗電路。阻抗電路100提供一預期的阻抗，用以多次循 環地燒錄銳絲，並且也可以_鱗雜抗_^teleseGped resistance network circuit)。當阻抗電路勘多次循環燒錄時，可被稱為溶絲電路，其 能夠在多次循賴_，提供可職的阻抗值作為每次觀時的總阻抗 值。如圖所示，阻抗電路100具有多階(stage)1〇2、綱、及1〇6。每一階係 作為-燒錄循環，並且具有相同連接模型，其由三個有阻抗能力的襄置、 或是由耦接在電阻γ之間的電阻X所組成。若在連接節點對A〇及B〇、ai 及B卜或是A2及B2的左側電路不存在時，便可在連接節點對A〇及B〇、 0503-A31278TWF 6 1260632 ^及m、、或是A2及B2測量出總組抗，例如數值z。如圖所示，每一階 /、四個連接節點。舉例而言，連接節點對A〇及助在第一階的一邊，可 2稱為開始節點，而連接節點對A1及則在第_階的另—邊，並可稱為 =點每—階係以㈣方式連接，某—階的結束節點係為下一階的開 t^OTP溶絲可被運用在電阻χ。χ、γ、Z分別代表電阻的阻抗值。 =料，電流會直接地燒斷轉x。由於電阻x並聯電阻Y及z，故可 X II (2Y+Z)=z

’而電阻Y及Z可視 、若電阻X作為基本單鱗，财鲜上可視以 為X的阻抗的丫及2倍，便可得到下式：

(2Y+Z)/(2Y+Z+1)=Z

將上式化簡後，可得到： (2Y+Z)Z=2Y 只要將電阻Y及Z的值調整成與電阻，彻每—階中的溶絲 X及Y’便可使得阻抗電路1GG可多錢錄狀離。 ’、 狀===、在Γ連接節點對之間鱗絲x之外，所有電阻的總 、，，抗也就疋(2Y+Z)，係被設定成χ的兩倍時，便 話說，在任1巾，若熔絲x之阻抗為R時，則在 = =路的總_補在2R。因此，在任—連接節點對可維持t固3 當預設電壓加在連接節輯从及則之_，由_ 多的電流將會經珊絲x，使得在連接節點對AG及BG之被。 _。—)。同樣的，在連接節點對A1及B1之間的炫絲 = 錄循環時，而被燒斷。只要在每—連接節點對之間的 :t 用其它比麵係的X、γ、z。 了使 除了在任-連線㈣的簡、x之外，所錢峨組抗，也就

0503-A31278TWF 7 1260632 是(2Y+Z) ’係被設定成χ的三倍時，便可得到㈣❿奶 在任P白中’右溶絲X之阻抗為R時，則在溶絲 、口兄 的總_補找。因此，在任—連接節點對可維持二固路 弟2圖顯4弟—被燒錄或找斷時的 當電壓^連接節點對从及助時，由於其為開路狀態，故】=:= A1"B1 1 ^ -1 覆狀驟：」、—連接即點對A1&B1之間的熔絲x會被燒錄。反 K例如從左相右邊麻騎相獅被燒斷，因 夕:人可燒錄絲電路。由於在連接節點對A0及 二 支的電阻或是熔絲，故連接節點對 遭並，又刀 ΓΛ·〇ΤΓΓ^^ ㈣的綱™,===^=7 閘極崩潰溶絲，其均可抵抗燒錄。 、放4疋 在多次燒錄中，由於電阻γ的阻抗係為已知故在原始連接節點對如 =Β0之間的驗抗係可職的。舉例而言，假設轉X為R，γ侧、 ==接2=Γ間的阻抗=2/3,則在第2圖中的阻抗電路2⑽顯示總原 觸2R)。轉吻_毅.抗為2R(即 ^哪’在第^燒錄循«，總阻以刪(即 )靖3=10R/3)。如上所述’阻抗每次會增加彻。總之，在每次声 ^後的細職(琴(l+2P) ; M p爾_制次數。^ =電阻左邊的階，便可糊如此的計算方式。上述情況係假設，燒斷的 &絲的阻抗遠大於未被燒斷的熔絲的阻抗。 在兩連貫的燒錄循環中的阻抗值之間，利用具有合適的參考阻抗設定 ^測電糾，便可準確關斷麟是奸被驗。制遞果係用以產 生一進制數(binary number)，以反映熔絲的邏輯狀態。

0503-A31278TWF 8 1260632 第3圖顯示本發明之利用οτρ炫絲作為Μτρ溶絲之另一實施例。第3 圖顯示- opt溶絲陣列，在每個單元(cell)巾具有則固位元㈣，以及一個 標幟(Tag)位元集合，其具有至少m個位元，因此，該陣列為使用〇τρ溶絲 的m次ΜΤΡ。每-標幟位元對應於每一單元中的一預設位元。在某一標織 位元的燒錄狀態下，其所對應之預設位元會在一預設循環燒錄下被燒錄。 舉例:言，假設’每-單元具有2個位元，而炫絲陣列包含許多具有2位 几的單元，以及-標幟位元。當該標幟位元未被燒錄時，在所有單元中的 某-位元會被使用(例如，燒錄或是讀取），綠標幟位元被燒錄時，在所有 • 單元中的另一位元會被使用。因此，當每一單元具有m位元，則需要⑹ •標幡位元。當某一標幟位元被燒錄時，則其所對應之單元中的位元便可被 燒錄。在-實施财，若所有標齡元均未魏錄時，齡n位元中的第 -位元將會被錢。若第-標齡元概錄，而其它職位元未被燒錄時， 則在η位元中的第二位元將會被使用。同樣地，若第一、第二標幡位元被 燒錄，而其它標幟位元未被燒錄時’則在讀元中的第三位元將會被使用。 這些m-Ι標幟位元可以單獨地被作用，或是形成一溶絲陣列。m—丨標幟位 元可以設置在溶絲陣列的最後-個位元。當W標織位元被讀取時，則決 定η位元中的某一位元將被使用。 • 帛4圖顯示本發明之使用單一位元單元溶絲陣列作為多次燒錄之一可 能實施例。每一單元只有一個位元，而熔絲陣列具有複數區段(sector)，每 一區段具有複數位元。每一區段具有至少一標幟位元。舉例而言，當某一 標幟位元被燒錄時，則上半部的區段或是左半部的區段會被燒錄。事實上， 多個標幟位元可被用以直接地燒錄溶絲陣列中的不同區段。舉例而古，若 溶絲陣列中的每一列視為一區段時，則n列的溶絲陣列便具有η位元的標 幟位元。當某一標幟位元被燒錄時，某一區段、或是溶絲陣列中的某一列 會被燒錄。熔絲陣列可被分割成不同的區段，每一區段具有預設的位元總 數，以及一對應的標幟位元；其中，標幟位元係用以控制所對應的區段的 0503-A31278TWF 9 1260632 燒錄。另外，標幟位元可以與區段位於同一陣列中、或是與區段位於不同 的陣列中。在本實施例中，若所有標幟位元均未被燒錄時，第一區段將會 被使用；若第一標幟位元被燒錄，而其它標幟位元未被燒錄時，則第二區 段會被使用。同樣地，若第一、第二標幟位元被燒錄，而其它標幟位元未 被燒錄時，則第三區段會被使用；其餘依此類推。標幟位元可以單獨地 设置在溶絲單元，或是在炼絲陣列的某一部份。標幡位元可設置在溶絲 陣列的最後m-1位元，根據標幟位元的燒錄狀況，可決定哪一區段將被使 用。 ^ 雖本發明已詳細揭露如上，但並非用以限制本發明。舉例而言，熔絲 • 包含許多不同的種類，例如，N+可複式熔絲(N+ poly fUse)、P+可複式熔絲 (P+ poly fUse)吊數反溶絲(consfant anti-fUse)、金屬溶絲(metal flise)、PN 接 面熔絲(PN junction fUse)、MOS 電容反熔絲(MOSCAP anti_fUse)、反相偏壓 N+/P+可複式溶絲(reverse biased N+/P+ poly fUse)、以及本質(intrinsic)的或接 近本質的可複式溶絲。所有的熔絲陣列不是包含一次元(〇ne dimensi〇nal)的 溶絲，就是多次元的溶絲陣列。 雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任 何热¥此技藝者’在不脫離本發明之精神和範圍内，當可作些許之更動與 ® 潤飾’因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

0503-A31278TWF 10 1260632 【圖式簡單說明】 第1圖本發明之疊縮熔絲電路之一實施例。 ―第2圖顯示第1圖的疊縮溶絲電路的炫絲燒錄。 第3圖顯示本發明之利用OTP熔絲作為Μτρ熔絲的熔絲陣列之—實 施例。 一二4 示本發明之使用單一位元單元輯陣顺達到多次燒錄的另 102、104、106 :階； Α0、Β0、A1、B1、Α2、Β2 :連接節點。 【主要元件符號說明】 100、200 :阻抗電路; X、Υ、Ζ :電阻；

0503-A31278TWF 11

Claims (1)

1260632 十、申請專利範圍： 1. -祕絲電路，提供可預期的總阻抗，用以多次循環地燒錄，該鱗 電路，包括： Λ 複數賴Ρ皆，以串聯方式排列，每i絲階，包括： 一第一及第二連接節點； -溶絲，減於該第-及第二連接節點之間； 一第一電阻，其第一端耗接該第一節點；以及 一第二電阻，其第一端耦接該第二節點； 其中，該第-及第二電阻之第二端分別—第三及第四連接節點， 該第二及第四連接麵分別為下—贿絲階的第_及第二連接節點。 2. 如申料利賴第1項所述之輯電路，其中，該賴係為_單次可 燒錄熔絲(one time programmable fose) 〇 3. 如申請專利範圍第丨項所述之簡電路，其中，雜絲係為_ 溶絲(poly fbse)。 4. 如申請專利範圍第i項所述之炫絲電路，其中，在一預設連接節點對 之一總阻抗係為可預期的。 ^如申請專利範圍第4項所述德絲電路，其中，當下—贿絲階輕接 在該第一及第四連接郎點時，在該第一及第二連接節點具有一固定阻抗。 6. 如申請專利範圍第4項所述之炫絲電路，其中，每一溶絲階中的 一及第二電阻具有大致相同。 7. 如申請專利細第5項所述之簡、電路，其中，所树絲階中的炫絲 具有大致相同的阻抗。 8·如申請專利範圍第5項所述之炫絲電路，其中，至少一溶絲階中的熔 絲具有大致相同的阻抗。 鮮申士請專利範圍第1項所述之炫絲電路，其中，當每一溶絲階中的熔 ，，.糸被μ㈣，-原始軸时的二連接節點的總阻抗的增力谱為可預期的。 0503-A31278TWF 12 1260632 呼传=·如:f專利範圍第9項所述之溶絲電路，其中，每-溶紐中的溶 為—早次可燒錄可複式轉㈣。 係為1範圍第1項所述之炼絲電路，其中，該第一及第二電阻 為Ν型或疋Ρ型擴散熔絲(diffusion fbse)。 絲電絲電路，提供可預期的總阻抗，用以多次循環地燒錄，該溶 複數炫絲階，以串聯方式排列，每-溶絲階，包括： 一第一及第二連接節點； j次可燒_絲，_於該第_及第二連接節點之間； ^一電阻’其第-端麵接該第一節點；以及 一第二電阻，其第—輪接該第二節點； 該第三1第U第r電阻之第二端分別-接—第三及第四連接節點， χ ΐ中，二」^分別為該第一及第二連接節點的下一個熔絲階； 及第二連接節點之間所測量到-總阻抗值係可預_抓的該弟一 13·如申請細贿12項_之__， 係為-可複式賴。 4这早_人可燒錄熔絲 μ騎請翻綱第12撕叙轉舰 第一及第二電阻係為相同的。 母I、糸Ρ白中的8亥 15·如申請專利範圍第12項所述之 # — 係為Ν型或Ρ型擴散麟。 、，、，該第-及第二電阻 16·—種熔絲陣列，利用單次 絲陣列，包括： 心彔ι糸’用以多次循環地燒錄’該熔 =3早几隹具有複數位元，其可有效的被燒錄；以及 -诚位福合，彻至少—單次可燒錄溶絲； 其中’在該標幟位福合中的每—標幟位補顧於娜絲單元中的 0503-A31278TWF 13 1260632 -位元’當該標幟位元集合中的—標幟位元為—燒錄狀態時，_對應之 位70會在一循環燒錄中被燒錄。 I7·種溶絲陣列’利用單次可燒錄溶絲，用以多次循環地，該熔 絲陣列，包括： 口口 -弟-數量的溶絲區段，每一區段具有一位元總數，用以有效地燒錄 早次可燒錄溶絲；以及 -標幟位元集合，利H數量的單次可燒錄溶絲； /、中在糾幟位兀集合巾的每—標幟位元對應每贿絲區段相结 合，並且當該標幟位元集合中的一標幟位元為一燒錄狀態時，則在一預定 的循環燒錄下，燒錄相對應的區段。 18.-種溶絲電路’提供可預期的總阻抗，用以多次循環 絲電路，包括： 至少一溶絲階，每一溶絲階，包括： 一第一及第二連接節點； -溶絲，输於該第-及第二連接節點之間； 一第一電阻，其第一端耦接該第一節點； -第二電阻，其第-端_該第二節點；以及 -第三及第四猶點，分難_第—及第考之第二端；以及 -終端賴，墟於最後-娜絲_第三及第 歹】ί中^該賴路具有複數崎㈣，該等峨係以串聯1式排 ^母-炫絲階之第三及第四節點分別為下—讎絲階的第—及第二連接 0503-A31278TWF 14