TWI258076B - A method and apparatus for determining the write delay time of a memory - Google Patents

A method and apparatus for determining the write delay time of a memory Download PDF

Info

Publication number
TWI258076B
TWI258076B TW092118535A TW92118535A TWI258076B TW I258076 B TWI258076 B TW I258076B TW 092118535 A TW092118535 A TW 092118535A TW 92118535 A TW92118535 A TW 92118535A TW I258076 B TWI258076 B TW I258076B
Authority
TW
Taiwan
Prior art keywords
memory
delay time
write
write delay
north bridge
Prior art date
Application number
TW092118535A
Other languages
English (en)
Other versions
TW200502754A (en
Inventor
Simon Chu
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Priority to TW092118535A priority Critical patent/TWI258076B/zh
Priority to US10/761,107 priority patent/US7197675B2/en
Publication of TW200502754A publication Critical patent/TW200502754A/zh
Application granted granted Critical
Publication of TWI258076B publication Critical patent/TWI258076B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Description

12580錄 替換IT i 92f lfefe{35 Λ_η 曰 五、發明說明（1) 【發明所屬之技術領域】 本發明是有關於一種㊂己fe、體之寫入延遲時間的決定方 法及其裝置’且特別是有關於一種動態隨機存取記憶體之 寫入延遲時間的調整方法及其裝置。 【先前技術】 一般的電子產品’例如是電腦，内部都有動態隨機存 取記憶體（Dynamic Random Access Memory DRAM)，以供 處理器暫存資料、程式等。動態隨機存取記憶體越大，可' 以使電腦運作地較為順暢。因此現今電腦上都可以插數條 動態隨機存取記憶體’以供使用者可以視需要而方便地擴 充。動態隨機存取記憶體例如是雙倍資料速率（1)〇1^16 、
Data Rate，DDR)動態隨機存取記憶體。 士奋：下寫入命令給記憶體後’言己憶體需要-段延遲時間 才會實際寫入記憶體，以確保資料的正確性。而由於製 2 =，寫入每條記憶體所需的延遲時間也不相同： 確保讀寫的正確性。 ^的寫人延遲時間’以 第1圖是記憶體的寫入時序的示土η ^ — 杯宜入杜人w ^ 思、圖。寫入時序1 0 0包 括寫入指令W及資料到達信號DQS。卷士， jh ^ ^ ^ , Α 田寫入指令W發出後， 也就疋為低位準，記憶體有最小寫 就是最少要等待這個時間，資料到遲時間tDQSSm，也 DQS才能轉變為高位準’以將資料嚷信號（hta strobe) 有最大寫入延遲時間tDQSSM，也就曰入記^意體。記憶體另一 料到達信號（data Str〇be)DQS需轉^在這個時間之前，資 .一^ ---鰱為高位準，以將資料
第5頁
年一 月 a_修正 五、發明說明（2) 寫入記憶體。因此只要寫入延遲時間tDQSS係介於最小寫 入延遲時間tDQSSm及最大寫入延遲時間tDQSSM之間，記憶 體所寫入的資料就可以保證是正確的。 一條記憶體的兩面都可以有記憶體晶片，記憶體的一 面，稱做一列（r an k)記憶體，係由一個晶片選擇信號 (chip select，CS)所啟動。例如是有四條記憶體的電 腦’每條記憶體的兩面都有記憶晶片，則此電腦有八列 (rank)記憶體。電腦於啟動時，需針對此八列記憶體分別 檢查寫入延遲時間的範圍，最後再決定此些列之記憶體可 以共用的寫入延遲時間。 第2圖是傳統的記憶體之寫入延遲時間的檢查方法流 程圖。首先’發出寫入命令給記憶體，如步驟2丨〇所示。 等待一段寫入延遲時間，如步驟2 2 0所示。然後記憶體才 依據寫入命令將一組樣本寫入，如步驟23〇所示。一組樣 本例如是[Olh 02h 03h 04h]。接著，從記憶體將樣本讀 出，如步驟2 4 0所示。然後，檢查所讀出的樣本是否正 確，如步驟2 5 0所示。若是，則表示此寫入延遲時間係為 合格，如步驟26 0所示；若否，則表示此寫入延遲時間係 j不合格，如步驟2 70所示。在步騾2 8〇中，改變寫入延遲 間’再回到步驟2 1 〇重新檢查此改變後的寫入延遲時間 是否合格。一般係可以將寫入延遲時間由小到大去測試， M找出此記憶體的最小寫入延遲時間tDQSSm與最大寫入延 遲時間tDQSSM。 電腦中的各列記憶體依照第2圖所示之方法找出其最 」胃；V延遲日守間tDQSSm與最大寫入延遲時間uqssm。則共
m _ 第6頁
修正 用的最小寫入延遲時間 值，共用的最大寫入延遲ί間；寫入延遲時間的最大 最小值。然後在此二ΐ: 為各最大寫入延遲時間的 Λ ^ A Μ ^ ^ i, 2的取小寫入延遲時間與此共用的最 :ί:;;Βί間中找出一個共用寫入延遲時間霉，往 m :、記憶體、即可以使用此共用寫入延遲時間 確。.、、' 入貝料，這樣就可以確保寫入的資料係為正 、…丨而，上述的檢查方法所耗費的時間過長。一般執行 上述的檢查方法係由電腦中的基本輸出入系統（Basic Input/Output System，BIOS)所執行。基本輸出入系統係 位於電連於南橋的一個唯讀記憶體晶片（R〇M)上。中央處 理器從唯讀記憶體晶片上讀取指令不夠快，而且基本輸出 入系統還要從記憶體讀出樣本來確認，因此整個寫入延遲 時間的檢查流程會很慢，造成電腦開機所需的時間太久。 【發明内容】 有鑑於此，本發明的目的就是在提供一種增快記憶體 之寫入延遲時間的決定速度的決定方法及其裝置。 根據本發明的目的，提出一種記憶體之寫入延遲時間 的決定裝置，包括中央處理器、記憶體北橋、南橋及基本 輸入輸出系統（B 10 S)。北橋分別與中央處理器及記憶體電 性連接，以不同之寫入延遲時間將一樣本填入記憶體。美 本輸入輸出系統讀取記憶體儲存之樣本，並檢查讀取之才产 本之正確性以決定寫入延遲時間。 根據本發明之另一目的，提出一種記憶體之寫入社
1258^#!；! η 修正 五、發明說明（4) 時間的決定方法，包括以下 延遲時間。接著，北橋對紀 本。接著，記憶體於等待寫 寫入樣本。然後，基本輪入 存之樣本並檢查其正確性以 為讓本發明之上述目的 懂’下文特舉一較佳實施例 明如下： 步驟。首先，北橋決定一寫入 憶體下一寫入指令以寫入一樣 入延遲時間後，依據寫入指令 輸出系統（Β I 0S )讀取記憶體儲 決定寫入延遲時間。 、特徵、和優點能更明顯易 ，並配合所附圖式，作詳細說
【實施方式】 電腦剛啟動時，雲^ ρ > 中的基本輸出入系統(Ba始：各種硬體’此動作係由電腦 R r π ς X _ ^ , ^Basic Input/Output System, 遲時間。的初始化之—就是要決定其寫入延
條記憶體都可;不會相同，因此需要找到-個考 正確性。傳統上的遲時間’以確保資料存取纪 係由電財的基本輪^ ί體之寫人延遲時間的檢查方这 系統係位於電連於=样二系統（bi〇s)所執行。基本輸出λ 其與對外的輸出入速；；；個π;憶體晶片⑽)上’ 片上讀取指令不夠快，=t二中央處理器從唯讀記憶體盖 讀出樣本來確認，因此本輸出入系統還要從記憶谱 慢’造成電腦開機“ j遲時間的檢查流程” 寫入ί i : ί !:憶體電性連接的北橋負擔部"
~ 作’以加快寫入延遲時間的檢查Κ 麵 第8頁
間。 第3圖是依照本發明一較佳實施例的一種電腦系統方 塊圖。電腦系統30 0包括中央處理器310、北橋3 2 0、南橋 330、記憶體340及基本輸出入系統（BIOS) 3 5 0。記憶體34〇 係與北橋320電性連接，中央處理器31〇係透過北橋32〇而 存取記憶體3 4 0。基本輸入輸出系統（β I 〇s) 3 5 〇係透過南橋 3 3 0與北橋3 2 0而存取記憶體。與傳統電腦系統不同的是， 北橋3 2 0更負擔電腦初始時檢查記憶體的寫入延遲時間的 工作，將詳細說明於後。 第4 Α圖是電腦系統所使用的一種記憶體之寫入延遲時 間的決定方法流程圖。首先，在步驟41〇中，由北橋32()以 不同的寫入延遲時間將樣本填至記憶體34〇。請同時參照 第5圖，其繪不為記憶體340的示意圖。寫入延遲時間一般 有0x0〜OxFF的值，北橋3 20與記憶體34〇 一次傳送的資料^ 64位元組（byte)，因此本實施例將記憶體34〇規劃為區_ [〇]、D[1].....D[n]，一個區塊係為64位元組。此些區 塊係分別對應地儲存寫入延遲時間為〇、丨、…、n的樣 本。北橋320係開始以寫入延遲時間為〇將樣本填 恤 340的區塊D[0];然後以寫人延遲時間w j 體34。的區塊D[1];依此難，最後^人延料間為己 樣本填入記憶體3 4 〇的區檢D「η 1 , η將 3 4 0的寫入速度很快，因此太牛 心赞 在步驟43"，由=步：很快即可完成。 由基本輸入輸出系統（BI〇S)350钱山 憶體34G所儲存的樣本。然後在 己 系統（BIOS)即可依據所讀屮 T暴本輸入輪出 —---出的樣i之正確性判斷此記_
麵 第9頁
曰 修正 340的^寫、入延遲時間的範圍。 、w ^述=施例係以一列（rank)記憶體為例做說明。一般 電腦係有多列記憶體，因此只要重複上述方法即可分別得 知f列1憶體的寫入延遲時間的範圍。然後再依據此些寫 ^遲$間的範圍決定各列記憶體皆可以接受的寫入延遲 時間。 ” 第4B圖是步驟4 1 〇中，北橋寫入記憶體的方法流程 圖。以個寫入延遲時間為例。初始時，η係為〇，如步驟 412所示，著，北橋320決定寫入延遲時間（η)的值，如 步驟414所示。接著，北橋32〇發出寫入命令以寫入一樣本 於對應的，塊D[ η]，如步驟41 6所#。接著，記憶體34〇等 待，入I，日可間（η )後，將樣本寫入區塊D [ η ]，如步驟41 8 所不。然後判斷η是否小於Ν，如步驟42〇所示，若是則令 加V/比步驟42 2所示。然後重複步驟414至418直到所 有Ν個區塊皆已寫入樣本。 nuJ專ΪΓ::瓶頸係在於要執行基本輸入輸出系統 ?式會很慢。本發明所揭露之記憶體之寫入延 ΐ Γ:: 係將填樣本至記憶體的工作交由直接盥 方法，以減少電腦開機所需的；了加速本檢查 基本輸入輸出系統(BI0S)二：。二本，明可以減少 速。 式碼，使付程式開發更為快 綜上所述，雖然本發明 然其並非用以限定本發明， 本發明之精神和範圍内，當 已以一較佳實施例揭露如上， 任何熟習此技藝者，在不脫離
第11頁 125 m
2118535 年月曰 修正 圖式簡單說明 【圖式簡單說明】 第1圖是記憶體的寫入延遲時間示意圖。 第2圖是傳統的記憶體之寫入延遲時間的檢查方法流 程圖。 第3圖是依照本發明一較佳實施例的一種電腦系統方 塊圖。 第4A圖是電腦系統所使用的一種記憶體之寫入延遲時 間的決定方法流程圖。 第4B圖是步驟4 1 0中，北橋寫入記憶體的方法流程 圖。 第5圖繪示為記憶體的示意圖。 圖式標號說明 100 寫 入 時序 310 中 央 處理 器 320 北 橋 330 南 橋 340 記 憶 體 350 基 本輸入 輸出系統（B I 0 S) W :寫入指令 tDQSSm :最小寫入延遲時間 DQS :資料到達信號 tDQSSM :最大寫入延遲時間 tDQSS :寫入延遲時間
第12頁 1258076
案號 92118535、 六、申請專利範圍 檢查該讀取之樣本之正確 時間範圍’並據以決定讀寫Λ $遲時間U體的一寫入延遲 8·如申請專利範圍第7二述之i置 包括複數個該記憶體。 貝 ^ ’其中，該裝置 9.如申請專利範圍第8項所述之发置， 輸入輸出系統係讀取各該記怜體的該寫 〃、中，4基本 然後據以決定該寫入延遲時g。 延遲時間範圍， 1〇· 一種記憶體之寫入延遲時間的決κ 、 電腦系統’該電腦系統包括—北·、〜記；：：丄】：二 入輸出系統（BIOS)，該記憶體係與該北橋“二基^ 法包括： ^ 〜％ 依據一寫入延遲時間對該記憶體下一寫入指令以寫入 一樣本’其係由該北橋執行；以及 檢查該記憶體儲存之該樣本是否符合該寫入之樣本， 若是，則該寫入延遲時間為合格，其係由該基本輸入輸出 系統（Β I 0 S)執行。 11.如申請專利範圍第1 〇項所述之方法’其中，重複 執行該方法以找出該記憶體之合格之一寫入延遲時間範 圍。 12·如申請專利範圍第11項所述之方/套，其中該電腦 系統包括複數個該記憶體，依據各該記憶體之該寫入延遲 時間範圍，然後據以決定該寫入延遲時間、。 13·如申請專利範圍第1 2項所述之f =其中该寫入 延遲時間係為該些寫入延遲時間範圍之父…
TW1160(051230)CRF.ptc 第15頁
專利申請案號第092118535號修正 100
W
tDQSSM tDQSSm tDQSS
Η
第1圖

Claims (1)

1258076 六、申請專利範圍
1 · 一種記憶體之寫入延遲時間的決定方法，用於一 電腦系統，該電腦系統包括一北橋、一記憶體及—基'本^ 入輸出系統（B I 0 S )，該記憶體係與該北橋電性連接，二 法包括： δ亥方 決定一寫入延遲時間，其係由該北橋決定； 對該記憶體下一寫入指令以寫入一樣本，該寫入 係由該北橋發出； 3 7 於該寫入延遲時間後，依據該寫入指令寫入該樣 該記憶體； ’ 讀取該記憶體儲存之該樣本，其係由該基本輸入 系統（BIOS)執行；以及 u m 檢查該讀取之該樣本是否符合該寫入之樣本，若是， 則該寫入延遲時間為合格，其係由該基本輸入輸出系统 (BIOS)執行。 ' 2·如申請專利範圍第1項所述之方法，其中，重複執 行該方法以找出該記憶體之合格之一寫入延遲時間範圍。 3 ·如申晴專利範圍第2項所述之方法，其中該電腦系 統包括複數個該記憶體，依據各該記憶體之該寫入延遲時 間範圍’然後據以決定該寫入延遲時間。 4 · >如申請專利範圍第3項所述之方法，其中該寫入延 遲時間係為該些寫入延遲時間範圍之交集。 5 · 種5己憶體之寫入延遲時間的決定方法，用於一 電腦系統’該電腦系統包括一北橋、複數列（rank)記憶體 及一基本輸入輸出系統（81〇8)，該記憶體係與該北橋電性
TW1160F(威盛）.ptd 1258076
六、申請專利範圍 連接，該方法包括： (a )選擇該些列記憶體之一，其係由該北橋執行； (b )以複數個不同的寫入延遲時間將一樣本寫入選擇 之該列記憶體，其係由該北橋執行，包括： 選擇該些寫入延遲時間之一； 對選擇之該列記憶體下一寫入指令以寫入_樣 到該記憶體之一區塊；以及 ^ 於等待選擇之該寫入延遲時間後，依據該寫入指 令寫入該樣本至對應之該區塊，其係由該記憶體執行；
(c )重複步驟（a )及（b )，以將該樣本依照該些寫入 遲時間填入該些列記憶體；以及 (d)讀取該些列記憶體儲存之該樣本，並依據該讀取 ^ ^的正確性而決定各該列記憶體合格之—寫人延遲時 二Hi然後再據以決定該寫人延遲時間，其係由該基本 輸入輸出系統（BIOS)執行。 中的%宜如申請專利範圍第5項所述之方法’其中步驟（d) ^ “、、入延遲時間係為該些寫入延遲時間範圍之交集。 種5己憶體之寫入延遲時間的決定裝置，句· 一中央處理器；
一記憶體： 以不同2 f二刀別與該中央處理器及該記憶體電性連接 一：：數個寫入延遲時間將一樣本填入該記憶體； 南橋，與該北橋電性連接；以及 一基本輸入輪出系統，讀取該記憶體儲存之該樣本
TW1160F(威盛）.ptd 第14頁
TW092118535A 2003-07-07 2003-07-07 A method and apparatus for determining the write delay time of a memory TWI258076B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW092118535A TWI258076B (en) 2003-07-07 2003-07-07 A method and apparatus for determining the write delay time of a memory
US10/761,107 US7197675B2 (en) 2003-07-07 2004-01-20 Method and apparatus for determining the write delay time of a memory utilizing the north bridge chipset as in charge of the works for checking the write delay time of the memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092118535A TWI258076B (en) 2003-07-07 2003-07-07 A method and apparatus for determining the write delay time of a memory

Publications (2)

Publication Number Publication Date
TW200502754A TW200502754A (en) 2005-01-16
TWI258076B true TWI258076B (en) 2006-07-11

Family

ID=33563289

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092118535A TWI258076B (en) 2003-07-07 2003-07-07 A method and apparatus for determining the write delay time of a memory

Country Status (2)

Country Link
US (1) US7197675B2 (zh)
TW (1) TWI258076B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7272689B2 (en) * 2003-03-03 2007-09-18 Intel Corporation Variable write back delay apparatus and methods
US20070198725A1 (en) * 2004-10-06 2007-08-23 Morris Robert P System and method for utilizing contact information, presence information and device activity
US20070027915A1 (en) * 2005-07-29 2007-02-01 Morris Robert P Method and system for processing a workflow using a publish-subscribe protocol
US20070150441A1 (en) * 2005-12-23 2007-06-28 Morris Robert P Methods, systems, and computer program products for associating policies with tuples using a pub/sub protocol
US20070168420A1 (en) * 2005-12-30 2007-07-19 Morris Robert P Method and apparatus for providing customized subscription data
US7587450B2 (en) * 2006-02-01 2009-09-08 Swift Creek Systems, Llc HTTP publish/subscribe communication protocol
US7948812B2 (en) 2006-11-20 2011-05-24 Rambus Inc. Memory systems and methods for dynamically phase adjusting a write strobe and data to account for receive-clock drift
KR100879560B1 (ko) * 2006-12-04 2009-01-22 삼성전자주식회사 에러 검출 코드를 이용한 데이터 트레이닝 방법 및 이에적합한 시스템
US20080147799A1 (en) * 2006-12-13 2008-06-19 Morris Robert P Methods, Systems, And Computer Program Products For Providing Access To A Secure Service Via A Link In A Message
US20080208982A1 (en) * 2007-02-28 2008-08-28 Morris Robert P Method and system for providing status information relating to a relation between a plurality of participants
US20090037588A1 (en) * 2007-07-31 2009-02-05 Morris Robert P Method And System For Providing Status Information Of At Least Two Related Principals
US20090037582A1 (en) * 2007-07-31 2009-02-05 Morris Robert P Method And System For Managing Access To A Resource Over A Network Using Status Information Of A Principal
KR101470975B1 (ko) 2007-12-21 2014-12-09 램버스 인코포레이티드 메모리 시스템 내 기록 타이밍을 교정하기 위한 방법 및 장치
US20090307374A1 (en) * 2008-06-05 2009-12-10 Morris Robert P Method And System For Providing A Subscription To A Tuple Based On A Schema Associated With The Tuple
US11145343B1 (en) * 2020-11-20 2021-10-12 Faraday Technology Corporation Method for controlling multi-cycle write leveling process in memory system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047876A (en) * 1989-03-03 1991-09-10 Seagate Technology Inc. Adaptive prewrite compensation apparatus
US6467043B1 (en) * 1999-07-29 2002-10-15 Micron Technology, Inc. Adjusting and measuring the timing of a data strobe signal with a first delay line and through additional delay line adapted to receive pulse signal
US6615345B1 (en) * 1999-07-29 2003-09-02 Micron Technology, Inc. System and method for regulating data capture in response to data strobe using preamble, postamble and strobe signature
TW559694B (en) * 2002-06-21 2003-11-01 Via Tech Inc Method and system of calibrating the control delay time

Also Published As

Publication number Publication date
US7197675B2 (en) 2007-03-27
TW200502754A (en) 2005-01-16
US20050010834A1 (en) 2005-01-13

Similar Documents

Publication Publication Date Title
TWI258076B (en) A method and apparatus for determining the write delay time of a memory
US10592448B2 (en) Master-slave system, command execution method and data access method with use of serial peripheral interface (SPI)
CN110622246B (zh) 用于预充电及刷新控制的方法及设备
US11646092B2 (en) Shared error check and correct logic for multiple data banks
US9772803B2 (en) Semiconductor memory device and memory system
JP2007109197A (ja) 半導体集積回路装置およびアドレス変換テーブルの生成方法
US20080162782A1 (en) Using Transacted Writes and Caching Mechanism to Improve Write Performance in Multi-Level Cell Flash Memory
TW201243856A (en) Methods, devices, and systems for data sensing
CN114442915B (zh) 存储器系统以及操作其中所包括的存储器控制器的方法
KR100914017B1 (ko) 메모리 컨트롤러, 반도체 메모리의 액세스 제어 방법 및시스템
KR20170130402A (ko) 저장 엘리먼트들을 리프레시하는 시스템들 및 방법들
JP4229958B2 (ja) メモリ制御システムおよびメモリ制御回路
US20040190362A1 (en) Dram and access method
TW514936B (en) Semiconductor memory device
JPH0258423A (ja) 桁上げ入力を有するｎビットカウンタの動作をテストするための方法およびシステム
US4964037A (en) Memory addressing arrangement
JPS59188764A (ja) メモリ装置
TWI223744B (en) Method of storage device read phase auto-calibration and related mechanism
KR100607939B1 (ko) Ｄｒａｍ 구성을 자동 검출하는 장치 및 방법
US20240345972A1 (en) Methods, devices and systems for high speed transactions with nonvolatile memory on a double data rate memory bus
KR102355595B1 (ko) 메모리 장치, 및 그 버스트 리드/라이트 방법
JP2008198298A (ja) 半導体記憶装置
TWI236596B (en) Access control unit and method for use with synchronous dynamic random-access memory device
JP4383495B2 (ja) 半導体集積回路
JPS63249240A (ja) キヤツシユメモリシステムにおけるデ−タ転送制御方式

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent