TWI257773B - Amplification system capable of reducing DC offset - Google Patents

Amplification system capable of reducing DC offset Download PDF

Info

Publication number
TWI257773B
TWI257773B TW094108090A TW94108090A TWI257773B TW I257773 B TWI257773 B TW I257773B TW 094108090 A TW094108090 A TW 094108090A TW 94108090 A TW94108090 A TW 94108090A TW I257773 B TWI257773 B TW I257773B
Authority
TW
Taiwan
Prior art keywords
differential
signal
pass filter
capacitor
amplification
Prior art date
Application number
TW094108090A
Other languages
English (en)
Other versions
TW200635242A (en
Inventor
Yau-Chi Wang
Ying-Tang Jang
Original Assignee
Sunplus Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sunplus Technology Co Ltd filed Critical Sunplus Technology Co Ltd
Priority to TW094108090A priority Critical patent/TWI257773B/zh
Priority to US11/365,514 priority patent/US7298203B2/en
Application granted granted Critical
Publication of TWI257773B publication Critical patent/TWI257773B/zh
Publication of TW200635242A publication Critical patent/TW200635242A/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45479Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183Long tailed pairs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45479Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/294Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/372Noise reduction and elimination in amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

1257773 玖、發明說明: 【發明所屬之技術領域】 本發明係關於一種放大器的技術領域,尤指一種收送 裝置中降低基頻輸出端直流偏壓的放大系統。 【先前技術】 零中頻接收裝置(Zero-IF receiver)又稱做直接轉換 (direct conversion receiver)接收裝置,其係將射頻訊 號直接轉換至基頻頻帶。因為有高整合度,低成本等優點, 10近年來廣為射頻收送裝置(RF transceiver)所採用,甚至 手機晶片也開始採用零中頻接收裝置。在零中頻接收裝置 中’本地震盪器(local oscillator)的震盪訊號(L0)會线 漏至接收混和器的輸入端口,而與射頻訊號混和。在接收 混和器進行降頻轉換時,洩漏的震盪訊號會與本地震盪訊 15號(L0)形成自身混和(seif_mixing),而導致輸出的基頻訊 號含有直流偏壓(DC of f set),而降低整個接收裝置的效 能0 針對基頻訊號含有直流偏壓的問題,於美國第 USP6,697,611號專利案公告中,使用一低通濾波器隔離一 20輸入訊號的直流偏壓成分,然後系統再由輸入訊號減去直 流偏壓,而降低訊號中的直流偏壓。如圖1所示,其將輸 入訊號經由一低通濾波器16獲得直流偏壓,放大器2的輸 出係交互耦合至放大器1的輸出,且由於放大器1及放大 器2的增益相同,故於第一及第二差動輸出線24、26處可 1257773 降低直流偏壓。然而,輸入訊號經由第一及第二輸入差動 線20、22傳送至放大器1。放大器1為一差動放大器,其 失真的問題可由圖2予以說明。由圖2所示,當輸入差動 電壓Vip、Vin存在一正偏壓電壓時,電晶體Trl的偏壓電 5 流(bias current)大於電晶體Tr2的偏壓電流,故電晶體Trl 的互導(transconductance)高於電晶體Tr2的互導。此使得
Vip至Von的絕對增益高於Vin至Vop的絕對增益,而產 生放大is失真的問題’同時容易引起線性度變差。因此, 習知收送裝置的放大器仍有諸多缺失而有予以改進之必 10 4 〇 【發明内容】 本發明之目的係在提供一種可減低直流偏壓之放大系 統,以避免習知技術因正負端直流偏壓不同所產生放大器 15 失真的問題,同時避免線性度變差的問題。 依據本發明之一特色,係提出一種可減低直流偏壓之 放大系統’該系統主要包含第一及第二差動輸入端、第一 及第二差動輸出端、一第一低通濾波器、一第一放大裝置、 一第二低通濾波器及一第二放大裝置。該第一及第二差動 20輸入端,用以接收一第一輪入訊號及一第二輸入訊號;該 第一低通濾波器耦合至該第一差動輸入端,該第一低通濾 波器將該第一輸入訊號濾波,以產生一第一濾波訊號;該 第一放大裝置耦合至該第一差動輸入端及該第一低通濾波 器及该第一及第二差動輸出端,以放大該第一輸入訊號及 6 1257773 該第一濾波訊號,俾在該第一及第二差動輸出端產生一第 一放大訊號;該第二低通濾波器耦合至該第二差動輸入 端,該第二低通濾波器將該第二輸入訊號濾波,以產生一 第二濾波訊號;該第二放大裝置耦合至該第二差動輸入端 5 及該第二低通濾波器及該第一及第二差動輸出端,以放大 該第二輸入訊號及該第二濾波訊號,俾在該第一及第二差 動輸出端產生一第二放大訊號,該第二放大裝置連接至該 第一及第二差動輸出端以致該第一放大訊號及該第二放大 •訊號在該第一及第二差動輸出端相耦合。 10 由於本發明設計新穎,能提供產業上利用,且確有增 . 進功效,故依法申請發明專利。 【實施方式】 圖3係本發明之可減低直流偏壓之放大系統300的方 15 塊圖,其主要包含一第一差動輸入端310、一第二差動輸入 端312、一第一差動輸出端340、一第二差動輸出端342、一 • 第一低通濾波器320、一第一放大裝置330、一第二低通濾 波器322及一第二放大裝置332。 第一及第二差動輸入端310、312分別接收一第一輸入 20 訊號Vip及第二輸入訊號Vin,該第一輸入訊號Vip及第二輸 入訊號Vin係為具有直流偏壓(DC offset)的類比訊號,且 為一對差動輸入訊號。第一低通濾波器320耦合至該第一差 動輸入端310,並將該第一輸入訊號Vip濾波,以產生一第 一濾波訊號321。第一低通濾波器320將第一輸入訊號Vip
7 1257773 的高頻成分濾除,故第一濾波訊號321為第一輸入訊號Vip 的直流成分(DC component)。第一放大裝置330耦合至該第 一差動輸入端310及該第一低通濾波器320及該第一及第二 差動輸出端340、342,以放大第一輸入訊號Vip及該第一濾 5 波訊號321,俾在該第一及第二差動輸出端340、342產生一 第一放大訊號331,其中,第一放大訊號331為一具有直流 偏壓的類比訊號。 第二低通濾波器322耦合至該第二差動輸入端312,並 參 將該第二輸入訊號Vin濾波,以產生一第二濾波訊號323。 10 第一低通濾波器320及第二低通濾波器322將直流附近頻帶 - 外的訊號濾除,故第一低通濾波器320輸出第一輸入訊號
Vip的直流成分,第二低通濾波器322輸出第二輸入訊號Vin 的直流成分。亦即,第一濾波訊號321為第一輸入訊號Vip 的直流成分,第二濾波訊號323為第二輸入訊號Vin的直流 15成分。 第二放大裝置332耦合至該第二差動輸入端312及該 φ 第二低通濾波器322及該第一及第二差動輸出端340、342, 以放大該第二輸入訊號Vin及該第二濾波訊號323,俾在該 第一及第二差動輸出端340、342產生一第二放大訊號333, 20其中,第二放大訊號333為一具有直流偏壓的類比訊號。該 第二放大裝置332連接至該第一及第二差動輸出端34〇、 342,以致該第一放大訊號331及該第二放大訊號333在第一 及第二差動輸出端340、342相耦合。 1257773 該第一與第二放大裝置330、332係互相匹配,且該第 一與第二放大裝置330、332具有相同之增益特性。該第一 與第二放大裝置330、332分別具有第一及第二差動輸出 端,該第二放大裝置的第一及第二差動輸出端係交互耦合 5 至該第一放大裝置的第一及第二差動輸出端。 第一及第二差動輸出端340、342的輸出訊號分別為 Vop、Von,其可分別表示為:
Vop=[Vip(DC) + Vip(AC)]*Al + Vin(DC)*A2 (1) • Von=[Vin(DC) + Vin(AC)]*A2 + Vip(DC)*Al (2), 10 其中,A1及A2分別為第一及第二放大裝置(330、332)的增 • 益。當A1=A2=A時,第一及第二差動輸出端340、342的差 動電壓(Vop- Von)為:
Vop- Von=[Vip(DC) + Vip(AC)]*A + Vin(DC)*A
• - [Vin(DC) + Vin(AC)]*A - Vip(DC)*A 15 = [Vip(AC) - Vin(AC)]*A (3)〇 由公式(3)可知,本發明的可減低直流偏壓之放大系統300 $ 的輸出端差動電壓只與輸入端差動電壓的交流成分有關。 故不論輸入端差動電壓的直流成分為何,該放大系統300 可有效地將輸入差動訊號中的直流成分濾除。 20 圖4係顯示本發明一接收系統之方塊圖,其包含一射
頻天線 410、一 低雜訊放大器(low noise amplifier、LNA) 420、一混和器430、一本地震盪器(LO)440、一基頻放大裝 置450及一後續處理裝置460。基頻放大裝置450係使用圖2 中的放大系統300,故即使基頻訊號含有直流偏壓(DC 9 1257773 offset),該放大系統300可有效地將基頻訊號中的直流成 分濾除。 圖5係本發明的可減低直流偏壓之放大系統300的詳 細電路圖,其中,該第一低通濾波器320由一第一電阻R1 5 及一第一電容C1組成,該第一電阻R1的一端連接至第一差 動輸入端310,其另一端連接至一電晶體M2的閘極及該第 一電容C1之一端,該第一電容C1之另一端連接至地。該第 一電阻R1可為一切換電阻槽(switch resistor bank),該第一 ® 電容Cl可為一切換電容槽(switch capacitor bank)。 10 第一放大裝置330由NM0S電晶體Ml及M2組成,電晶 - 體Ml的汲極連接至第一差動輸出端340,其閘極接至第一 、 差動輸入端310,其源極接至電晶體M2的源極及電晶體M5 的汲極,電晶體M5為一電流鏡。電晶體M2的汲極連接至 第二差動輸出端342。 15 第二低通濾波器322由一第二電阻R2及一第二電容C2 組成。第二電阻R2的一端連接至第二差動輸入端312,其 φ 另一端連接至一電晶體M3的閘極及該第二電容C2之一 端,該第二電容C2之另一端連接至地。第二電阻R2可為一 切換電阻槽(switch resistor bank)。第二電容C2可為一切換 20 電容槽(switch capacitor bank) 〇 第二放大裝置332由NM0S電晶體M3及M4組成,電晶 體]^3的汲極連接至第一差動輸出端340,其源極接至電晶 體M4的源極及電晶體M6的汲極,電晶體M6為一電流鏡。 10 1257773 電晶體M4的汲極連接至第二差動輸出端342,其閘極接至 第二差動輸入端312。 由上述說明可知,習知技術中由於放大器1的正負端 直流偏壓不同,造成放大器1正負端放大倍率不同,而產生 5放大器失真的問題,同時容易引起線性度變差。而本發明 使用第一放大裝置330及第二放大裝置3 32分別處理第一差 動輸入端310及第二差動輸入端312的直流偏壓,以達成降 % 低基頻輸出端直流偏壓的目的,相較於習知技術本發明具 有容易於整合及低成本等優點。同時,亦可避免因正負端 直流偏壓不同所產生放大器失真的問題。 上述較佳具體實施例僅係為了方便說明而舉例而 、 已’本發明所主張之權利範圍自應以申請專利範圍所述為 、 準,而非僅限於上述實施例。 15【圖式簡單說明】 ^ 圖1 ··係習知個人電腦系統之架構圖。 圖2係顯示一習知差動放大器產生失真的示意圖。 圖3係本發明之可減低直流偏壓之放大系統的方塊 圖。 20 圖4係顯示本發明一接收系統之方塊圖。 圖5係本發明的可減低直流偏壓之放大系統的詳細電 路圖。 【圖號說明】 π 1257773
ίο 第一輸入差動線 20 第二輸入差動線 22 第一差動輸出線 24 第二差動輸出線 26 放大器1 12 放大器2 14 低通濾波器 16 自動增益控制器(AGC) 18 第一差動輸入端 310 第二差動輸入端 312 第一低通濾波器 320 第一濾波訊號 321 第二低通濾波器 322 第二濾波訊號 323 第一放大裝置 330 第一放大訊號 331 第二放大裝置 332 第二放大訊號 333 第一差動輸出端 340 第二差動輸出端 342 射頻天線 410 低雜訊放大器 420 混和器 430 本地震盪器 440 基頻放大裝置 450 後續處理裝置 460 15
12

Claims (1)

1257773 申請專利範圍 1 · 一種可減低直流偏壓之放大系統,該系統主要包含: 第一及第二差動輸入知’用以接收一第一輸入訊號及 一第二輸入訊號; 5 第一及第二差動輸出端; 一第一低通渡波器,搞合至該第一差動輸入端,該第 一低通濾波器將該第一輸入訊號濾波,以產生一第一濾波 訊號; ® —第一放大裝置,耦合至該第一差動輸入端及該第一 10 低通濾波器及該第一及第二差動輸出端,以放大該第一輸 • 入訊號及該第一濾波訊號,俾在該第一及第二差動輸出端 .. 產生一第一放大訊號; 一第二低通濾波器,耦合至該第二差動輸入端,該第 二低通濾波器將該第二輸入訊號濾波,以產生一第二濾波 15 訊號; 一第二放大裝置,耦合至該第二差動輸入端及該第二 Φ 低通濾波器及該第一及第二差動輸出端,以放大該第二輸 入訊號及該第二濾波訊號,俾在該第一及第二差動輸出端 產生一第二放大訊號,該第二放大裝置連接至該第一及第 20 二差動輸出端以致該第一放大訊號及該第二放大訊號在該 第一及第二差動輸出端相耦合。 2.如申請範圍第1項所述之系統,其中,該第一低通濾 波器及該第二低通濾波器將一直流附近頻帶外的訊號濾 除0 13 1257773 3 ·如申請範圍第1項所述之系統,其中,該第一低通渡 波器由一第一電阻及一第一電容組成。 4.如申請範圍第3項所述之系統,其中,該第一電阻的 一端連接至該第一差動輸入端’其另一端連接至該第一放 5 大裝置及該第一電容之一端,該第一電容之另一端連接至 地0 5·如申請範圍第4項所述之系統,其中,該第一電阻可 為一切換電阻槽(switch resistor bank)。 ® 6.如申請範圍第4項所述之系統,其中,該第一電容可 10 為一切換電容槽(switch capacitor bank)。 ‘ 7.如申請範圍第1項所述之系統,其中,該第二低通遽 波器由一第二電阻及一第二電容組成。 8.如申清氣圍第7項所述之系統’其中,該第二電阻的 一端連接至該第二差動輸入端,其另一端連接至該第二放 15大裝置及該第二電容之一端,該第二電容之另一端連接至 地。 • 9·如申請範圍第8項所述之系統,其中,該第二電阻可 為一切換電阻槽(switch resistor bank)。 10.如申請範圍第8項所述之系統,其中,該第二電容 20 可為一切換電容槽(switch capacitor bank)。 Π·如申請範圍第i項所述之系統,其中,該第一與第 二放大裝置係互相匹配。 12.如申請範圍第丨項所述之系統,其中,該第一與第 二放大裝置具有相同之增增益特性。 1257773
13.如申請範圍第1項所述之接收系統,其中,該第一 與第二放大裝置分別具有第一及第二差動輸出端,該第二 放大裝置的第一及第二差動輸出端係交互耦合至該第一放 大裝置的第一及第二差動輸出端。 15
TW094108090A 2005-03-16 2005-03-16 Amplification system capable of reducing DC offset TWI257773B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW094108090A TWI257773B (en) 2005-03-16 2005-03-16 Amplification system capable of reducing DC offset
US11/365,514 US7298203B2 (en) 2005-03-16 2006-03-02 Amplification system capable of reducing DC offset

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW094108090A TWI257773B (en) 2005-03-16 2005-03-16 Amplification system capable of reducing DC offset

Publications (2)

Publication Number Publication Date
TWI257773B true TWI257773B (en) 2006-07-01
TW200635242A TW200635242A (en) 2006-10-01

Family

ID=37009676

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094108090A TWI257773B (en) 2005-03-16 2005-03-16 Amplification system capable of reducing DC offset

Country Status (2)

Country Link
US (1) US7298203B2 (zh)
TW (1) TWI257773B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7868691B2 (en) * 2008-01-09 2011-01-11 Quintic Holdings Commutating amplifier with wide dynamic range
JP4167201B2 (ja) * 2004-04-21 2008-10-15 株式会社日立製作所 周波数出力回路
JP5633367B2 (ja) * 2010-12-28 2014-12-03 富士通株式会社 増幅装置及び増幅方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6697611B1 (en) 2000-11-14 2004-02-24 Intel Corporation Method and apparatus for performing DC offset cancellation in a receiver
JP3737058B2 (ja) * 2002-03-12 2006-01-18 沖電気工業株式会社 アナログ加減算回路、主増幅器、レベル識別回路、光受信回路、光送信回路、自動利得制御増幅回路、自動周波数特性補償増幅回路、及び発光制御回路

Also Published As

Publication number Publication date
US7298203B2 (en) 2007-11-20
TW200635242A (en) 2006-10-01
US20060208792A1 (en) 2006-09-21

Similar Documents

Publication Publication Date Title
US7286019B2 (en) Method and system for amplifying a signal
KR101168618B1 (ko) 고 선형성의 임베딩된 필터링 수동 믹서
US7834698B2 (en) Amplifier with improved linearization
US7224225B2 (en) Differential inductor based low noise amplifier
US20060276159A1 (en) Low noise amplifier with constant input impedance
US20060068723A1 (en) Linear high powered integrated circuit amplifier
US8023591B2 (en) Method and system for a shared GM-stage between in-phase and quadrature channels
TW201832480A (zh) 無線電接收器
TW200937844A (en) Amplifier, attenuating module and method for attenuating an RF signal
US8340623B2 (en) Self-mixing receiver and forming method thereof
US7603091B2 (en) Hybrid balun apparatus and receiver comprising the same
US20130314160A1 (en) Low noise amplifier and saw-less receiver with low-noise amplifier
US8023923B2 (en) Mixer circuit
TWI257773B (en) Amplification system capable of reducing DC offset
KR101123211B1 (ko) 저잡음 증폭기 및 무선수신기
US8045951B2 (en) Dual-LO mixer and radio
US6636116B2 (en) Fully differential current feedback amplifier
US7853233B2 (en) Zero if down converter with even order harmonic suppression
US20130344838A1 (en) Low-noise amplifiers for rf receiver
US20160211873A1 (en) Wireless receiver with high linearity
KR20080075522A (ko) 인핸스드 믹서 디바이스
EP1024590A1 (en) Frequency translation circuitry
US10567017B2 (en) Saw-less design in low supply voltage and single-ended receiver and associated signal processing method
US8626105B2 (en) Mixer-amplifier for an RF receive chain
US11303314B2 (en) Receiver and receiver controlling method