TWI257548B - Computer device and conversion method for converting AGP interface into PCI interface - Google Patents
Computer device and conversion method for converting AGP interface into PCI interface Download PDFInfo
- Publication number
- TWI257548B TWI257548B TW092134886A TW92134886A TWI257548B TW I257548 B TWI257548 B TW I257548B TW 092134886 A TW092134886 A TW 092134886A TW 92134886 A TW92134886 A TW 92134886A TW I257548 B TWI257548 B TW I257548B
- Authority
- TW
- Taiwan
- Prior art keywords
- agp
- slot
- signal
- pin
- motherboard
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 15
- 238000006243 chemical reaction Methods 0.000 title description 4
- 239000000872 buffer Substances 0.000 claims description 8
- 101150087426 Gnal gene Proteins 0.000 claims 1
- 101150100121 gna1 gene Proteins 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 11
- 230000006870 function Effects 0.000 description 11
- 238000012546 transfer Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/409—Mechanical coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Power Sources (AREA)
- Bus Control (AREA)
Description
1257548
【發明所屬之技術領域】 本發明係關於一種將AGp介面轉換為pci介面之電腦裝 置及轉換之方法,尤其是一種將PCI控制器連接至AGP插 槽’以將AGP介面轉換為PCI介面之電腦置及之方 法。 【先前技術】 、按,主機板屬於整個電腦系統中最底層之元件,負責 承載中央處理器、系統晶片組記憶體,並提供這些元件與 其他週邊裝置之聯繫與資料傳輸路徑。主機板之主要元件 匕括有系統曰一曰片組與連接器。系統晶片組係整個電腦系統 T:之中樞兀件’纟要功能在於負責其餘元件之間’信號 :、貝料之/刀配與傳遞’ @不同之中央處理器需搭配使用不 ,之系統晶片組I連接器之功能則是用以連接電腦系統各 邛刀?件’如顯不丨、中央處理器、記憶體以及硬碟等。 系統晶片組之架構,一般是採用南橋(south Brldge ^、北,(Nor^th Bridge)晶片各自獨立之設計。而南北 二曰曰片莩控之元件與功能也各有不同。請參照第一圖,顯 不二典型之系統晶片組架構。北橋晶片1〇〇較接近中央處 二广120 ’ f要負:中央處理器120、主記憶體140與AGP插 :間之貝才斗、^就傳遞,並且藉由特定之傳輸協定與 南橋晶片20 0溝通。南橋晶片2〇◦則負責主機板上各項周邊
五、發明說明(2) 裝置 220,240,26 0,280 輸出入信號(Input/0utput
Signal )之接收與發送。南橋晶片2〇〇可以將這些周邊裝 置所發出之中斷要求(interrupt Request ),透過北橋 晶片1〇〇傳遞至中央處理器120。藉此,中央處理器12〇得 以分配所欲執行之工作程序與工作内容。此外,為了連 各項周邊裝置220, 240, 26 0, 280,南橋晶片内包括有 PCI控制器、硬碟與光碟機之IDE控制器、控制器、 及軟碟、鍵盤與滑鼠之控制器。 AGP介面係以…介面為基礎所衍生出纟 可達到ΡΠ介面之數倍。AGP介面之主要目的在於因應 ,所採用之貼圖(TeXture Mapping)功能,以應付大量〜 貝料在圮憶體與AGP之間傳輸之所需。請表昭 列出AGP介面與PCI介面之差昱。如矣士 " 表表 dpt入二辛田 丨®心左〆、如表中所示,AGP介面鱼 ΡΠ"面之差異不僅在於所使用之連接…者 所採用之資料傳輸方式也不一樣。 个u 一者 介面 資料處理速度 頻率 接腳數 傳送數據之方式
AGP 32Bits 6 6Mhz 132 雙層(4X) 124 雙層(8X) 多管道化 (pipelined )
PCI 32Bits 33/66Mhz (一般為33Mhz 1 20單層 非管道化 1257548 五、發明說明(3) 位址與數據之傳輸Address/Data不共同Address/Data共同 傳輸速度 1 0 66MB/S (4X) 133MB/S (33MHz) 2133MB/S (8X) 第一表 AGP介面之特性與優點主要有下列幾種: 一、排除位址線之多工功能:A G P插槽係專為顯示功 能而設計,不會有其他資料信號之傳輸,因此,在排除位 址線之多工功能後,將可以提升AGP介面之作業效率。 一、併入使用己憶體區域(Upper Memory Area, UMA )之理念:彈性調整顯示功能所需要之記憶空間,以 提南處理效能。 三、 巧妙傳輸顯示資訊:保留先前之顯示資訊,僅傳 輸有變更之部分數據,以增加傳輸之效率。 四、 重新定義傳送數據之方式:AGP介面係專用於顯 不功能,因此,具有較單純之資料傳輸作業環境。經由重 新疋義傳輸方式以特別管道(P i P e 1 i n e )處理資料,可以 提南資料處理效率。 如上述,由於AGP介面提供較佳之傳輸速度,現今之 顯示卡多採用AGP介面設計。相反地,pci介面之顯示卡已 越來越少見,但是晶片組製造商(例如丨nte丨)仍持續推出 不支援AGP介面之較低階的北橋晶片(例如845GV)。因此, 對於舊式主機板而言,若是系統晶片組無法支援AGp介 面,或是新式主機板其北橋晶片並不支援AGp介面而言,
第7頁 1257548 五、發明說明(4) --- 將會越來越難以找到合用之pC t介面顯示卡,將導致無顯 不卡可用之窘境。其次,若欲架構雙顯示卡之電腦系統, 以達到雙螢幕顯示之目的。由於一般主機板上之系統晶片 組僅有一組AGP插槽,所以僅能支援單一 AGp顯示卡,另一 個顯不卡只好採用p c丨介面之顯示卡,如此亦將面臨p c I介 面之顯示卡難以取得之困擾。 w參照第二圖,在習知技術中,係採用一轉接卡2 〇將 AGP介面轉換為pci介面。如圖中所示,轉接卡之一側具 有PCI金手指22,另一側為AGP插槽24,其中PCI金手指22 插入主機板10上之pCI插槽丨2,而相對側之AGp插槽24則連 接一AGP顯示卡30( —AGP介面之顯示卡)。值得注意的是, 如第三A圖所示,當AGP顯示卡30經由一 AGP插槽14插置於 一主機板1 0上時,此A G P顯示卡3 0之輸出入埠必須正確地 對應至電腦機殼4 0之背板(b a c k p a n e 1)的開口,否則此 AGP顯示卡30將無法鎖合於電腦機殼4〇上,並且顯示卡30 之輸出入璋的使用亦會受到妨礙。 因此,請參照第三B圖,若是在PCI插槽12上增加一轉 接卡20,AGP顯示卡30之位置將因此而上移,而造成顯示 卡3 0之鎖孔32無法對合於電腦機殼40上之鎖孔42,將會導 致此AGP顯示卡30在使用、組裝與固定上之困難。 【發明内容】 有鑑於此,本發明提出一種將AGP介面轉換為PCI介面
五、發明說明(5) 之電腦裝置及轉換之方法。 本發明之主要目的係提 面轉換為PCI介面,因& ' A種主機板’可以將AGP介 得之困擾。0此,可以解決PCI介面顯示卡難以取 ·+由ί ΐ J Γ $ §的係提供-轉接方法,以解決傳统方 式中使用轉接卡而導致ΑΓρ游-上卜丄心 解决得、洗方 殼之困擾。而導致AGP顯不卡無法對合固定於電腦機 本發明之主機板中,一ρπ控制器可 位於北橋或南橋晶片内,而ΛΓΡ林姚戈疋 rT/n · 7日日月内而一AGP插槽之部份信號接腳 0 pins)係連接至此PCI控制器。在連接至% ! 信號接腳中,包括有複數個位址/f料接腳(A/D接工腳):^ 為傳遞位址與資料之用。其次,AGp插槽連接有一電壓 源。此電壓源所提供之電壓值係對應至代I插槽所使用之 驅動電壓值。 此外,此AGP插槽之所有接腳中,用以表現AGp特徵之 接腳’諸如:位址控制(Strobe)接腳、狀態信號(Status S i g n a 1 )接腳、側邊信號(s i d e b a n d S i g n a 1 )接腳、讀取緩 衝态警示信號(Read Buffer Full signal)接腳、寫入緩 衝器警示信號(Write Buffer Full Signal)接腳均係空 接0 本發明提供一種將AGP介面轉換為PCI介面之方法,至 少包括下列步驟:提供一具有PC I控制器之主機板或電路 板;形成一AGP插槽於此主機板或電路板上,且此AGP插槽 具有一第一組信號接腳與一第二組信號接腳;然後連接此 1257548 五、發明說明(6) AGP插槽之第一組信號接腳至此pc I控制器,並保持第二組 信號接腳為空接(opened)。 關於本發明之優點與精神可以藉由以下的發明詳述及 所附圖式得到進一步的瞭解。 【實施方式】 請參照第四圖A,顯示本發明將AGP介面轉換為PCI介 面之主機板架構一較佳實施例。如圖中所示,此主機板架 構包括一北橋晶片1〇〇、一南橋晶片2 0 0、一AGP插槽23〇與 至少一個PC I插槽2 2 0。北橋晶片丨〇 〇係連接有中央處理器 120與主記憶體140,並透過—PCi匯流排(pCi bus)連接 至南橋晶片2 0 0。而南橋晶片2 〇 〇内具有一 pc I控制器2 1 〇, 此PC I控制器2 1 0係同時連接至AGp插槽2 3 0與pc I插槽2 2 0。 在第四圖A中,pc I控制器2 1 〇係位於南橋晶片2 〇 〇之 内。然而亦不限於此,如有需要此pc j控制器2丨〇亦可以製 作於北橋晶片1 〇〇内,或是單獨製作於一獨立之晶片上而 ,一獨立之ic。其中,在PCI控制器21〇單獨製作於一獨立 曰曰片之It况下,如第四3圖所示,AGp插槽23〇可過控 制器2 1 0連接至南橋曰K 9 n n,々e , # 條 僑曰日片200或是如第四C圖所示,AGP插 槽2 3 0透過P C I控制9 1 η古:、击& ^ A 态21〇直接連接至北橋晶片100。 吕月參照第五圖金第丄,八丨一 Α ^ργτ ^ ^ ”弟/、圖刀別顯不一典型AGP插槽與 一典型PCI插槽之腳位圖。如圖由 - ΡΠ ^ μ ^ ^ ^ 如圖中所不,比較AGP插槽與 P C I插槽之腳位,可以私規p「I杯 以^現PU插槽所有之信號接腳,均可
第10頁 1257548
以在AGP插槽之腳位圖中找到相對應之接腳。反之 插槽而:,除了這些完全對應至pci插槽之接腳,還另尤A P 增:I : Ϊ個用以呈現AGP傳輸特性之AGP特徵接腳。以τ 之第一表係將此二十個AGp特徵接腳予以分類說明。 名稱 功能描述 AGP側邊定址信號 PIPE# SBA[7: 0] 官運讀取(Pipelined Reaci)信號:提供 AGP專有之管道化資料傳輸功能。 側邊定址(Sideband Address)信號:提供 額外之匯机排供傳送位址(A d d r e s s )與指’、 令(Command )之用。 AGP資料流控制信號 RBF# WBF# 讀取緩衝器警示(Read Buffer Full)信 號:用以通知AGP控制器,顯示卡已經飽和 而無法再接收資料。 寫入緩衝器警示(Write Buffer Full)作 號:係用以通知顯示卡AGP控制器已經飽 和,而無法寫入資料。 AGP狀態信號 ST[2:0] 狀態(Status )信號:係用以顯示AGP顯示 卡之執行狀態。 AGP時序信號
ADSTB一A 位址/資料匯流排控制(AD Bus Strobe A)
1257548
並且透過一匯流排(bus )連接至南橋晶片20 0。南橋晶片 2 0 0内具有一 PC I控制器2 1 0,而此PC I控制器2 1 0同時連接 第二AGP插槽234與三個PCI插槽22 0。 如圖所示,此電腦系統中提供有二個AGp插槽232與 2 3 4 ’使用者可以插入二A G P顯示卡2 5 0,一係透過北橋晶 片1 0 0 ’依知、A G P介面之運作速度執行,而另一則透過南橋 晶片2 0 0,依照PC I介面之運作速度執行。因此,此電腦系 統可以提供雙AGP顯示卡2 5 0進行雙螢幕顯示之需求。$ 又,相較於第三圖中使用轉接卡2〇將PCI介面轉換為 AGP介面之方式’本發明所提出之轉換方式與主機板架構 具有下列優點: 一、 如第四A、B與C圖所示,本發明之主機板架構直 接使用AGP插槽2 3 0以取代PCI插槽2 2 0,因此省略了轉接 卡,而可以減少主機板元件之使用,以降低製作成本。 二、 如前述,本發明省略了轉接卡,因而縮短了 AGp 顯示卡之運算信號傳輸至PC I控制器之連線距離。因此, 可以減少信號傳遞過程之耗損,同時提供較快之信號 速度。 〜 三、 本發明將AGP插槽直接製作於主機板上,因此, 任何AGP顯示卡插入此AGP插槽如同插入傳統AGp插槽(連接 至北橋晶片)。因而可以避免第三B圖中,習知技術因使 轉接卡20 ’導致顯示卡3G無法對合於電腦機殼4Q上
42所產生之困擾。 L 以上所述係利用較佳實施例詳細說明本發明,而非限
第15頁 1257548
第16頁 1257548 圖式簡單說明 圖示簡單說明: 第一圖係一典型之系統晶片組架構之示意圖。 第二圖係採用轉接卡將PCI介面轉換為AGP介面之架構之示 意圖。 第三A圖係一典型AGP顯示卡插合於AGP插槽之示意圖。 第三B圖係將A G P顯示卡透過轉接卡插合於P C I插槽之示意 圖。 第四圖A係本發明之一較佳實施例之示意圖。 第四圖B係本發明之另一較佳實施例之示意圖。 第四圖C係本發明之又一較佳實施例之示意圖。 第五圖係一典型AGP插槽之腳位圖。 第六圖係一典型PC I插槽之腳位圖。 第七圖係本發明中AGP插槽之腳位圖。 第八圖係本發明將AGP介面轉換為PC I介面之方法一較佳實 施例之流程圖。 第九圖係採用本發明之主機板架構為主體之電腦系統一較 佳實施例之示意圖。 第一表係表列A G P介面與PCI介面之差異。 第二表係分類說明各AGP特徵接腳。 第三表係分類說明各AGP插槽之空接腳位。 圖號說明:
第17頁 1257548 圖式簡單說明 北橋晶片 100 主記憶體 140 南橋晶片 200 IDE硬碟/光碟機 240 鍵盤/滑鼠 2 8 0 轉接卡 2 0 A G P顯示卡 3 0, 2 5 0 鎖孔 3 2, 4 2 第一 A G P插槽 2 3 2 中央處理器 120 AGP插槽 160, 14, 24, PCI 插槽 2 2 0, 12 軟碟機 2 6 0 主機板 10 P C I插頭 2 2 電腦機殼 40 PCI控制器 210 第二AGP插槽 234 230
第18頁
Claims (1)
1257548 六、申請專利範圍 申請專利範圍 1 · 一種主機板,至少包含: 一PCI控制器;及 其中部分該信號 其中上述AGP插槽 更包含一南橋 一AGP插槽,具有複數個信號接腳 k號接腳連接至該P C I控制器。 2·如申請專利範圍第1項所述之主機板 係使用一 1. 5至1 2伏特之電壓源。 3 ·如申請專利範圍第1項所述之主機板〜一。…_ (South Bridge)晶片,其中上述pci控制器‘二於5二 晶片中。 4·如申請專利範圍第1項所述之主機板,其中上述AGp插槽 之信號接腳包含位址/資料接腳(A / D接腳)。 5·如申請專利範圍第1項所述之主機板,其中上述AGp插槽 之位址/資料接腳係連接至上述pci控制器。 曰 6·如申請專利範圍第1項所述之主機板,其中上述AGp插槽 之位址控制(Strobe)接腳係空接(opened)。 7. 如申t請專利範圍第1項所述之主機板’其中上述MP插槽 之狀態信號(S t a t u s S i gna 1 )接腳係空接。 8. 如申請專利範圍第}項所述之主機板,其中上述AGp插槽 之側邊信號(Si deband Signal)接腳係空接。 9. 如申請專利範圍第1項所述之主機板,其中上述AGp插槽 之讀取緩衝器警示信號(Read Buffer FuU signal)接腳 係空接。 10. 如申請專利範圍第1項所述之主機板,其中上述AGP插
第19頁 1257548 六、申請專利範圍 槽之寫入緩衝器警示信號(Write Buffer Full Signal)接 腳係空接。 11 ·如申請專利範圍第1項所述之主機板,更包含至少一 pci插槽連接至該PCi控制器。 1 2 · —種電腦系統,至少包含: 一PCI控制器; 一 AGP插槽,具有複數個信號接腳,其中部分該信號 信號接腳係連接至該PC I控制器;及 一AGP介面裝置,經由該AGP插槽連接至該pci控制 器。 1 3·如申請專利範圍第1 2項所述之電腦系統,其中上述AGP 介面裝置係一AGP介面之顯示卡。 14.如申請專利範圍第12項所述之電腦系統,其中上述AGP 插槽係使用一 1 · 5至1 2伏特之電壓源。 1 5 ·如申請專利範圍第1 2項所述之電腦系統,更包含一南 橋(South Bridge)晶片,其中上述PCI控制器係位於該南 橋晶片中。 1 6·如申請專利範圍第1 2項所述之電腦系統,其中上述AGP 插槽之信號接腳包含位址/資料接腳(A/D接腳)。 17·如申請專利範圍第12項所述之電腦系統,其中上述AGP 插槽之位址/資料接腳係連接至上述PC I控制器。 1 8·如申請專利範圍第1 2項所述之電腦系統,其中上述AGP 插槽之位址控制(S t r 〇 b e)接腳係空接(0 P e n e d)。 1 9·如申請專利範圍第1 2項所述之電腦系統,其中上述AGP
第20頁 1257548
上述AGp 上述AGp i §na1) 六、申請專利範圍 插槽之狀態信號(Status Signal)接腳係空接 2 0 ·如申請專利範圍第1 2項所述之電腦系統,其中 插槽之側邊信號(Sideband Signal)接腳係空接。 2 1 ·如申請專利範圍第1 2項所述之電腦系統,其中 插槽之讀取緩衝器警示信號(Read Buf fer Ful 1 s 接腳係空接。 2 2 ·如申請專利範圍第丨2項所述之電腦系統,其中上迷 插槽之寫入緩衝器警示信號(Write Buffer Full SicT GP 接腳係空接。 gnal) 23· 一種將AGP介面轉換為pc I介面之方法,至少包括 步驟: 列 提供一主機板,該主機板包括一 PC I控制器; 形成一 AGP插槽於該主機板上;及 連接該AGP插槽之部分信號接腳至該pci控制器。 24·如申請專利範圍第23項之方法,更包括連接一丨.5 伏特之電壓源至該AGP插槽。 12 25·如申請專利範圍第23項之方法,其中上述AGP插槽之位 址控制接腳、狀態信號接腳、側邊信號接腳、讀取警示信 號接腳與寫入警示信號接腳均保持為空接(〇pened)。 2 6 · —種主機板,至少包含: 一PCI控制器;及 一 AGP插槽’具有一第一組信號接腳與一第二組信號 接腳’其中該第一組信號接腳係連接至該pc I控制器,該 第二組信號接腳係為空接(opened)。
1257548 六、申請專利範圍 2 7 . —種將A G P介面轉換為P C I介面之方法,至少包括下列 步驟: 提供一主機板,該主機板包括一 PC I控制器; 形成一 AGP插槽於該主機板上,該AGP插槽具有一第一 組信號接腳與一第二組信號接腳;及 連接該AGP插槽之該第一組信號接腳至該PC I控制器, 且保持該第二組信號接腳為空接(opened)。
第22頁
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW092134886A TWI257548B (en) | 2003-12-10 | 2003-12-10 | Computer device and conversion method for converting AGP interface into PCI interface |
US11/007,197 US20050132118A1 (en) | 2003-12-10 | 2004-12-09 | System and a method for adapting an AGP-interfaced apparatus to a PCI controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW092134886A TWI257548B (en) | 2003-12-10 | 2003-12-10 | Computer device and conversion method for converting AGP interface into PCI interface |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200519599A TW200519599A (en) | 2005-06-16 |
TWI257548B true TWI257548B (en) | 2006-07-01 |
Family
ID=34651802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092134886A TWI257548B (en) | 2003-12-10 | 2003-12-10 | Computer device and conversion method for converting AGP interface into PCI interface |
Country Status (2)
Country | Link |
---|---|
US (1) | US20050132118A1 (zh) |
TW (1) | TWI257548B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7705850B1 (en) * | 2005-11-08 | 2010-04-27 | Nvidia Corporation | Computer system having increased PCIe bandwidth |
TWM508053U (zh) * | 2015-05-12 | 2015-09-01 | Avexir Technologies Corp | 電路模組 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6212590B1 (en) * | 1997-12-22 | 2001-04-03 | Compaq Computer Corporation | Computer system having integrated bus bridge design with delayed transaction arbitration mechanism employed within laptop computer docked to expansion base |
US20040153778A1 (en) * | 2002-06-12 | 2004-08-05 | Ati Technologies, Inc. | Method, system and software for configuring a graphics processing communication mode |
TWI237765B (en) * | 2003-11-03 | 2005-08-11 | Via Tech Inc | Adapting device for use in a computer system |
-
2003
- 2003-12-10 TW TW092134886A patent/TWI257548B/zh not_active IP Right Cessation
-
2004
- 2004-12-09 US US11/007,197 patent/US20050132118A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
TW200519599A (en) | 2005-06-16 |
US20050132118A1 (en) | 2005-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5557757A (en) | High performance integrated processor architecture including a sub-bus control unit for generating signals to control a secondary, non-multiplexed external bus | |
JP4799417B2 (ja) | ホストコントローラ | |
CN108268414B (zh) | 基于spi模式的sd卡驱动器及其控制方法 | |
US8706917B1 (en) | General purpose input/output controller | |
US20040068602A1 (en) | Apparatus, method and system for accelerated graphics port bus bridges | |
TW508501B (en) | Memory controller hub | |
US7181561B2 (en) | Ordering rule controlled command storage | |
US5748945A (en) | Method for slave DMA emulation on a computer system bus | |
CN1983230A (zh) | 串行周边接口装置 | |
TWI838563B (zh) | 串列記憶體設備i/o模式選擇 | |
US20120066422A1 (en) | Method and system for transferring high-speed data within a portable device | |
JPH07210537A (ja) | コンピュータシステム | |
US7594056B2 (en) | Bridge and data processing method therefor | |
JP2002073522A (ja) | メモリカードブリッジ | |
TWI257548B (en) | Computer device and conversion method for converting AGP interface into PCI interface | |
TW200532463A (en) | Mapping SDVA functions from PCI express interface | |
US6883057B2 (en) | Method and apparatus embedding PCI-to-PCI bridge functions in PCI devices using PCI configuration header type 0 | |
US20010042150A1 (en) | Universal docking station | |
US20070005847A1 (en) | Data transfer control device and electronic instrument | |
US9298378B2 (en) | Logic device | |
US6711647B1 (en) | Computer system having internal IEEE 1394 bus | |
US20030217218A1 (en) | Interface for devices having different data bus widths and data transfer method using the interface | |
US20070005851A1 (en) | Data transfer control device and electronic instrument | |
TWI235921B (en) | System and method for effectively performing physical direct memory access operations | |
JP2001043129A (ja) | 半導体装置及びその設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |