TWI250482B - System and method of accessing memory - Google Patents

Description

五、發明說明（1) t發明係關於一種繪 憶體之管理。、一 ，知方式在處理繪圖 治站二寻用之記憶體， ^連接至—中央處理 記憶體。該系統匯 憶體及其他元件。這將 至該系統匯流排之元件 高速記憶體。此外，該 主δ己憶體内之運^算元 ，該系統内，中央處 運异。然而，此等運算 另一種方式是，中央處 mem〇ry)管理單元（MMU) 形下，該繪圖次系統須 取資料而運算。但不管 一 7G件請求資料以執行 率情形。 在其他系統，中盧 元之組成。在這= 糸統不須由彼此存取運 内移出時則必須通知彼 圖晶片組，特別是關於一種繪圖記 次系統時，通常係使該繪圖次系統 且該繪圖次系統通常藉由一系統匯 器、主記憶體及其他元件，例如一 流排連接至該中央處理器、該主記 使該中央處理器可以存取任何連接 。該繪圖次系統通常包含其專屬之 次系統通常可經由系統匯流排存取 —’.· * 理器通常存取該繪圖運算元而執行 元之組成係由繪圖次系統所控制。 理器或相關之記憶體（a s s 〇 c i a t e d 可控制繪圖運算元之組成。在此情 自中央處理器或記憶體管理單元擷 是哪一種方式，當一元件必須向另 其工作時，都會產生程度上之無效 理器及纟會圖次糸統將控制纟會圖運算 中，雖然該中央處理器及該繪圖次 算元，但是當繪圖運算元由記憶體 此，否則就進入禁止存取之狀態。

1250482 五、發明說明（2) 其結果就增加了每一個繪圖運算元在運算時的開支 (overhead) ° 圖1描述一個先' 前技藝之系統，包含一連接至一繪圖元 件控制器120(GDC 120)之緣圖位址轉換器i〇〇(gat 100)， 該緣圖元件控制器1 2 0又連接至繪圖元件1 3 〇。G A T 1 0 0亦 連接至一匯流排，該匯流排連接至一主記憶體丨6 〇、輔助 記憶體170及記憶體管理單元15〇(MMU 15〇)。中央處理器 140(CPU 140)連接至MMU150，且因此可存取主記憶體16^ 及辅助記憶體170。CPU 140另具有連接至GAT i 00之控制 連線’其允許CPU 140控制GAT 100。主記憶體160包含分 段緩衝器1 1 0。 CPlL 0對儲存於主記憶體1 6 〇及輔助記憶體1 7 〇内之繪 圖運算兀予以運作。為了方便完成，ΜΜϋ 1 5 〇管理主記:憶 體1 6 0及輔助己憶體丨7 〇，以維護不同運算元所儲存位置之 5己錄。當運算το在記憶體内被搬移，MMU 1 5 〇更新運算元 之位址之記錄。GDC 120亦對儲存於主記憶體16〇及輔助記 ^體1 7 〇内之&運_算元加以運作。為了方便完成，GAT 1 0 0維 夺所儲存運算=之位置記錄，且當運算元在記憶體内被搬 ^時、，更新該記錄。因此，只要CPu ι4〇或6])(： 120執行運 异而導致繪圖運算元之搬移時，則MMl] 15〇及以了 ι〇〇之記 錄須f更新。為維持MMU i 5〇及GAT i 〇〇之記錄間的一致性 ^有南度的同步動作’因為在存取主記憶體丨6 〇或輔助記 憶體1 1 0時將導致許多錯誤。 例如’ CPU140可自輔助記憶體17〇中搬運一段記憶體至

O:\62\62183.PTD "~ -- 第6頁 五、發明。⑶ ' ' ^記憶體140之分段緩衝器1 10，因而覆寫該分段緩衝器 1〇之先前的内容。若此種情況出現，MMU 150將更新其記 錄’因此將記-錄僉分段緩衝器1 1 0所有的運算元，和曾在 =分段缓衝器110内存在過但目前已不存在之運算元。若 ^些運算元之一為繪圖運算元，CPU 140將在GAT 100上施 $控制’強迫GAT 100更新其有關繪圖運算元之記錄。此 ^ ’當CPU 140對分段緩衝器110覆寫時若GDC } 20正在存

义分段緩衝器110，則GDC 120所操作者為錯誤或不正確 貝料。 J 簡要說明 ^發明係一實施動態顯示記憶體之方法及裝置。本發明 一實施例係用於管理一中央處理器及一記憶體之間資 2運作之記憶體控制集線裝置。該記憶體控制集線裝置包 3 一繪圖記憶體管理元件及一記憶體管理元件。 星友HJL1 兒明 本發明將依照後附圖式來說明，但這些圖式並非在 本發明，在圖式中： & 圖1係一先前技藝之繪圖顯示系統； 圖2係本系統之一實施例；

圖3係根據本發明之一較佳實施例之操作流程圖 圖4係本系統之另一實施例； 圖5係根據本發明之一較佳實施例之操作流程圖 圖6係根據本發明之另一較佳實施例； 圖7係本系統之並排記憶體；及

第7頁 1250482

圖8係描述本系統之記憶體存取。 較佳實施例說明 本發明改良了繪圖運算元之處理步驟且消除系統在 繪圖運算70時一些不必要的處理開支。一種實施動態啕示 記憶體之方法及裝置在此被揭示。在以下的描述中，為了' 方便解釋，許多特定的細節將被提出以全盤解釋本發明。 但明顯地，即使不提出這些細節，熟悉此技藝之之人士仍 可以運用自如。在其他方面，結構和元件以方塊圖的方 式表現以避模含糊本發明。

在本發明内文中，所謂參考一實施例，意即在本發明之 至少一實施例，，有對該實施例相關之特定特性、結構或 特徵之描述。在本說明書内之不同位置提及「在一實㊉·例 内」並不代表參考至同一實施例。

圖2係本系統之一實施例。c p u 2 1 0係一中央處理器，且 為業界所知悉。一繪圖記憶體控制單元22〇連接至cpiJ 210 及系統其餘部份23 0。該繪圖記憶體控制單元22〇具有邏輯 線路’是以追縱在系統其餘部份2 3 〇内之記憶體之繪圖運 算元之位址，且將該CPU 21 〇的繪圖運算元之虛擬位址轉 換成該系統2 3 0所使用之適合位址。因此，當該c p u 2 1 0存 取一運算元，繪圖記憶體控制單元220決定該運算元是否 為一繪圖運算元。若是，繪圖記憶體控制單元2 2 0決定那 一個系統記憶體位址相對於CPU 2 1 0之虛擬位址。繪圖記 憶體控制單元2 2 0接著利用此合適之系統位址，存取位於 系統其餘部份230内之此一運算元並完成對cpu 210之存

第8頁 1250482

若該運算元非一洽靈瞀一 220允件备从斗 、，曰圖連t疋，則繪圖記憶體控制單元

存取此稽〜餘部份23 0適當地回應該CPU 21。之記憶體 成記憶體疒=w已為先1技藝所揭示，包含但不限制於完 之實^ —二、顯示錯誤，或轉換虛擬記憶體成為相對應 讀i 而能存取運算元。CPU對記憶體之存取包含 位址2 =且一完整的存取包含寫入運算元至-適當 又田 適當位址讀取一運算元。 由Γ始W置可由參考圖3得到$ 一步的瞭解。圖3的程序

步驟in/驟300開始，且進行CPU存取步驟310 °CPU存取 圖係該Cpu 21〇以虛擬位址進行記憶體存取而存取繪 圖々二二。程序繼續進行至繪圖對應步驟320，其中該養 憶體控制單元220將CPU 21〇之虛擬位址映對、否則轉 二、系統位址或系統其餘部份2 3 〇内可用之其他位址。 ，序然後進行i 一系統存取步驟330，其中系統其餘部份 23〇»使_用系統位址來執行合適之記憶體存取，以找出繪圖 運算元，且該程序於終結步驟34〇結束。

熟悉該項技藝之人士均可瞭解圖2之方塊圖可以將談cpu 210和該繪圖記憶體控制單元22 0分開為獨立之元件。然 而’亦可將該CP U 2 1 0和該繪圖記憶體控制單元2 2 〇視為一 單獨之積體電路之一部份。

圖4係本系統之另一實施例。在圖4中，c P U 4 1 0包含Μ M U 420且連接至MCH 430 °MCH 430包含％圖元件440、位址再 安排級450和GTT 460(繪圖轉換表格）qmch 430連接至區

第9頁 1250482 五、發明說明（6)

域記憶體480、主記憶體470、顯示器490及I/O元件49 6。 區域記憶體480包含繪圖運算元485，而主記憶體470包含 繪圖運算元475 °MCH 43 0經由I/O匯流排493連接至I/O元 件4 9 6。繪圖元件4 4 0和C P U 4 1 0均存取至位址再安排級 450。在一實施例中，為了連貫起見，只有CPU 410可以更 改GTT 460，所以只有CPU 410可以更改繪圖運算元存放於 記憶體之位置。 圖4中系統之操作可以由參考圖5之流程圖而更清楚地瞭 解。CPU存取步驟510代表CPU 410進行一緣圖運算元之虛 擬位址之存取。MMU處理步驟520代表MMU 420對應否則轉 換該CPU 410冬虛擬位址為可用於存取CPU 410外部記憶體 之系統位址。必須注意若C P U 4 1 0所存取之緣圖運算元:由 CPU 41 0内部之快取記憶體所包含，則MMU 420將不會存取 該C P U 41 0外部之記憶體。然而，大多數之繪圖運算元為 不可快取，所以記憶體的存取通常來自於CPU之外部。 在決定步驟53 0，MCH 430檢查由MMU 420傳來的系統位 址疋否位於繪圖§己憶體之範圍。該繪圖記憶體之範圍係指 由GTT 460所映對以供繪圖元件440所使用之位址區間。若 糸統位址不在繪圖3己憶體之區間内，程序進行至存取步驟 5 40，其中MC Η 4 3 0在通常情況下以系統位址進行記憶體存 取。典型的情況下須伴隨著一些位址之轉換，決定位址是 否指向一特定之記憶體元件，且存取該特定之元件。

右该糸統位址位於繪圖記憶體之區間，該程序進行至決 定步驟550，其中該位址再安排級45〇決定該位址是否位於

第10頁 1250482 五、發明說明（7) 個：3 : ^。該位址再安排級450之-實施例包含複數 再安排級4:〇V該等防護暫存器含有資訊，將指派給位址 π q i 1區間之組成方式與其他記憶體不同，要不然 ίΐ;;、ιϊ的系統記憶體在某些組成方式上有所變更。在 二實=例中，保護記憶體之内容將被並排或被重組，這代 儲子繪圖運异兀之記憶體將被安排成並排形式，其有條 理地係模擬空間的型式，例如四方型、正方型、實體的， 或其他外型。若該系統位址係位於一防護範圍之内，一適 g的位址女排在再女排步驟Μ。進行。該再安排步驟一般 含有=些簡單、之數學再運算，且可經由查表的方式進行。 再安排步驟5 6 0之後，再安排後之位址在映對步驟5 中 映對至^ 一實體的位址。同理，若不須再安排，由MMU 420 提供之系統位址將在映對步驟5 7 〇時映對至一實體位址。 該映對步驟通常使用一轉換表格，在此實施例中為GTT (繪 圖轉換表格）460 ’其包含複數個項目，用於指出相對應於 主記憶體或區域記憶體之特定區域之位址區間。類似的轉 換表格在MCH 43 0中使用以進行存取步驟54〇中的記憶體存 取。最後’該轉換位址被使用於存取步驟58〇中之存取， 該存取類似於存取步驟5 4 〇。該程序於終結步驟5 9 〇中結 束0 圖6係根據本發明之另一較佳實施例。cpu 61 〇包含MMU 6 20且連接至記憶體控制單元63〇。該記憶體控制單元6 3〇 包含繪圖記憶體控制單元64 〇，且連接至匯流排6 6 〇。連接

第11頁 1250482 五、發明說明

至匯流排6 6 0的適有區域記憶體6 5 〇、系統記憶體6 9 〇、輸 入元件680及輸出元件670。當CPU 610請求存取一運算= 後，記憶體控制單元630轉換由該CPU 610所提供之位""址且 存取匯流排6 60上與匯流排6 60相連接之其他任二元件之運 异το。若該運算元係一繪圖運算元，繪圖記憶體控制單元 640適當地操作且轉換該CPu 610所提供的位址以^行與記 憶體控制單元6 3 0相類同之存取。

圖8係描述本系統之另一實施例和該繪圖運算元如何被 存取。繪圖運算元之虛擬位址8 0 5係由CPU所執行程式所使 用。MMU 810係CPU内部記憶體管理單元。在一實施例中， 其透過一查表，單元内含項目，指出哪些虛擬位址與哪些系 統位址相對應，查表單元來轉換該，虛擬位址為系統在.· 址。記憶體範圍8 1 5係為以MMU 8 1 0映對之記憶體結構，且 由MMU 810產生之繪圖運算元之每一系統位址皆定址至該 記憶體空間之某些部份。圖中顯示的部份係指在一實施例 中CPU所可以存取之繪圖記憶體，且記憶體區間的其他部 份係對應至其他元件，例如輸入元件或輸出元件。

繪圖記憶體空間8 2 5自繪圖元件之觀點而言為一繪圖記 憶體結構。繪圖元件存取8 2 0顯示在一實施例中，因繪圖 吕己憶體空間時因繪圖元件並未存取C p u可存取之其餘記憶 體而使用。繪圖元件存取記憶體時並未有偏移 (offset)N，偏移N係CPU或MMU 810存取該記憶體範圍815 和記憶體空間825在本質上均為線性，因該結構為cpu之程 式和繪圖元件（在一實施例中程式與元件為64MB)在存取時

第12頁 1250482 五、發明說明（9) 所必需的。 當繪圖元件存取820提供一位址，或MMU 810提供存取記 憶體之一系統位時，位址再安排級83 5便於該位址上作 業。位址再安排級8 3 5依據防護暫存器8 3 0之内容來檢查此 位址，以決定是否該位址係位於防護範圍之内。若該位址 係位於防護範圍之内，位址再安排級835則依據防護暫存 器8 3 0之其他資訊來轉換該位址，該項資訊指出在再安排 級840之記憶體是如何被組成。再安排位址空間84〇具有以 各種型態組成之記憶體以使記憶體和CPU間或和繪圖元件 間的轉換效率最佳化。兩種較佳的組成型態係線性及並排 型態。線性組、成之位址空間，例如線性空間8 4 3、8 4 9和 8 58均具有位址再安排級835之觀點而言，其每一位址鲁·係 逐一進入記憶體中。 並排位址，例如並排空間846、852及855，將被安排於 如圖7所不之型態，其中每一個並排在逐列計數之位置上 皆有位址，且在整體結構中，在下一個並排中的所有位址 之前以及在别一個並排中之所有位址之後的每一個位址皆 位於某一並排中。在一實施例中，並排係被限制於2kB的 大小，且並排之空間的寬度為2的次方。並排846、852及 855之間隔為並排空間的寬度。然而，並非並排内之所 位址均需1應至一真實之運算元，所以在標示為X之並排 空間84 6、 52及85 5之位址並不需對應至真實之運瞀元。 此外，該不需要之並排可對應至一拼湊記憶體（scotch memonO之分頁。習知本技藝之人士亦可設計該並排為不 j^〇482 、次小、形狀及限制， 述之其他方法安排。 於該並排之位址亦可以圖7所 it ^ ^ ΰα-. : 五、發明說明（1〇) 同大小 並排之空間·相嘗好用， 以 於圮憶體和繪圖元件或其形狀、大小可加以變化 近於最佳化之方式使it間傳送續圖運算元以最佳化或 應於繪圖標的或其表面^不二。因而其外型可設計成對 過裎能動態地安置戋打 〃解並排空間將在系統操作 許多方法完成，包含二。在並排空間之位址安排可以用 能包含以行為主（Υ__ ’之以列為主（x— axis)，但也可 回到圖8，存取再安』，或其他安排方法。

8 60 (繪圖轉換_查表緩衝^空間84 0之位址係透過GTLB

表）。GTT 86 5 :身俜在奋、絲配合^TT 865(繪圖轉換查 870，且不需要祐键係六在—實施例中儲存於系統記憶體、 的手统1 I# _ π ίΊ :子於分配給繪圖記憶體空間8 2 5之位址 用杳矣Γ ί部分。在一實施例中，㈣_和GTT <區μ』一μ、型/，該表格使一組位址與系統記憶體87〇 ^，域纪憶體87 5之一組位置產生關聯。如所週知的，TLB 或轉換表格可以用不同方法實現。然而，GTLB 86〇及口丁 8 65不同於其他TLB s或轉換表格係因其被指定為繪圖元件 所使用’且僅用來使繪圖運算元之位址與記憶體相關聯。 此限制並非出自GTLB 86 0或GTT 8 6 5的元件，而是出自使 用非出自GTLB 860及GTT 86 5之系統。GTLB 860最好能包 含於一記憶體控制集線器，而GTT 8 6 5可經由該記憶體控 制集線器存取。 系統記憶體8 7 0通常為一系統之隨機存取記憶體，但也

Η 第14頁 1250482_ 五、發明說明（11) 可以代表其他型式的儲存裝置。一些實施例中並不包含區 域記憶體8 7 5。區域記憶體8 7 5通常代表用於繪圖元件之記 憶體，且在系\统乏操作上並非需要。 本發明之技術内容及技術特點巳揭示如上，然而熟悉本 項技術之人士仍可能基於本發明之教示及揭示而作種種不 背離本發明精神之替換及修飾；因此，本發明之防護範圍 應不限於實施例所揭示者，而應包括各種不背離本發明之 替換及修飾，並為以下之申請專利範圍所涵蓋。

第15頁

Claims (1)

1250482 _案號 89100589_年月日__ 六、申請專利範圍 一第二記憶體； 一輸入元件； 一匯流排，其耦接至該第一記憶體及該輸入元件； 一繪圖元件； 一記憶體控制集線器，其耦接至該中央處理器、該匯 流排、該繪圖元件及該第二記憶體，該記憶體控制集線器 具有一繪圖記憶體控制元件，用以存取該第一記憶體及該 第二記憶體内的運算元，並且該記憶體控制集線器具有一 記憶體控制元件，用以存取該第一記憶體内的運算元；以 及 其中該繪圖記憶體控制元件將來自該中央處理器的一 繪圖運算元之虛擬位址轉換成一系統位址，該系統位址相 對應於該第一記憶體或該第二記憶體之一中的一繪圖運算 元位置。 4 · 一種存取記憶體之系統，包括： 一中央處理器； 一第一記憶體； 一第二記憶體； 一輸入元件，其耦接至該中央處理器； 一輸出元件，其耦接至該中央處理器； 一繪圖控制器； 一匯流排； 一記憶體控制集線器，其耦接至該中央處理器、該匯 流排、該繪圖元件、該第一記憶體及該第二記憶體，該記

O:\62\62183-940810.ptc 第18頁 1250482 _案號 89100589_年月日__ 六、申請專利範圍 憶體控制集線器具有一繪圖記憶體控制元件，用以存取該 第一記憶體及該第二記憶體内的運算元，並且該記憶體控 制集線器具有一記憶體控制元件，用以存取該第一記憶體 内的運算元； 其中該繪圖控制器利用該繪圖記憶體控制元件來存取 一組繪圖運算元，該組繪圖運算元係位於該第一記憶體或 該第二記憶體内；以及 其中該中央處理器利用該繪圖記憶體控制元件來存取 該組緣圖運算元。 5. 如申請專利範圍第4 項之系統，其中： 其中該繪圖記憶體控制元件利用一繪圖轉換表格來找 出位於該第一記憶體或該第二記憶體内的多個繪圖運算 元，該繪圖轉換表格具有一組一或多筆項目，該組項目中 的每筆項目都被組態以建立一虛擬位址與一系統位址之間 的關聯性，該系統位址適用於該第一記憶體或該第二記憶 體之一的運算元位置；以及 該中央處理器可修改該繪圖轉換表格之項目。 6. 如申請專利範圍第5 項之系統，其中： 該繪圖轉換表格係儲存在該第一記憶體或該第二記憶 體之一中。 7 ·如申請專利範圍第6 項之系統，進一步包括： 一本機記憶體，其耦接到該記憶體控制集線器，該本 機記憶體被組態以儲存繪圖運算元。 8.如申請專利範圍第6 項之系統，其中：

O:\62\62183-940810.ptc 第19頁 1250482 _案號89100589_年月日_Hi_ 六、申請專利範圍 該繪圖記憶體控制元件維護一組防護暫存器，該組防 護暫存器儲存用於定義位於該第一記憶體或該第二記憶體 中之繪圖運算元的位置組織；以及 該繪圖記憶體控制元件包含一位址再安裝級，該位址 再安裝級利用該組防護暫存器來判定相對應於一繪圖運算 元虛擬位址的系統位址。 9 . 一種存取記憶體之方法，包括： 一中央處理器存取一位於一虛擬位址處的運算元； 一記憶體控制元件判定該運算元是否是一繪圖運算 元； 如果該運算元不是一繪圖運算元，則該記憶體控制元 件存取位於一相對應於該虛擬位址之系統位址處的運算 元；以及 如果該運算元是一繪圖運算元，則該記憶體控制元件 的一繪圖記憶體控制元件存取位於一相對應於該虛擬位址 之系統位址處的運算元，可在一第一記憶體或一第二記憶 體之一中存取運算元。 1 〇.如申請專利範圍第9 項之方法，進一步包括： 一繪圖元件存取位於一並排記憶體空間中之一位址處 的繪圖運算元。 1 1 .如申請專利範圍第9 項之方法，其中： 該繪圖記憶體控制元件利用一來自一繪圖轉換表格的 項目，以便判定相對應於該繪圖運算元虛擬位址的系統位 址，該繪圖轉換表格具有一組一或多筆項目；

O:\62\62183-940810.ptc 第20頁 1250482 _案號89100589_年月日__ 六、申請專利範圍 並且進一步包括由該中央處理器來修改該繪圖轉換表 格之項目。 1 2 ·如申請專利範圍第1 1 項之方法，其中： 該繪圖記憶體控制元件包含一位址再安裝元件，該位 址再安裝元件判定該繪圖運算元是否位於一線性記憶體空 間或一並排記憶體空間中。 1 3 . —種存取記憶體之系統，包括： 一中央處理器； 一第一記憶體； 一第二記憶體；以及 一記憶體控制器，其耦接至該中央處理器、該第一記 憶體及該第二記憶體，該記憶體控制器具有一繪圖控制元 件及一記憶體控制元件，該繪圖控制元件判定該中央處理 器所存取的一運算元是否是一繪圖運算元，如果該運算元 是一繪圖運算元，則該繪圖控制元件將該運算元的位址轉 換成一相對應於該第一記憶體或該第二記憶體之一中運算 元位置的位址。

O:\62\62183-940810.ptc 第21頁