TWI249105B - An apparatus and method for data bus power control - Google Patents

Description

1249105 玖、發明說明： 本專利係有關於在2002年12月11日申請的專利名稱” An Apparatus and Method For Address Bus Power Control”、與指 定的專利案號_、檔案號碼42.P15268。 【發明所屬之技術領域】 本發明的一或多個具體實施例通常係有關於積體電路與 電腦系統設計的領域。更明確而言，本發明的一或多個具 體實施例係有關資料匯流排電源控制之方法及裝置。 【先前技術】 在電腦系統裝置之間的通訊典型是使用互接此裝置的一 或多 '個匯流排來執行。這些匯流排可耦合兩裝置的專屬匯 流排、或經由許多單元與裝置（例如，匯流排裝置）而多工處 理的非專屬匯流排。而且，在一電腦系統中的匯流排可專 門用來傳送一特殊類型的資訊。例如，由位於美國加州聖 塔克拉羅（Santa Clara)市的英特爾（Intel)公司發展的x86微 處理器結構包括使用分別傳送位址、資料與控制信號的位 址、資料與控制匯流排的三個匯流排系統。 · 在使用例如 Pentium⑧Pro、Pentium®2、Pentium®3 或 Pentium^電腦的進階結構與處理器的電腦系統中，匯流排 處理典型是以一管線方式發生。明確而言，在一先前的處 理請求送出後，下一記憶體存取便會開始；而且在另一匯 流排處理開始之前，所有元件或一匯流排處理階段市不需 要完成。因此，來自許多匯流排裝置的請求可隨時發生。 匯流排處理的管線是透過分開的資料與位址匯流排幫助。 87687 1249105 當-請求的位址在位址匯流排上傳送時，對應在位址匯流· 排的先前送出-位址的資料（或信號）會在資料匯流排上$ 回0 大量的研究與系統結構設計的努力是针對電腦系統的資 料輸㈣。例如資料管線、非順序執行等的技術允許具明 顯較高時脈率與世界級效率的進階結構與處理。 此外，此研究及結構設計使膝上型電腦、手持裝置、個 人數位輔助（PD As)等的行動市場變得可能性。不幸地，當 另一電源不能使用時，此行動台會受限於由相對的行動平 _ 台所使用電池壽命需要的執行時間。來自一附加電池的電 源會·在一相當短的時間内耗盡，此是因一行動台的複雜度 而定。部份是此由於在平台的許多電子元件會甚至在當他 們未被使用時持續消耗電力。 【發明内容】 資料匯流排電源控制的方法與裝置將描述。在一具體實 知例中’方法包括係根據一電源控制信號而在處理資料階 段前啟動一處理器的資料匯流排輸入感測放大器。只要啟 鲁 動’資料匯流排輸入感測放大器便可捕捉資料階段期間提 · 供的資料。如果在一預定範圍内沒有進一步資料階段，在 資料階段完成之後，處理器的資料匯流排輸入感測放大器 然後根據電源控制信號而關閉。結果，由於資料匯流排輸 入感測放大器，所以功率消耗可在資料匯流排不動作週期 期間減少或避免。 87687 1249105 【實施方式】 在下面的描述中，許多特殊細節例如信號與匯流排的實 施、大小與名稱、系統元件的類型與關係、及邏輯劃分/整 合選擇的許多特殊細節將說明，為了要提供更完全了解。 然而，熟諳此技者可了解到本發明可在沒有此特殊細節來 實施。在其他範例中，控制結構與閘位準電路並未詳細顯 不，為了不致於造成對本發明的模糊。在技術與包括所逑 的平常技術的可於適當實驗來實施適當的邏輯電路。 資料匯流排電源控制的方法與裝置將描述。在一具體實 施例中，方法包括係根據一電源控制信號而在處理資料階 段前啟動一處理器的資料匯流排輸入感測放大器。只要啟 動’資料匯流排輸入感測放大器便可捕捉資料階段期間提 供的資料。如果在一預定範圍内沒有進一步資料階段，在 資料階段完成之後，處理器的資料匯流排輸入感測放大器 然後根據電源控制信號而關閉。結果，由於資料匯流排輸 入感測放大器，所以功率消耗可在資料匯流排不動作週期 期間減少或避免。 圖1描述一電腦系統的先前處理器（CPU) 110與記憶體控 制器（MCH)配置圖。如圖所示，中央處理單元110包括輸入 緩衝器112，其可捕捉經由一處理器系統匯流排或前端匯流 排（FSB) 102的資料線而接收的資料。中央處理單元110的輸 入緩衝器112包括複數個資料匯流排輸入感測放大器114 (114_1、…、114-N)，並耦合來感測經由FSB 102的一資料 匯流排部份而傳送給中央處理單元110的資料。 87687 -8 · 1249105 對於中央處理單元110而言，資料匯流排輸入感測放大器 114會持續啟動下列系統初始化。當啟動時，資料輸入感測 放大器114會在行動台增加電池汲流的情況消耗電源。此 外，當持續啟動時，感測放大器會增加周圍溫度。 請即參考圖2，其描述一具體實施例的處理器（中央處理 單元）。對於在圖2顯示的具體實施例而言，中央處理單元 300是一行動台中央處理單元。可了解到，對於其他具體實 施例而言，中央處理單元300可以是不同類型的處理器，包 括例如一數位信號處理器、一繪圖處理器、一後入處理器 等。 如圖所示，中央處理單元300包括如圖所示整個當作輸入 緩衝器310的輸入緩衝器。輸入緩衝器310包括N個資料輸入 感測放大器320 (320_1、…、320_N)。感測放大器320具有耦 合到内部資料匯流排信號線（pdata) 322 (322_1、 的輸出p輸入緩衝器310亦耦合到額外的内部資料及/或控 制線。對於一具體實施例而言，感測放大器320具有耦合到 一前端匯流排（FSB) 330的複數個資料線FSB D [0..M]的輸 入0 對於一具體實施例而言，FSB 330是與Pentium® 4處理器 前端匯流排協定相容，而且其觀點是在2001年11月1日出版 的美國專利案號2001/0037421 A1中描述。FSB 330包括64 條資料線FSB D[0..63]，其中FSB是與Pentium%處理器前端 匯流排相容。對於其他具體實施例而言，可了解到FSB 330 能與一不同匯流排協定相容，及/或包括不同數量的資料 87687 -9- 1249105 線。 . 請持續參考圖2,對於一具體實施例而言，輸入緩衝器310 進一步包括一閂鎖352，該閂鎖係耦合來接收與FSB 330有 關的一匯流排時脈（BCLK)信號與一資料匯流排電源控制 (DPWR#)信號3 50。對於一具體實施例而言，DPWR4信號是 從例如一晶片組裝置（未在圖顯示）接收，而且該晶片組裝置 是在FSB 330上進一步耦合到中央處理單元300。閂鎖352 的一輸出係耦合來啟動該等資料輸入感測放大器320的每 一者的輸入。 在操作上，當BCLK信號傳輸時，閂鎖352便會鎖控 DPWR#信號的狀態。輸入緩衝器3 10的資料輸入感測放大器 320係響應DPWR#信號確定而經由資料線FSB D [0..N]捕捉 來自FSB 330的請求資料。相反地，輸入資料感測放大器係 響應DPWR#信號不確定而關閉。當輸入感測放大器關閉 時，由於輸入緩衝器提供一偏壓電流，所以他們的功率消 耗（主要是熱消耗功率（TDP))會降低。 圖3是圖2的中央處理單元300可有利使用的一具體實施 例的系統500方塊圖。除了中央處理單元300之外，系統500 包括：一記憶體控制器（在一具體實施例中稱為一記憶體控 制集線器（MCH) 510)、與一輸入/輸出（I/O)控制器（在一具體 實施例中稱為一輸入/輸出控制集線器（ICH) 530VMCH 510 與ICH 530是整個稱為一晶片組502。MCH 510係經由FSB 330而耦合到中央處理單元300,並經由匯流排150而耦合到 ICH 530。而且，耦合到MCH 5 10是主記憶體520與一或多 87687 -10- 1249105 個繪圖裝置550。在一具體實施例中，繪圖裝置可整合在 MCH。 系統500的一輸入/輸出子系統包括耦合到ICH 530的各 種不同類型的輸入及/或輸出裝置，例如一硬碟（HDD) 210 、一或多個USB埠190是經由一萬用串列匯流排（USB) 192 而耦合到ICH 530，及/或一或多個週邊元件互接（PCI)裝置 180是經由一對應匯流排182而耦合到ICH。此外，對於一些 具體實施例而言，一或多個聲頻通道170及/或區域網路 (LAN)介面220亦耦合到ICH 530。 在一具體實施例中，FSB 330是與Pentium® 4處理器前端 匯流·排相容，而且是包括位址、資料與控制部份（或者在此 稱為位址、資料與控制匯流排）的管線資料匯流排。 耦合到FSB 330的裝置在此亦稱為與FSB 330有關的匯流 排裝置。對於一具體實施例而言，三類型的裝置可在FSB 330 :請求裝置、響應裝置、與探詢裝置。一請求裝置係透 過送出一請求（例如一記憶體、或輸入/輸出讀取或窝入請求） 而開始處理的一裝置。一響應裝置是例如一輸入/輸出目標 或一記憶體目標的處理目標。探詢裝置是典型與在快取記 憶體有關的匯流排上的裝置。對於其他具體實施例而言， 匯流排裝置能以不同方式分類。 在FSB 330是一管線匯流排情況，匯流排處理是分成數個 階段，而且多重處理可重疊。明確而言，在另一匯流排處 理開始之前，所有元件或一匯流排處理階段不需要完成。 如在此的使用，術語’’處理’’表示與單一匯流排存取請求 87687 -11- 1249105 有關的一匯流排動作。一處理包括數個階段，每個階段是 與特殊组的匯流排信號有關’而且該特殊組的匯流排信號 能與特殊類型的資訊通訊。對於一具體實施例而言，階段 包括例如一仲裁階段、一請求階段、一探詢階段、一響應 階段、及/或一資料階段。 在請求階段，請求裝置是在FSB 33〇上驅動請求控制與位 址資訊。在一隨後探詢階段期間，它便可判斷在資料區域 儲存後是否尋找，及/或處理是否可能以先前關鍵所在處理 有關的順序來完成。在一響應階段，一響應裝置會對請求 裝置資訊報告，以表示請求的處理是否成功或失敗。如果 請求的處理包括資料傳輸，一資料階段（亦稱為一資料傳輸 階段）可響應一資料預備好（DRDY#)信號確定而開始。 如圖3所示，在一具體實施例中，上述DpWR#信號可透過 當作一部份FSB 330的MCH 510來確定及不確定。在一具體 實施例中，MCH包括一控制器512 (在此亦稱為一匯流排介 面），以確定及不確定DPWR#信號。在另一具體實施例中， 控制器512是在耦合到FSB 330的其他機構/裝置上提供。控 制器512造成確定及不確定01>界&#信號的方式將在下面詳 細討論。 在一具體實施例中，控制器512以確定及不確SDpwr# 信號，使得中央處理單元300的輸入資料感測放大器32〇可 在FSB 330上沒有資料動作期間關閉，並在資料傳輸操作之 前啟動。對於一具體實施例而言，控制器是根據一處理請 求類型而決定預期資料存取時間，以獲得請求的資料。根 87687 •12· 1249105 據預期存取時間，控制器512可確定DPWR #信號，使得中 央處理單元300的感測放大器320可在感測提供的資料時啟 動。只要資料階段在如果在一預定時間框（例如一特定數目 的時脈週期）中沒有輸入資料階段而完成，控制器512便會 不確定DPWR#信號，以減少感測放大器的功率消耗。 圖4描述一具體實施例的DPWR#信號時序圖。時序圖顯示 一匯流排時脈（BCLK)信號410的時脈週期T1_T14，其可用 來提供BCLK信號、一位址選通信號（ADS#) 420、DPWR# 信號350、一資料忙碌（DBS Y#)信號430、一資料預備好 (DRDY#)信號440、其每個信號是一部份的FSB 330，而且 一信號455表示在FSB 330的資料匯流排部份上的活動。在 FSB 330與Pentium⑧4處理器前端匯流排協定相容的具體實 施例，除了 DPWR#信號之外的上述信號是根據對應 Pentium、處理器前端匯流排信號而定義及工作。 對於上述的信號而言，在信號名稱結尾符號表示相關 的信號是一主動低信號（即是當相關信號是在一邏輯低電 位位準時的使用信號）。可了解到主動高電位信號可取代在 相關電路對應變化使用，以提供類似功能。此外，對於一 具體實施例而言，一或多個FSB 330信號是低電壓擺動信 號，而且該低電壓擺動信號具有小於全擺動的電壓擺動。 在圖4描述的範例處理中，例如中央處理單元300的一請 求裝置可透過確定在T1的ADS#信號而開始一讀取處理請 求。例如MCH 510的一響應裝置，與在一具體實施例中MCH 的控制器512可取樣相關位址資訊，並偵測請求讀取處理的 87687 -13- 1249105 類型。根據請求的讀取處理類型，控制器512可決定與請求 有關的一預期資料存取時間，以決定一資料傳遞時脈週期。 控制器512然後在識別的資料傳遞時脈週期之前，可於一 預疋數量的時脈週期來確定DpwR#信號，以在資料到達資 料匯流排之前，可提供充足時間給要啟動的請求裝置（中央 處理早7G300)的感測放大器。通常，識別的資料時脈週期是 在執行處理中經由響應裝置機構所消耗處理時間的函數。 例如，如果響應裝置機構（例如，MCH 510)確認一，，讀取”處 理消耗12時脈週期，那麼在一"讀取"處理請求後，控制器 512可在12個週期屆滿前確定DpwR#信號（所以請求裝置的 感測放大器可及時激勵接收請求的資料）。 注意’一響應裝置會於不同處理呈現不同反應（例如，分 別在下面圖5 A與5B詳細描述的，，頁錯失處理，，的14個時脈週 期與在頁空白的”部份讀取”處理的〗2個時脈週期比較）。結 果’經由各種不同處理的響應裝置的響應時間的特徵，因 此’對於支援的每個類型處理而言，控制器512可確定 DPWR#信號。注意，一請求裝置使用各種不同類型的基本 技術（例如’不同半導體製造處理）實施時，同樣地，一處理 所消耗的時間量會隨著不同具體實施例而變化。同樣地， 可了解到在圖4與5A至5F之後在範例中所確認DPWR#信號 的特殊時脈週期時間是從許多不同可能具體實施例選取。 對於圖4顯示的範例而言，為了說明目的，假設控制器512 是將資料傳遞時脈週期決定在T12。此外，對於顯示的具體 實施例而言，假設時脈週期的預定數量是2，使得控制器可 87687 -14· 1249105 如圖所示將DPWR#信號維持在T10。了解到，對於其他具 體實施例而言，不同數量的時脈週期或時間的另一度量可 用來將DPWR#信號確定從請求資料的預期有效性分開。 此外，對於一些具體實施例而言，響應裝置可維持在資 料傳送前超過預定數量時脈週期的DPWR#信號，但是小於 在實際資料傳送前的預定數量時脈週期，為了要進一步確 保資料到達時，資料感測放大器已準備好。對於此具體實 施例而言，響應裝置會延遲資料傳送，為了確保在DPWR# 信號確定與在資料匯流排上傳送與預備好資料間的預定分 離。 中央處理單元300是在T11的匯流排時脈信號升緣上將 DPWR#信號取樣，並將DPWR#信號提供給感測放大器320 ，使得他們可在時脈週期T12啟動。DRDY#信號是在T12由 響應裝置確定，而且請求資料是經由中央處理單元300捕捉。 只要資料已傳送，響應裝置（在此範例的MCH 510)便會造 成DRDY#信號不確定。對於一些具體實施例而言，控制器 512亦同時造成DPWR#信號不確定。對於其他具體實施例而 言，如果指示給中央處理單元300的額外資料階段可在如下 詳細討論的一特定時間框中預期，DPWR#信號可確定。 中央處理單元330是在時脈週期T14偵測DPWR#信號不 確定，此能使感測放大器320稍後啟動。在此方式中，對於 圖4描述的範例處理而言，感測放大器可於接近整個處理的 13個時脈週期之中的2個時脈週期被激勵（即是致能），而比 先前的方法更能節省電源。 87687 -15- 1249105 為了要進一步描述一些具體實施例的操作，圖5 A係根據 一具體實施例而描述在一頁錯失期間的DPWR#與資料輸入 感測放大器320操作時序圖。如前述，響應裝置是在匯流排 時脈T1上透過在ADS#信號維持之後取樣處理位址資訊而 偵測一讀取處理。在描述的具體實施例中，請求資料的一 頁錯失稍後會使響應裝置（T14)回到請求資料14時脈週 期。結果，資料輸入緩衝器感測放大器320會保持關閉，直 到他們在時脈週期T14期間啟動為止。同樣地，控制器512 可計算如T14的資料階段時脈週期。 持續於分開DPWR#信號確定與請求資料到達的預定數量 時脈·週期是2的前述範例，控制器512是在匯流排時脈週期 T12造成DPWR#信號350的確定。請求裝置是在匯流排時脈 T13的升緣取樣DPWR#信號，並在匯流排時脈週期T14透過 啟動感測放大器而反應。在匯流排時脈T16，響應裝置可不 確定DRDY#信號440，而且控制器512會造成DPWR#信號 350的不確定，以表示在匯流排時脈T16的資料階段完成。 因此，如圖5A所述，對於此特殊範例而言，根據資料輸入 緩衝器感測放大器的啟動及/或關閉可提供的電源節省是 約12個時脈週期。 在一具體實施例中，DPWR#信號可在資料階段完成時脈 週期T16期間保持確定以啟動感測放大器320使用一來源同 步選通方法，以允許在DRDY#信號不確定之後的下一時脈 上補捉資料。 圖5 B係根據一具體實施例而描述一部份讀取操作的時序 87687 -16- 1249105 圖。如圖所示，ADS#信號420是在匯流排時脈T12造成一資 料階段的匯流排時脈T1確定。如圖所示，假設在前述範例 討論的相同兩個時脈視窗，輸入緩衝器310的資料輸入感測 放大器320係響應在時脈週期T10確定及在時脈週期T13不 確定的DPWR#信號而在匯流排時脈T12啟動，及在匯流排 時脈T14關閉。對於此範例而言，資料感測放大器320可於 整個處理13個時脈週期中的大約2個週期啟動啟動，使的相 較於先前方法的電源節省可於輸入緩衝器實施。 圖5C係根據一具體實施例而描述一快取線猝發讀取的範 例操作時序圖。如圖所示，控制器512會在匯流排時脈週期 T10造成DPWR#信號350的確定，並在匯流排時脈週期T11 透過中央處理單元300取樣，使得由於傳遞延遲，資料輸入 感測放大器320可在匯流排時脈週期T12啟動。對於此範例 而言，響應裝置可確定DBSY#信號430，以表示資料匯流排 330亦於下一時脈週期（T13)被響應裝置佔用。因此，資料 輸入感測放大器可在時脈週期T12與T13期間捕捉資料 472，其中時脈週期T12與T13具於相同時間週期維持的 DRDY^DPWR#信號是在時脈週期T14(實質與DRDY#的不 確定對準）不確定，而且感測放大器320是在時脈週期Τ15 (未在圖顯示）期間關閉。 圖5D係根據一具體實施例而描述DRDY#信號440不動作 期間的一猝發讀取處理時序圖。在一具體實施例中，系統 500可例如建構成具64位元資料匯流排寬度（除了控制與來 源同步信號之外）的單一通道DDR平台。對於此範例而言， 87687 -17· 1249105 DDR傳輸率是例如每個匯流排時脈週期具有16個位元，而 FSB傳輸率是例如每個匯流排時脈週期具有32個位元組，而 且FSB 30是與Pentium® 4處理器前端匯流排相容，因此是4 個位元組一組的泵作用。 如前述，控制器512是在匯流排時脈週期T10造成DPWR# 信號350的確定，並在匯流排時脈週期T11透過中央處理單 元300取樣，由於傳遞延遲，使得資料輸入感測放大器320 可在匯流排時脈週期T12啟動。由於不平衡的傳輸率，所以 在T13的資料傳輸會有間隙。換句話說，響應裝置沒有下一 32個位元組預備好傳送，直到匯流排時脈T14為止。因此， DRI>Y#信號440會在時脈週期T13期間不確定，而且當下一 32位元組預備好傳送時，可在時脈週期T14期間重新維持。 如圖所示，DBS Y#信號430是在T12與T13維持，以表示FSB 330資料匯流排是在T14由響應裝置佔用。因此，控制器512 是要在T10造成DPWR#信號350的確定，並造成在T15的信 號不確定是與最後的DRDY#信號440對準。 圖5E係根據一具體實施例描述而描述讀取資料返回是在 其間沒有閒置時脈緊接發生的範例管線匯流排時序圖。對 於描述的範例而言，系統500可提供一雙通道DDR記憶體結 構，但是其他記憶體方法可用於其他具體實施例。如前述， 控制器512是在匯流排時脈週期T10中造成DPWR#信號350 的確定，其中兩個時脈週期是在資料階段傳輸流之前。在 描述的範例中，三個讀取處理（Rl、R2與R3)是被請求。 有關處理R1的資料傳輸是在匯流排時脈週期T12開始，並 87687 -18 - 1249105 在匯流排時脈ΤΙ3結束。處理R2的資料傳輸是在匯流排時脈 Τ14開始，並在匯流排時脈Τ15結束。在描述的具體實施例， 控制器512不會在緊接的資料傳輸之間造成DPWR#信號350 不確定，為了要允許感測放大器保持整個資料流暢通。控 制器512是在與處理R3的最後DRDY#信號440對準的匯流 排時脈Τ16中造成DPWR#信號350的不確定。對於描述的具 體實施例而言，一等待狀態是在匯流排時脈週期Τ16上插 入，而且DPWR#信號3 50不能由中央處理單元300取樣，直 到匯流排時脈週期T17 (未在圖顯示）為止，為了要允許捕捉 來源同步接收資料。對於其他具體實施例而言，不同數量 的等·待狀態是在資料預備好信號不確定與資料匯流排電源 控制信號不確定之間插入。 圖5F係根據一具體實施例而描述來自單一通道DDR記憶 體的一管線讀取時序圖。如圖5F所述，兩個讀取處理（R1 與R2)是透過三個時脈週期而分開。處理R1是在匯流排時脈 週期T1發生，而處理R2是在匯流排時脈週期T4發生（未在圖 5F顯示）。相關資料是在匯流排時脈週期T12開始送回.。在 此特殊範例中，由於請求裝置已從一通道DDR記憶體請求 讀取的資料，所以響應裝置需要確定一等待狀態。因此， 控制器512是在與處理R2的最後DRDY#信號440不確定對 準的匯流排時脈T1 8造成DPWR#信號350的不確定。如圖所 示，控制器512不會在匯流排時脈T15造成DPWR#信號不確 定，為了要在DPWR#信號350確定間提供預定時脈間隙（在 此範例是兩個時脈週期），直到第一DRDY#信號440發生為 87687 -19- 1249105 止。 額外選擇性具體實施例包括具有在晶片i窝回緩衝器的 一晶片組情況，其中控制器512能造成DPWR#信號與來自一 位置選通（例如ADS#信號）確定的大約三個時脈的探詢階段 起的確足。在一具體貫施例中，此允許在一匯流排協定 分配的時間上資料傳輸。在一具體實施例中，由此一匯流 排協定所允許的時間是來自位址選通ADS#信號確定的五 個時脈’並提供探_結果的兩個時脈週期。 此外，在如圖4所述的電腦系統500中，在一具體實施例， 母個匯流排裝置可維持目前處理的所有處理的記錄、目前 每個·處理的階段，與在每個階段期間的相對裝置所具有的 責任（如果存在）。同樣地，為了要在適當處理的每個階段上 與匯流排（FSB 330)正確互動，每個裝置可維持一輸入/輸出 處理件列或排序彳宁列（IOQ)。因此，只要一處理保證表示處 理現將完成的一響應，請求裝置便可將處理從IOQ刪除。同 樣地，在另一具體實施例，DPWR#信號可維持確定，直到 請求裝置的IOQ是空白為止。 雖然有關時序的資料匯流排電源控制的數個特殊範例是 在上面使用一特殊匯流排協定與特別信號描述，但是可了 解到另一具體實施例的資料匯流排、電源控制方法能以不 同匯流排協定與信號實施。此外，雖然資料匯流排電源控 制信號主要是參考中央處理單元讀取處理描述，但是可了 解到各種不同具體實施例的資料匯流排控制方法同樣可應 用在其他處理，以使資料傳遞給一請求裝置。例如’對於 87687 -20- 1249105 一些系統而言，進階可程式中斷控制器（APIC-未在圖顯示） 處理是定義為”寫”處理，但是將資料送回給中央處理單 元，因此，一具體實施例的資料匯流排電源控制方法可用 來減少功率消耗。 資料匯流排電源控制的方法是在圖6描述的流程圖600中 描述。在處理方塊602，一響應裝置可偵測資料送回給請求 裝置（例如一讀取處理）的一處理。在處理方塊604，響應裝 置可決定資料預期何時傳遞。在處理方塊606，響應裝置會 造成DPWR#信號確定，以允許請求裝置的感測放大器接收 資料。 在‘處理方塊608，響應裝置係根據傳送給請求裝置的資料 完成來決定何時造成DPWR#信號不確定。在處理方塊610， 響應裝置會造成DPWR#信號不確定，以使輸入感測放大器 關閉。 在一具體實施例中，只要一讀取處理的資料階段完成， DPWR#信號會造成不確定。大體上，只要DRDY#信號不確 定，一讀取處理的資料階段便完成。然而，在一具體實施 例中，資料輸入感測放大器的關閉會延遲一或多個時脈週 期，以等待在DRDY#信號不確定之後的週期，其中DRDY# 信號可用來使來源同步接收資料在匯流排上傳遞，而且來 源同步接收資料是在DRDY#信號不確定之後提供。 圖7係根據一具體實施例而描述造成電源控制信號 DPWR#不確定的一额外技術流程圖。在處理方塊700，響應 裝置可決定是否有一額外將來處理（造成傳送回給請求裝 87687 -21- 1249105 置的資料）。如果此-額外處理並未被偵測，在處理方塊 川’響應裝置可判斷目前處理的資料階段完成的—時脈週 期是否_到。只要被_，在處理方塊714，電源控制信 號DWPR#便會造成不確定。 相反地，如果一额外處理（將資料送回給請求裝置）被偵 測’在處理方塊7G4’ -資料階段完成時脈週期便會於额外 的處理決定。只要偵測到資料階段完成時脈週期，在處理 $塊706’在額外處㈣資料完成時脈週期與—目前處理的 資料階段完成時脈週期之間的許多時脈週期可決定。在處 理方塊708,可判斷決定的時脈週期數量是否小於或等於時 脈週期的預定數量。當處理方塊7〇6的決定時脈週期是小於 時脈週期的預定數量時，在處理方塊71〇，DpWR#信號不確 定會延遲，以允許請求裝置的感測放大器保持啟動來接收 額外處理的將來資料。 因此，在處理方塊712, DPWR#信號不確定會持續延遲， 直到額外處理的一資料階段完成時脈週期被偵測為止。只 要被偵測，在處理方塊714, 1)1>评11#信號便會造成不確定。 鈥料匯流排電源控制的方法是在圖8描述的流程圖8〇〇中 描述。在處理方塊802 ,請求裝置（例如一中央處理單元）會 發出一請求處理而造成資料送回給請求裝置（例如讀取處 理）。在處理方塊804，在接收資料之前，請求裝置可偵測 DPWR#信號確定，造成請求裝置的資料輸入感測放大器允 許接收請求的資料。在處理方塊806，請求裝置可接收請求 的資料。在處理方塊808,請求裝置可偵信號不確 87687 -22- 1249105 定，造成請求裝置的資料輸入感測放大器關閉而減少功率 消耗。 圖9描述使用揭示的技術而描述一設計的模擬、模仿及製 的各種不同設計表示或格式的方塊圖。表示設計的資料 旎以冻多方式來設計。首先，如在模擬的使用，硬體可使 用硬體描述語言、或另一功能描述語言來表示，其本質可 挺供设计的硬體如何預期執行的一電腦化模型。硬體模型 910是儲存在儲存媒體900 (例如，一電腦記憶體），所以模 型可使用模擬軟體920來模擬，以將一特殊測試組93〇應用 到硬體模型，以判斷是否預期真正的功能。在一些具體實 施例中，模擬軟體不被記錄、捕捉或包括在媒體。 此外，使用邏輯及/或電晶體閘的一電路位準模型可在設 计處理的些階段上產生。模型有時可透過使用可程式邏 輯來形成模型的專屬硬體模擬器而同樣模擬。進一步的此 模擬颏型可以是一模仿技術。無論如何，可重建硬體是包 括機器可讀媒體的另一具體實施例，而且該機器可讀媒體 可儲存使用揭示技術的一模型。 而且，在一些階段上的多數設計可到達表示在硬體模型 中各種不时置實際配置的資料位_。在傳統半導體製造 技術使用的情況’表示硬體模型的資料可以是指定在不同 光罩層或光罩上是否出現各種不同特徵，而且該等不同光 罩層或光罩可用來產生積體電路。再者，表示積體電路的 此資料可具體實施在電路邏輯中揭示的技術，而且資料可 模擬或製造來執行這些技術。 87687 -23- 1249105 在〃又计的任何表示中，資料可儲存在任何形式的機器可 續媒& ° 一光學或電波960可調變或產生來傳送此資訊，— 圮憶體950或例如磁碟片的一磁或光學儲存94〇可以是機器 可謂媒體。it些媒體之任—者可運送設計資訊。如此，術 浯運迗”（例如，運送資訊的一機器可讀媒體）涵蓋在一儲 存裝置上儲存的資訊、或編碼或調變成一載波的資訊。插 t 〃又计或特殊设計的位元組是（當在例如一攜帶器或儲存 媒體的機器可讀媒體中具體實施時）可在本身内外封裝，或 由供進一步設計或製造的其他所使用的物件。 五一具體警ife例 可了解到，對於其他具體實施例而言，一不同系統建構 可使用。例如，當系統5〇〇包括單一中央處理單元3〇〇時， 對於其他具體實施例而言，一多處理器系統（其中一或多個 處理器可類似上述中央處理單元300的建構與操作）可從各 種不同具體實施例的資料匯流排電源控制方法獲益。例如 伺服器、工作站、桌上型電腦系統、遊戲系統、嵌入式電 腦系統、開關伺服器等的進一步不同類型系統或不同類= 電腦系統可用於其他具體實施例。 揭示的具體實施例、修改與變化可於揭示的具體實施例 中達成，而保持在如文後申請專利所定義本發明具體實施 例的範圍内。 【圖式簡單說明】 本發明的各種不同具體實施例是經由範例描述，而不限 制在文後的附圖，其中： 87687 •24- 1249105 圖1描述一先前處理器與記憶體控制集線器的方塊圖。 圖2係根據一具體實施例而描述具有一輸入緩衝器的處 理器方塊圖。 圖3係根據一具體實施例而描述一系統平台的方塊圖。 圖4係根據一具體實施例而描述一時序圖。 圖5A-5F係根據不同具體實施例而描述時序圖。 圖6係根據一具體實施例而描述一方法的流程圖。 圖7係根據一具體實施例而描述一方法的流程圖。 圖8係根據一具體實施例而描述一方法的流程圖。 圖9透過使用揭示的技術而描述一設計的模擬、模仿與製 造的洛種不同設計表示或格式的方塊圖。 【圖式代表符號說明】 112, 310 輸入緩衝器 102, 330 處理器系統匯流排或前端匯流排 114 資料匯流排輸入感測放大器 352 閂鎖 320 資料輸入感測放大器 350 DPWR#信號 300 中央處理單元 550 繪圖裝置 512 用以確定/不確定電源信的控制器 120, 510 記憶體控制器 520 主記憶體 150,182 匯流排 87687 -25- 硬碟 區域網路介面 輸入/輸出控制集線器 聲頻通道 週邊元件互接裝置 USB埠 萬用串列匯流排 晶片組 快閃基本輸入輸出系統 系統 -26-

Claims (1)

1. 123959號專利申請案 申請專利範圍替換本(94年4月） 捨、申請專利範園： 1 · 一種匯流排裝置，其包< 一控制器，以讀取從一請求裝置送出的資料處理請 求’該制器係響應該請求而造成一資料匯流排電源控 制信號確定，該資料匯流排電源控制信號可在該請求裝 置接收資料之前啟動該請求裝置的一組輸入資料感測放 大器。 2·如申請專利範圍第丨項之匯流排裝置，其中該控制器會造 成该資料匯流排電源控制信號不確定，以關閉輸入資料 感測放大器組，該控制器係根據一資料傳輸的完成而造 成不確定。 3·如申請專利範圍第1項之匯流排裝置，其中該控制器會造 成該資料匯流排電源控制信號不確定將輸入資料感測放 大森組關閉，該控制器是根據一資料傳輸的完成，而且 如果在一預定時脈週期内未排程將資料傳送給請求裝 置，而造成不確定。 4·如申印專利範圍第1項之匯流排裝置，其中該控制器可決 定與请求有關的一資料傳遞週期，該控制器可於在資料 傳遞週期前的一預定數量時脈而造成該資料匯流排電源 控制信號確定。 5·如申請專利範圍第丨項之匯流排裝置，其中該匯流排裝置 為一晶片組。 6.如申請專利範圍第1項之匯流排裝置’其中該匯流排裝置 為一記憶體控制器。 87687-940415.doc 1249105 。如申請專利範圍第1項之匯流排裝置，其中該請求裝置為 —處理器。 8·如申請專利範圍第1項之匯流排裝置，其中該控制器可決 疋與請求有關的一資料傳遞週期，該控制器可於資料傳 遞週期前的至少兩個時脈週期造成該資料匯流排電源控 制信號確定。 9· 一種匯流排裝置，其包含·· 一匯流排的介面，該介面係響應在匯流排請求資料上 的一分開裝置而造成一資料匯流排電源控制信號確定， 該資料匯流排電源控制信號允許一請求裝置的一組輸入 資料感測放大器接收資料。 10·如申請專利範圍第9項之匯流排裝置，其中該介面會造成 攻'貝料匯流排電源控制信號不確定，以關閉輸入資料感 測放大器組，該介面係根據資料傳輸的完成而造成不確 定。 U·如申請專利範圍第9項之匯流排裝置，其中該介面會造成 該資料匯流排電源控制信號不確定，以關閉輸入資料感 測放大器組合，該介面係根據一資料傳輸的完成，而且 如果在一預定時脈週期中沒有排程傳送給請求裝置的資 料，則造成不確定。 12·如申請專利範圍第9項之匯流排裝置’其中該匯流排裝置 是要決定與請求有_資料傳遞週期，而且該匯流排裝 置可於在資料傳遞週期前的—狀數量時脈週期造成該 資料匯流排電源控制的確定。 87687-940415.doc 1249105 13·如申請專利範圍第12項之匯流排裝置，其中該等時脈週 期的預定數量為至少2個時脈週期。 14·如申請專利範圍第9項之匯流排裝置，其中該匯流排裝置 為一晶片組。 15·如申請專利範圍第9項之匯流排裝置，其中該匯流排裝置 為一記憶體控制器。 16·如申請專利範圍第9項之匯流排裝置，其中該請求裝置為 一處理器。 17· —種匯流排裝置，其包含： 一輸入緩衝器，其具有一組輸入資料感測放大器；及 該等感測放大器耦合到一資料匯流排電源控制信號， 在裝置接收請求資料之前，該等感測放大器係響應該資 料匯流排電源控制信號確定而啟動接收來自一外部匯流 排的資料。 1 8·如申請專利範圍第17項之匯流排裝置，其中在該匯流排 裝置接收資料之後，該等輸入資料感測放大器係響應該 資料匯流排電源控制信號不確定而關閉。 19·如申請專利範圍第17項之匯流排裝置，其中該資料匯流 排電源控制信號可透過耦合到外部匯流排的一匯流排裝 置而造成確定及不確定。 20. 如申請專利範圍第17項之匯流排裝置，其中該匯流排裝 置會造成一資料請求的發生。 21. 如申請專利範圍第17項之匯流排裝置，其中該匯流排裝 置為一處理器。 87687-940415.doc 1249105 22·如申睛專利範圍第17項之匯流排裝置，其中該分開的匯 流排裝置為一晶片組。 23·如申請專利範園第17項之匯流排裝置，其中該分開的匯 流排裝置為一記憶體控制器。 24·如申請專利範圍第17項之匯流排裝置，其中該等感測放 大器可於在該匯流排裝置接收請求資料之前的至少兩個 時脈週期，響應該資料匯流排電源控制信號確定而被啟 動接收來自一外部匯流排的資料。 25.如申請專利範圍第17項之匯流排裝置，其中在該匯流排 裝置接收資料之後，而且如果在一預定時脈週期中沒有 資料被排程傳送給該匯流排裝置，該等感測放大器便會 響應該資料匯流排電源控制信號不確定而關閉。 26· —種匯流排控制電源之方法，包含： 讀取從一請求裝置送出的一資料處理請求；及 響應該請求來確定一資料匯流排電源控制信號，以在 該請求裝置接收資料之前啟動該請求裝置的一組輸入資 料感測放大器。 27·如申請專利範圍第26項之方法，在一資料傳送完成之 後’使該資料匯流排電源控制信號不確定，以使輸入資 料感測放大器組關閉。 28·如申請專利範圍第26項之方法，在一資料完成轉送之 後，而且如果在一預定時脈週期中沒有資料排程傳送給 該請求裝置，使該資料匯流排電源控制信號不確定，以 使輸入資料感測放大器組關閉。 87687-940415.doc 1249105 29·如申請專利範圍第26項之方法，其進/步包括決定與該 請求有關的一資料傳遞週期。 30.如申請專利範圍第29項之方法，其中該確定資料匯流排 電源控制信號包括在資料傳遞週期前的一預定數量時脈 週期來確定該資料匯流排電源控制信號。 3 1 ·如申請專利範圍第29項之方法，其中該確定資料匯流排 電源控制信號包括在資料傳遞週期前的至少兩個時脈週 期來確定資料匯流排電源控制信號。 32·如申請專利範圍第26項之方法，其中該方法係透過一晶 片組執行。 33.如申請專利範圍第26項之方法，其中該方法係透過一記 憶體控制器執行。 34·如申請專利範圍第26項之方法，其中該請求裝置為一處 理器。 35. —種匯流排控制電源之方法，包含： 送出一資料請求；及 響應一資料匯流排電源控制信號的偵測確定，以在接 收請求資料之前，使一組輸入感測放大器從一外部匯流 排接收資料。 36·如申請專利範圍第35項之方法，其進一步包括響應該資 料匯流排電源控制信號的偵測不確定而使該等輸入感測 放大器關閉。 37.如申請專利範圍第35項之方法，其進—步包括在資料接 收I後，而且如果在一預定時脈週期中沒有資料排程接 87687-940415.doc 1249105 收，係響應該資料匯流排電源控制信號不確定而使該等 輸入感測放大器關閉。 38·如申請專利範圍第35項之方法，其進一步包括於接收請 求貝料之七的一預定數量時脈週期，響應偵測該資料匯 流排電源控制信號確足而允許該等感測放大器從一外部 匯流排接收資料。 39·如申請專利範圍第35項之方法，其進一步包括於接收請 求資料之前的至少兩個時脈週期，響應偵測該資料匯流 排電源控制信號確定而使該等感測放大器啟動從一外部 匯流排接收資料。 40·如申請專利範圍第35項之方法，其中該方法是透過一處 理器執行。 41·如申請專利範圍第35項之方法，其中該偵測資料匯流排 電源控制信號確定包括偵測經由一晶片組造成確定的該 資料匯流排電源控制信號確定。 42·如申請專利範圍第35項之方法，其中該偵測資料匯流排 電源控制信號確定包括偵測經由一記憶體控制器造成確 定的資料匯流排電源控制信號確定。 43. —種包含用以攜帶資料的一機器可讀載體媒體之物件， 當將資料載入與模擬常式有關的一電腦系統記憶體時， 可提供一模型的功能，其包含： 一控制器，其係耦合到該匯流排介面，該控制器可讀 取從一請求裝置送出的一資料處理請求，該控制器係響 應該請求而造成一資料匯流排電源控制信號確定，該資 87687-940415.doc -6- 1249105 料匯流排電源控制信號可在請求裝置接收資料之前使請 求的一組輸入資料感測放大器啟動。 44·=申請專利範圍第43項之物件，其中該控制器會造成該 、料匯排電源㈣號不確^，以使輸入資料感測放 大器組關閉，該控制器係根據一資料傳輸的完成而造成 不確定。 45. ^申請專利範圍第43項之物件，其中該控制器會造成該 資料匯流排電源控制信號不確定，以使輸入資料感測放 大'«組關閉，該控制器係根據一資料傳輸的完成，而且 如果在一預定時脈週期中沒有資料排程傳送給請求裝 置，便會造成不確定。 46. 如申叫專利範圍第43項之物件，其中該控制器可決定與 該請求有關的一資料傳遞週期，該控制器可於資料傳遞 週期前的一預定數量時脈週期造成該資料匯流排電源控 制信號確定。 47·如申清專利範圍第43項之物件，其中該控制器用以決定 與孩請求有關的一資料傳遞週期，該控制器可於資料傳 遞週期前的至少兩個時脈週期造成該資料匯流排電源控 制信號確定。 48. —種包含用以攜帶資料的一機器可讀載體媒體之物件， 當資料載入與模擬常式有關的一電腦系統記憶體時，可 提供一模型的功能，其包含： 一輸入緩衝為’其具有一組輸入資料感測放大器；及 該等感測放大器耦合到一資料匯流排電源控制信號， 87687-940415.doc 1249105 在裝置接收請求資料之前，該等感測放大器係響應該資 料匯流排電源控制信號確定而被啟動從一外部匯流排接 收資料。 49·如申請專利範圍第48項之物件，其中該等輸入資料感測 放大器係響應該資料匯流排電源控制信號不確定而關 閉。 50.如申請專利範圍第48項之物件，其中該資料匯流排電源 控制信號是透過耦合到外部匯流排的一分開匯流排裝置 而造成確定及不確定。 5 1 ·如申請專利範圍第48項之物件，其中該等感測放大器會 造成啟動’以在匯流排裝置接收請求資料之前的至少兩 個時脈週期響應該資料匯流排電源控制信號確定而從一 外部匯流排接收資料。 52·如申請專利範圍第48項之物件，其中在該匯流排裝置接 收資料之後，而且如果在一預定時脈週期中沒有資料排 程傳送該給匯流排裝置，該等感測放大器便會響應該資 料匯流排電源控制信號不確定而關閉。 5 3 · —種匯流排控制電源之系統，包含： 一晶片組，其包含： 一控制器，其係耦合到該匯流排介面，該控制器讀 取從一請求裝置送出的一資料處理請求，該控制器係 響應該請求而造成一資料匯流排電源控制信號確定， 該資料匯流排電源控制信號可在該請求裝置接收資料 之前，啟動該請求裝置的一組輸入資料感測放大器； 87687-940415.doc 1249105 及 一處理器’其包含： 一輸入緩衝器，其具有一組輸入資料感測放大 器；及 該等感測放大器耦合到一資料匯流排電源控制信 號’在該裝置接收請求資料之前，該等感測放大器 係響應該資料匯流排電源控制信號確定而造成啟動 從一外部匯流排接收資料。 54·如申請專利範圍第53項之系統，其中該晶片組的控制器 會造成該資料匯流排電源控制信號不確定，以使輸入資 料感測放大器組關閉，該控制器是根據一資料傳輸的完 成而造成不確定。 5 5 _如申請專利範圍第5 3項之系統，其中該晶片組的控制器 會造成該資料匯流排電源控制信號不確定，以使輸入資 料感測放大器組關閉，該控制器是根據一資料傳輸的完 成，而且如果在一預定時脈週期中沒有資料排程傳送給 该睛求裝置而造成不確定。 5 6 ·如申请專利範圍第5 3項之系統，其中該晶片組的控制哭 可決定與該請求有關的一資料傳遞週期，該控制器是在 資料傳遞週期前的一預定數量時脈造成該資料匯流排電 源控制信號確定。 57.如申請專利範圍第53項之系統，其中該處理器的輸入資 料感測放大為係響應遠貝料匯泥排電源控制信號不確定 而關閉。 87687-940415.doc -9- 1249105 58·如申請專利範圍第53項之系統，其中在該匯流排裝置接 收資料之後’而且如果在一預定時脈週期中沒有資料排 程傳送給該匯流排裝置，該處理器的輸入資料感測放大 器便會響應该資料匯流排電源控制信號不確定而關閉。 59·如申請專利範圍第53項之系統，其中在該匯流排裝置接 收請求資料之則的至少兩個時脈週期，該處理器的輸入 資料感測放大益係響應該對資料匯流排電源控制信號確 定而造成啟動從一外部匯流排接收資料。 87687-940415.doc 10-