TWI242215B - Nonvolatile memory cell for prevention from second bit effect - Google Patents

Nonvolatile memory cell for prevention from second bit effect Download PDF

Info

Publication number
TWI242215B
TWI242215B TW091107797A TW91107797A TWI242215B TW I242215 B TWI242215 B TW I242215B TW 091107797 A TW091107797 A TW 091107797A TW 91107797 A TW91107797 A TW 91107797A TW I242215 B TWI242215 B TW I242215B
Authority
TW
Taiwan
Prior art keywords
memory cell
source
patent application
layer
channel
Prior art date
Application number
TW091107797A
Other languages
English (en)
Inventor
Fuh-Cheng Jong
Kent Kuo-Hua Chang
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Priority to TW091107797A priority Critical patent/TWI242215B/zh
Priority to US10/412,592 priority patent/US6762467B2/en
Application granted granted Critical
Publication of TWI242215B publication Critical patent/TWI242215B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7887—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation

Description

1242215 ___案號91107797_年月曰 ㊆ 五、發明說明（1)
域 領 明 發I 體 憶 記 體 導 半 種 - 關 有 係 明 發 本 元 位le 二tl 第la 止Vo 防on 為η 應 效 胞 晶 憶 記 UQul 種 一 於 關 是 別 特 性 發 携 hh ¥ 的 發明背景 在半導體記憶體中，非揮發性記憶體由於其具有在 斷電時仍然能夠保存資訊的優點而顯得特別有用，其應 用也日漸廣泛，特別是電性可抹寫可程式化的非揮發性 記憶體（EE PROM)。與其他半導體記憶體相同地，非揮發 性記憶體也朝向尺寸小型化以提高其記憶容量的方向發 展。新的或改良的記憶晶胞構造以及較佳的程式化機制 被提出來改善非揮發性記憶體的性能表現。例如，_種 垂直加速通道注入金氧半（PACM0S)在M, Kamiya， Y, Kojima, Υ· K a t ο, Κ· Tanada and Υ· Η a y a s h i, "EPROM cell with high gate injection efficiencyM, in IEDM Tech. Dig·， 1982， pp 741-744.被揭示，該結構 強化通道注入以提高注入效率。另一方面，為提高記憶 體電路的密度及增長電荷保持期間，一種氧化物—氮化 物-氧化物（Oxide-Nitride-Oxide; 0N0)的結構被用來取 代傳統的堆疊式記憶晶胞，其具有製程容易及高密度化 的優點，參閱例如Τ· Υ· Chan， Κ, K. Young and Chenming Hu, A true single-transistor oxide-nitride-oxide EEPROM device", in IEEE Elecctron Device Lett·, vol， EDL-8, pp 93-95， 1987·或頒布給
1242215 _案號 91107797_年月日__ 五、發明說明（2) M i t c h e 1 1等人的美國專利第5，1 6 8，3 3 4號。而在單一記憶 晶胞中儲存兩個位元可以使其記憶容量加倍，例如，見 諸頒布給E i t a η的美國專利第5，7 6 8，1 9 2號、第5，9 6 3，4 6 5 號及第6，0 1 1，7 2 5號。然而，新的問題出現。在單一記憶 晶胞中存在兩個位元，可能彼此發生交互作用，特別是 一個位元的儲存電荷所產生的電場對於另一個位元在被 操作時發生影響。或者在操作一個位元時，所施加的電 壓對另一個位元產生作用。已經知道的一種不欲發生的 現象稱為第二位元效應，其係在寫入第二位元時，由於 電晶體發生源極側注入，而造成第二位元的截止電壓偏 低，以及第一位元的電子胞擴展開來而產生過度寫入的 現象。此種不利的效應對於微縮元件所導致的影響尤為 嚴重。因此，一種可以防止第二位元效應的非揮發性記 憶晶胞乃為所冀。 發明目的及概要 本發明的目的之一，即在於提出一種非揮發性記憶 晶胞’以抑制該記憶晶胞被寫入資料時的第二位元效 應。 本發明的目的之一，亦在於提出一種雙位元記憶的 非揮發性記憶晶胞，以在單一記憶電晶體中倍增記憶容 量。 本發明的目的之一，又在於提出一種可高度集積化 的非揮性記憶晶胞，以達成高密度半導體記憶體。 本發明的目的之一，更在於提出一種具有ΟΝΟ可程式
1242215 案號 91107797 年月日 修正 明 說 發層 、 匕 五4 3 程 製 胞 晶 憶 記 式 疊 堆 得 獲 以 胞 晶 意 記 性 發 撢 非 的 性 發 揭 hr 的 應 效 元 位 二 第 止 防 。為 點種 優一 的， 化明 度發 密本 高據 與根 易 容 胞 3¾ 晶/ 憶源 記對 的 側 兩 其 及 道 通1 的 上 底 基 體 導 半 - 在 括 包 其 層 化 式 程 可 一 有 設 方 上 的 道 通 該 在 域 區 極 源層度 對化寬 該式二 與程第 層可及 化該一 式，第 程度該 可寬於 該界大 ，邊度 體二寬 導第三 極及第 閘一為 有第度 具有寬 方具大 上別最 分 域 區 極 汲 一該 有制 具抑 身以 應層 效電 元介 位阱二陷 第一 生括 發包 胞層 晶化 憶式 己疼 性可 發該 撢 非 在 置 夾 \J-C • 1 r t c 6 陷 該 間 之 層 緣 陷 該 ο 物 化 氧 的 島 矽 晶 多 藏 埋 有 具 或 物 入 寫 別 分供， 可 貌 中3 處彳面 域合的 施S 區 極 實 極 閘 佳} 及 />較al 源一on 對在ag 該ex 近 h 個 以介 > 元 ίρ阱 fii 阱 化 氮 為 層 -^Έ 層 靠 側 形 角 六 有 具 胞 晶 憶 記 的 明 發 本 詳細說明 第一圖顯示一個N Μ 0 S型快閃記憶晶胞1 0的剖視圖， 在一 Ρ+型基底12上形成有η +型重？雜的源極區域14及汲極 區域16，二者之間構成通道區域18，通道區域18的上方 形成有一可程式化層2 0，在此實例中，該可程式化層2 0 係一 Ο Ν 0結構，亦即上下二層氧化物2 2及2 4夾置一氮化物 2 6在其間，此氮化物係作為陷阱介電層，可被注入及保 持電荷。如眾所週知的，其他材料，例如具有埋藏多晶 矽島的氧化物，亦可作為陷阱介電層。可程式化層20的
1242215 _案號 91107797_年月日_iMz_ 五、發明說明（4) 上方有多晶矽形成的閘極導體2 8 。 第一圖中亦繪示出第二位元效應。如圖中所示，此 記憶晶胞1 0可供儲存兩個位元，在適當的偏壓情況下， 通道1 8兩側鄰近源/汲極區域1 4及1 6處可分別被寫入1位 元資料，其係藉由熱電子注入（hot electron injection)30及34而在氮化物26中形成電子胞（electron p a c k e t) 3 2及3 6 ，因此使得該記憶晶胞1 0的記憶容量倍 增。不過，從圖中很明顯地，在此構造中操作兩個不同 的位元可能遭受不欲發生的情況，因為對此電晶體所施 加的電壓及另一位元的存在可能有效地影響欲操作的位 元。質言之，在把資料寫入第二位元時，該晶胞電晶體 1 0容易發生源極側注入，如圖中的箭頭3 0所示，此將造 成第二位元的截止電壓偏低以及第一位元的電子胞擴展 開來而產生過度寫入的現象。 上述第二位元效應係來自源極側注入的結果，改變 晶胞電晶體的構造可能影響該電晶體的表現。基底電流 的特性已經被廣泛地用來作為觀察熱載子效應的工具， 為便於暸解本發明的原理，先說明一種習知的觀念。第 二圖及第三圖例示兩個具有漏斗形閘極的Μ 0 S裝置，在第 二圖的電晶體中，其汲極區域38較源極區域40寬，而閘 極4 2呈一漏斗形，從汲極區域3 8至源極區域4 0逐漸變 窄，此裝置被發現具有源極注入的現象存在；反之，第 四圖的電晶體其源極區域4 4較汲極區域4 6寬，而閘極4 8 呈一漏斗形，從源極區域4 4至汲極區域4 6逐漸變寬，此 裝置不發生源極注入。此種在具有漏斗形閘極的電晶體
1242215 --~_SS_911〇7797_ 五、發明說明（5) ____i^rSL_ 中雙騎峰基底電流的表現的細節枝 J. Y. Chen, "Observation 〇f ^ ^ γ· Huang and current in funnel-shape tran 〇Uble-humP substrate
Elecctron Device Lett., v 〇 \ ^s^°rs , in IEEE 1985· -文。 ’ EDL-6， pp 510-512， 第四圖係根據本發 的 111此’在第一電晶體 ’而在第二電晶體 基於上述的原理進一步的改進 明的一個較佳實施例，此電晶鍵包’ 的源/汲極區域5 0及5 2，如眾所括一對彼此鏡像對稱 知的 同的施加電壓下其角色可以互換，问’源極與汲極在不 中，區域5 0為汲極，區域5 2為源極 中’區域50為源極，區域52為沒極。源/汲極區域5〇及52 之間為閘極5 4 ’其鄰接區域5 0及5 2的邊界寬度分別為d 1 及d2，而其自身腰寬為d3，並以此腰身為中心袖兩邊對 稱，整個閘極5 4呈一六角形。閘極5 4的腰寬d 3大於源/汲 極5 0及5 2的邊界寬度d 1及d 2。此電晶體的剖視圖仍然如 同第一圖中所示。將此電晶體應用在雙位元的快閃記憶 晶胞，可以抑制第二位元效應’改善該晶胞的性能表 現。在不同的實施例中，記憶晶胞的閘極與源/汲極區域 的形狀可以變化或不對稱，但閘極的最大寬度維持大於 其與源/汲極區域的邊界寬度。 以上對於本發明之較佳實施例所作的敘述係為闡明 之目的，而無意限定本發明精確地為所揭露的形式，基 於以上的教導或從本發明的實施例學習而作修改或變化 是可能的，實施例係為解說本發明的原理以及讓熟習該 項技術者以各種實施例利用本發明在實際應用上而選擇
1242215 _案號91107797_年月曰 修正_ 五、發明說明（6) 及敘述，本發明的技術思想企圖由以下的申請專利範圍 及其均等來決定。
第10頁 1242215 _案號91107797_年月曰 修正_ 圖式簡單說明 對於熟習本技藝之人士而言，從以下所作的詳細敘 述配合伴隨的圖式，本發明將能夠更清楚地被瞭解，其 上述及其他目的及優點將會變得更明顯，其中： 第一圖係一個具有Ο N 0可程式化層的快閃記憶晶胞的 剖視圖，圖中並表示出第二位元效應； 第二圖係一個具有漏斗形（f u η n e 1 s h a p e )閘極的快 閃記憶晶胞的上視圖，其汲極較源極寬； 第三圖係一個具有漏斗形閘極的快閃記憶晶胞的上 視圖，其源極較汲極寬；及 第四圖係一個具有六角形閘極的快閃記憶晶胞的上 視圖，其閘極的腰寬大於源/汲極寬度。 10 快閃記憶晶胞 12 基底 14 源極區域 16 汲極區域 18 通道區域 20 ΟΝΟ可程式化層 22 氧化物 2 4 氧化物 2 6 氮化物 2 8 多晶矽 3 0 源極側注入 32 第一位元電子胞
1242215 _案號91107797_年月日 修正 圖式簡單說明 3 4 電荷注入 36 第二位元電子胞 38 汲極區域 4 0 源極區域 4 2 閘極 4 4 >及極區域 46 源極區域 4 8 閘極 5 0 源/ >及極區域 5 2 源/汲極區域 5 4 閘極

Claims (1)

1242215 _案號 91107797_年月曰 修正_ 六、申請專利範圍 1 · 一種為防止第二位元效應的非揮發性記憶晶胞， 包括： 一通道在一基底上； 一對源/汲極在該基底上分別位於該通道的兩側； 一可程式化層在該通道上方；及 一閘極導體在該可程式化層上方； 其中，該可程式化層的第一及第二邊界寬度分別緊 鄰該對源/汲極區域，該可程式化層具有一最大寬 度位於該源/汲極區域之間，該最大寬度實質上大 於該第一及第二邊界寬度；及 該等可程式化層的寬度係以垂直於介於該對源/汲極 區域之間的該通道的方向量測。 2. 如申請專利範圍第1項之記憶晶胞，其中該可程 式化層包括一陷阱介電層夾置在二絕緣層之間。 3. 如申請專利範圍第2項之記憶晶胞，其中該陷阱 層係氮化物，該絕緣層係氧化物。 4. 如申請專利範圍第2項之記憶晶胞，其中該陷阱 層係具有埋藏多晶矽島的氧化物，該絕緣層係氧化物。 5. 如申請專利範圍第1項之記憶晶胞，其中該第一 與第二邊界寬度實質上相等。 6 . 如申請專利範圍第1項之記憶晶胞，其中該閘極 導體對於一位'於該閘極導體的最大寬度處且垂直於該通 道方向的軸係對稱。 7. 如申請專利範圍第6項之記憶晶胞，其中該閘極
第13頁 1242215 案號 91107797 _Ά 曰 修正 六、申請專利範圍 導體係六角形。 8. 如申請專利範圍第1項之記憶晶胞，其中該閘極 導體對於一位於該閘極導體的最大寬度處且垂直於該通 道方向的軸係非對稱。 參
第14頁
TW091107797A 2002-04-16 2002-04-16 Nonvolatile memory cell for prevention from second bit effect TWI242215B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW091107797A TWI242215B (en) 2002-04-16 2002-04-16 Nonvolatile memory cell for prevention from second bit effect
US10/412,592 US6762467B2 (en) 2002-04-16 2003-04-14 Nonvolatile memory cell for prevention of second bit effect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW091107797A TWI242215B (en) 2002-04-16 2002-04-16 Nonvolatile memory cell for prevention from second bit effect

Publications (1)

Publication Number Publication Date
TWI242215B true TWI242215B (en) 2005-10-21

Family

ID=28788627

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091107797A TWI242215B (en) 2002-04-16 2002-04-16 Nonvolatile memory cell for prevention from second bit effect

Country Status (2)

Country Link
US (1) US6762467B2 (zh)
TW (1) TWI242215B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7072217B2 (en) * 2004-02-24 2006-07-04 Micron Technology, Inc. Multi-state memory cell with asymmetric charge trapping
KR100528486B1 (ko) * 2004-04-12 2005-11-15 삼성전자주식회사 불휘발성 메모리 소자 및 그 형성 방법
US7253469B2 (en) * 2005-04-26 2007-08-07 Micron Technology, Inc. Flash memory device having a graded composition, high dielectric constant gate insulator
US7468299B2 (en) * 2005-08-04 2008-12-23 Macronix International Co., Ltd. Non-volatile memory cells and methods of manufacturing the same
US7130221B1 (en) 2005-09-26 2006-10-31 Macronix International Co., Ltd. Dual gate multi-bit semiconductor memory
US7902589B2 (en) * 2006-02-17 2011-03-08 Macronix International Co., Ltd. Dual gate multi-bit semiconductor memory array
KR100801849B1 (ko) * 2006-08-29 2008-02-11 동부일렉트로닉스 주식회사 반도체 소자의 캐패시터 및 그 제조 방법
US7883931B2 (en) * 2008-02-06 2011-02-08 Micron Technology, Inc. Methods of forming memory cells, and methods of forming programmed memory cells

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5644155A (en) * 1994-09-06 1997-07-01 Integrated Device Technology, Inc. Structure and fabrication of high capacitance insulated-gate field effect transistor
US5777361A (en) * 1996-06-03 1998-07-07 Motorola, Inc. Single gate nonvolatile memory cell and method for accessing the same
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6037631A (en) * 1998-09-18 2000-03-14 Siemens Aktiengesellschaft Semiconductor component with a high-voltage endurance edge structure

Also Published As

Publication number Publication date
US6762467B2 (en) 2004-07-13
US20030193062A1 (en) 2003-10-16

Similar Documents

Publication Publication Date Title
JP5202842B2 (ja) 三次元集積回路構造及びこれを作る方法
TWI654743B (zh) 多次可程式化記憶體
TWI359496B (en) Nonvolatile semiconductor memory device
JP5459999B2 (ja) 不揮発性半導体記憶素子、不揮発性半導体装置及び不揮発性半導体素子の動作方法
JP2022145902A (ja) 半導体装置
JP2008141173A (ja) メモリ素子
US20080012065A1 (en) Bandgap engineered charge storage layer for 3D TFT
JP2012064950A (ja) アッド‐オン層形成方法
JP2006041354A5 (zh)
US20080217673A1 (en) Semiconductor device and method for manufacturing the same
JP2001028443A5 (zh)
US9287284B2 (en) Semiconductor field-effect transistor, memory cell and memory device
WO2021020082A1 (ja) 不揮発性半導体記憶装置
JP2006148125A (ja) マルチビット不揮発性メモリ素子、その動作方法及び製造方法
TWI242215B (en) Nonvolatile memory cell for prevention from second bit effect
JP2008004925A (ja) 四つのストレージノード膜を備える不揮発性メモリ素子及びその動作方法
TW201142842A (en) Memory device and operating method thereof
JP2007258612A (ja) 不揮発性半導体メモリ装置
JP2005268808A (ja) メモリ素子およびその製造方法
TW200933637A (en) Programmable CSONOS logic element
KR100807221B1 (ko) 불휘발성 메모리 장치 및 그 제조 방법
TWI336475B (en) Methods for implementing bit-by-bit erase of a flash memory device
TWI251311B (en) Semiconductor memory device and driving method thereof
TW501273B (en) Split gate type flash memory
US7851847B2 (en) Flash memory device and method of erasing the same

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent