TWI238937B - Method and system for remapping locations in memory - Google Patents

Method and system for remapping locations in memory Download PDF

Info

Publication number
TWI238937B
TWI238937B TW091100757A TW91100757A TWI238937B TW I238937 B TWI238937 B TW I238937B TW 091100757 A TW091100757 A TW 091100757A TW 91100757 A TW91100757 A TW 91100757A TW I238937 B TWI238937 B TW I238937B
Authority
TW
Taiwan
Prior art keywords
value
address value
address
memory
logic
Prior art date
Application number
TW091100757A
Other languages
English (en)
Inventor
Kevin Driscoll
Original Assignee
Honeywell Int Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell Int Inc filed Critical Honeywell Int Inc
Application granted granted Critical
Publication of TWI238937B publication Critical patent/TWI238937B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Description

1238937 A7 B7 五、發明説明(1 ) 技術領域 本發明關於記憶體的容錯,例如固態記憶體或其它記憶 體,其可利用像是一些磁碟機的平面記憶體空間,更特定 言之,係關於重新對映錯誤的記憶體位址。 發明背景 是否記憶體要包含在一專屬的晶片中,被整合到多功能 晶片,或甚至包含在一使用平面記憶體空間而非圓柱/區段 定址的磁碟機中,其會隨著時間而具有無效的位置,或在 製造期間即錯誤。但是,在該年憶體中大部份的位置基本 上仍維持可以使用。因此,已提出方法來補償該錯誤的位 置,所以可繼續使用無錯誤的位置。 習用的容錯方法包含加入專屬的備用列、行、段落、模 組等,其提供了取代該錯誤位置的儲存位置。該專屬的備 用係被浪費,除非有需要取代的一錯誤。其它方法包含排 列儲存在該記憶體中的字元内之位元。這些為相當複雜的 方式,其並不允許使用超過一個位元寬度的記憶體元件。 大型的顆粒重新設置方法也可使用,藉此一群包含一或多 個缺陷位置之位置被除能,但超過該錯誤記憶體區域即留 下沒有用到。 其它方法包含重新設置該錯誤位置到被區隔的一預定位 置。如果為了額外的儲存而需要存取到該預定的位置時, 該重新設置即無效。另發展出牽涉到安排該裝置電路的方 法,其使得該錯誤位置可被避免。但是,此僅在製造期間 來執行,在現場使用時並不能適用。其它的方法搁置該位 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1238937 A7
址位 因:::有資料’但這些方法更為複雜。 、 要種簡單的記憶體容錯。 發明概要^ =可視為一種重新對映記憶體中位置的方法。該方
姓人,產生重新對映數值。該重新對映數值係邏輯地 所需要的位址值,以產生_重新對映的位址值。然 後具有重新對映的位址值之記憶體位置即被存取。 本發月也可視為一種用以重新對映記憶體中位置之系 統。該系統包含一第一邏輯,其用以產生一重新對映數 值。也包含-第二邏輯,並設置來結合該重新對映的數值 與所需要的位址值來產生-重新對映的位址值 。該系統亦 包含一記憶艘位址輸入,其設置來存取具有該重新對映的 位址值之記憶體位置。 1式簡單說 圖1所示為用以重新對映記憶體中位置之範例性系统。 圖2所示為用以重新對映記憶想中位置之範例性系統的操 作流程。 線 登j月詳細讀^ 本發明的不同具體實施例將參考圖面來詳細說明,其中 同樣的參考編號代表所有數個圖面中類似的零件及組件。 對於不同具體實施例的參考並未限制本發明的範圍’其僅 受到所附申請專利範圍之限制。 本發明的具體實施例提供一簡化的容錯方式,藉此對於 一特殊狀況而已知為未使用的記憶體位置係邏輯地結合於 -5 - 本紙張尺度適用中國國家榡準(CNS) A4規格(210 X 297公釐) ^238937
-已知為錯誤的記憶體位置。所得到的—重新對映數值即 可邏輯地結合於由-裝置輸出的一記憶體位址例如一處 理器,其侧於儲存資料來重新對映到—不同的位置。因 此’當該裝置輸出-所要的位址,而其等於該無效的位 址,該所要的位址係邏輯地結合於該重新對映的位址,且 該相關的資料係操控到-不同的而做為未“的記㈣位 置。 1 圖1所示為本容錯系統100的範例性具體實施例。該電子 裝置,例如一電腦系統,其使巧該容錯系統,其基本上包 含一處理器102及一具有一或多個輪入122之可覆寫記憶體 106 ,例如隨機存取記憶體(RAM),可消除程式化唯讀記 憶體(EPROM)等。該系統亦包含一邏輯及另一個邏輯 108。該系統亦包含一閂鎖no。該邏輯IQ#及邏輯可實 施於硬體或軟體。因為該邏輯108基本上僅在每個該記憶體 運作週期來使用一次,其可實施為軟體,而不會降低效 能。但是,該邏輯104可用每次的記憶體存取,因此,其有 時較佳地是實施邏輯104在硬體中。 如圖2所示’該範例性處理如下述。該位址值H2,其為 已知為無效的記憶體位置,其係提供給邏輯1〇8。該已知為 未使用的記憶體位置之位址值114也提供給該邏輯1〇8。邏 輯108即在圖2的第一邏輯運作202中結合該兩個位址值, 以產生一重新對映數值116。另外,在第一邏輯運作202 中’ 一重新對映數值可另行選擇,例如其中該系統永遠排 除每個位置或範圍做為未使用,而該重新對映數值可設定 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
裝 線 1238937 A7 _______ B7 五、發明説明(4 ) 為該無效位址值。舉例而言,如果該零位址被排除為永遠 未使用的’該重新對映數值可藉由簡易地使用該無效記憶 體位址做為該重新對映數值來產生。在此例中,邏輯1〇8可 設定來輸出該無效位址值做為該重新對映數值。該重新對 映數值可儲存在閂鎖11〇中。 邏輯104攔截由該處理器ι〇2輸出的所需要位址值118, 其正常地代表該資料將要儲存的位置。通常,該所要的位 址值118將直接提供給記憶體1〇6的輸入122。該邏輯1〇4亦 接收重新對映的數值116。該想要的位址值丨丨8係邏輯地結 合於在第二邏輯運作2〇4中重新對映的數值116,以產生該 重新對映的位址值120。 然後該重新對映的位址值12〇即供應到記憶體〗〇6的輸入 122 ’以在存取運作2〇6之中操控該處理器1〇2的存取到記 憶體106中一無錯誤的位置。該記憶體的存取可用於讀取或 寫入目的。一旦資料已經使用該容錯系統100,以一固定的 (即閃鎖的)重新對映數值118來寫入到記憶體1〇6,其利用 相同的關於一所需要資料的所要之位址值118,其將造成存 取包含所需要資料的記憶體1〇6中正確重新對映的數值位 置。 該無效記憶體位址值U2及該未使用的記憶體位址值114 每個可對應於記憶體中一個別的資料位置^此係當對於該 記憶體一個別位置僅有一無效的位址值時才為正確。一範 例長:供於下表A。如該範例中所示,所有的位址皆重新對 映0 本紙張尺度適用巾S @豕標準(CNS) Μ規格(⑽χ 297公爱) 1238937 A7 B7 五、發明説明(5 處理器(想要的)位址 十進制.二谁制 資料 重新對映的位址 二進制 資料
如表A所示,位址位置13為無效,因此不可使用,但一處 理器程式已指定該資料將儲存在位置13。該處理器程式已 才曰疋該位置7將為未使用。因此,將重新對映該無效位置到 該良好位置,該位置13的二進制位址值(1101)與位置7的二 進制位址值(0U1)進行x〇R運算,以產生一重新對映數值 101〇。然後該重新對映數值即與每個來自該處理器1〇2的 想要位址進行X〇R運算,以產生一重新對映的位址。因 此s該處理器輸出1101給無效位置13時,該重新對映的 數值成為0111,其導引位置13的資料到位置7,其先前被視 為未使用。另一種方法來重新對映每個位置為藉由一比較 器來僅重新對映該無效位址到該未使用的位址,其僅在當 該所要的位址為該無效位址時才應用該邏輯104到所想要的 -8 -
本紙張尺歧财 S ®X 297^T 1238937 A7 B7 五、發明説明(6 ) 位址。 本發明可應用到其它除了單-位置為無效之策略。本發 明可在任何時候一未使用的數值可結合於一無效數值時使 用’以產生-重新對映的數值,其將永遠重新對映無效位 置到未使用的位置。下表B所示為存在有兩個連續無效位置 及兩個連續未使用的位置之範例。
-9 - 本紙張尺度適用中国國家_^^(CNS)八4規格(210 X 297公釐)^ 1238937 A7 B7 五、發明説明(7 ) 因此,該二進制位址110x(其中X代表該位元值可為0或1), 其與Ollx進行XOR運算,以產生一重新對映的數值101x或 1010。然後此重新對映的數值係應用到每個想要的位址來 重新對映它。然後無效位址13即重新對映到位置7,而無效 位址12被重新對映到位置6。 本發明亦可應用到除了考慮個別位置之狀況。舉例而 言,如果整個記憶體頁為無效且該整個頁為未使用的,則 該無效位置係與該未使用的頁位址來產生一重新對映的數 值,其即可邏輯地結合於由該疼理器輸出的頁位址,以重 新對映該無效頁到該未使用的頁。 再者,其可較佳地是應用本發明到一記憶體的次組合, 例如藉由邏輯地結合該位址值之最低有效位元來重新對映 一較低組合的位址。舉例而言,如果該無效位址值係在位 置2,而該未使用的位址值係用於位置0,該位置0-3的次組 合可藉由邏輯地結合該兩個最低有效位元,而非該完整位 址來重新對映。此在當記憶體已經在該一個次組合中包含 資料的狀況下較有利,其中該無效位址並不存在,而那些 沒有無效位址的該次組合之位置即不重新對映。因為其並 未重新對映,包含在那些位置中的資料維持正常的定址, 其並不需要重新載入該資料。 該第一邏輯108及該第二邏輯104可為一 XOR閘,一 XNOR閘,或可能其它提供類似邏輯結合的裝置。該邏輯 閘104及108以及閂鎖110可為該處理器102的内建管理硬 體,做為該處理器102與該記憶體晶片106之間的一中間裝 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 裝 訂
1238937 A7 B7 五、發明説明(8 ) 置,或做為該記憶體晶片106的内建的錯誤管理硬體。為了 達到最佳的效能,其較佳地是在該處理器或記憶體晶片上 提供該閘極及問鎖。 提供該無效位址112到該邏輯108可藉由透過通常的程序 來偵測一錯誤位置來完成,例如配類位元,EDAC,或檢 查板測試,然後傳送該數值到該閘極。如上所述,該重新 對映數值可被選擇,例如藉由使用該無效位址值做為該重 新對映數值,而當該記憶體的一固定範圍永遠配置為未使 用的。當一固定的範圍並未永缚排除為未使用,或當其需 要重新對映到其它為未使用的位址之位置,該未使用的位 址也可經由正常的程序來提供。舉例而言,一藉由一軟體 鏈結器/載入器來放置在記憶體中的一“結束使用”符號,其 可放置來決定出一或多個未使用的位置,然後該未使用的 位址值即提供給該邏輯108。 當本發明已經參考其較佳的具體實施例來特定地顯示及 說明時,熟習本技藝的專業人士將可瞭解在該形式及細節 中多種其它改變可在其中製作,而並不背離本發明的精神 及範圍。 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 公 1238937 申請曰期 Ή. U% 案 號 1 丨"7 ς 7 類 別 6/戶心参/½ 以上各攔由本局填註)
中文說明書替換頁(94年4月) 中 文 、$!名稱 英 爹明 i 士丨^ π ^ 新型專利$兄明書 用以重新對映記憶财位置 文 S°ryAND SYSTEM F〇R upping locations in 姓 名 國
凱文卓司柯 KEVIN DRISCOLL 美國
二、SS 人 住、居所
美國明尼蘇達州楓葛洛夫市西銅路7249號 7249 WEST TIMBER LANE, MAPLE GROVE, MN 55369, USA 裝 訂 umf 美商哈尼威爾國際公司 HONEYWELL INTERNATIONAL INC. 國 籍 美國 三、申請人 美國紐澤西州摩里斯鎮哥倫比亞路101號
羅傑H.克里斯 ROGER H. CRISS 本紙張尺度適用中國國家標準(CNS) Μ規格(21〇><297公褒) 1238937 第091100757號專利申請案 中文說明書替換頁(94年4月) A7 B7 |正替換頁獅爷..月/ί曰 五、發明説明( 元件符號說明 100 容錯系統 102 處理器 104 邏輯 106 記憶體晶片 108 邏輯 110 閂鎖 112 位址值 114 位址值 116 重新對映數值 118 想要的位址值 120 重新對映的位址值 122 輸入 -12 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐)

Claims (1)

  1. 丄」 第091100757號專利申請案 中文申請專利範圍替換本(94年4 六、申請專利範圍 1 · 一種用以重新對映記憶體中位置之方法,其包含: 產生(202) —重新對映數值(116); 邏輯地結合(204)該重新對映數值(n6)與一想要的位 址值(118)以產生一重新對映的位址值(12〇);以及 存取(206)—具有該重新對映的位址值(12〇)之記憶體 位置。 2·如申請專利範圍第1項之方法,其中該重新對映數值 (116)係由邏輯地結合(2〇2)—無效位址值(丨12)與一未 使用的位址值(114)來產生。 3·如申請專利範圍第2項之方法,其中該無效記憶體位址 值(112 ),未使用的記憶體位址值(114)及該重新對映的 位址值(120)對應於個別的資料位置。 4 ·如申请專利範圍第1項之方法,其中該重新對映數值 (116)係邏輯地結合於每個想要的位址值(118),以重新 對映每個想要的位址到個別重新對映的位址數值 (120) 〇 5·如申請專利範圍第2項之方法,其中該無效位址值(112) 係與該未使用的位址值(114)進行x〇R運算,而該重新 對映數值(116)係與該想要的位址值(118)進行XQR運 算。 6· —種用以重新對映記憶體中位置之系統,其包含·· 一第一邏輯(108),其配置以輸出一重新對映的數值 (116); 一第一邏輯(104),其配置以結合該重新對映的數值 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
    丨修正替換 1238937 、申請專利範園 (116)與一想要的位址值(118)來產生一重新對映的位址 值(120);及 一記憶體位址輸入(122),其設置以存取具有該重新 對映的位址值(120)之記憶體位置。 如申請專利範圍第6項之系統,其中該第一邏輯(1〇8)進 一步配置以邏輯地結合一無效位址值(112)與一未使用 的位址值(114)來產生該重新對映數值(116)。 如申凊專利範圍第7項之系統,其中該無效記憶體位址 值(Π2)與該未使用的記憶體位址值(114)每個皆對應於 多個資料位置。 9 如申請專利範圍第7項之系統,其中該第二邏輯(1〇4)將 ”亥重新對映數值(116)僅與相等於該無效記憶體位址值 (Π2)的該所要之位址值(118)作結合,以產生僅對於該 無效的記憶體位址值(112)之重新對映的位址值(丨2 〇)。 1 〇.如申請專利範圍第6項之系統,其中該第一邏輯(ι〇8)及 該第二邏輯(104)係為x〇r邏輯閘。 -2- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
TW091100757A 2001-01-19 2002-01-18 Method and system for remapping locations in memory TWI238937B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/766,073 US6678836B2 (en) 2001-01-19 2001-01-19 Simple fault tolerance for memory

Publications (1)

Publication Number Publication Date
TWI238937B true TWI238937B (en) 2005-09-01

Family

ID=25075323

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091100757A TWI238937B (en) 2001-01-19 2002-01-18 Method and system for remapping locations in memory

Country Status (7)

Country Link
US (2) US6678836B2 (zh)
EP (1) EP1410208A2 (zh)
JP (1) JP2004527821A (zh)
AU (1) AU2002244041A1 (zh)
CA (1) CA2435396A1 (zh)
TW (1) TWI238937B (zh)
WO (1) WO2002057920A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4235122B2 (ja) 2004-02-06 2009-03-11 シャープ株式会社 半導体記憶装置及び半導体記憶装置のテスト方法
JP2006107363A (ja) * 2004-10-08 2006-04-20 Toshiba Corp 携帯可能電子装置と携帯可能電子装置に用いられるメモリアクセス方法
US20060253749A1 (en) * 2005-05-09 2006-11-09 International Business Machines Corporation Real-time memory verification in a high-availability system
US7958390B2 (en) * 2007-05-15 2011-06-07 Sandisk Corporation Memory device for repairing a neighborhood of rows in a memory array using a patch table
US7966518B2 (en) * 2007-05-15 2011-06-21 Sandisk Corporation Method for repairing a neighborhood of rows in a memory array using a patch table
US8879295B1 (en) 2013-08-05 2014-11-04 International Business Machines Corporation Electronic circuit for remapping faulty memory arrays of variable size
US9343185B2 (en) 2013-09-26 2016-05-17 International Business Machines Corporation Electronic circuit for fitting a virtual address range to a physical memory containing faulty address
KR20190066327A (ko) * 2017-12-05 2019-06-13 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3644902A (en) 1970-05-18 1972-02-22 Ibm Memory with reconfiguration to avoid uncorrectable errors
US3765001A (en) 1970-09-30 1973-10-09 Ibm Address translation logic which permits a monolithic memory to utilize defective storage cells
US3897626A (en) 1971-06-25 1975-08-05 Ibm Method of manufacturing a full capacity monolithic memory utilizing defective storage cells
US3781826A (en) 1971-11-15 1973-12-25 Ibm Monolithic memory utilizing defective storage cells
NL7415966A (nl) 1974-12-09 1976-06-11 Philips Nv Werkwijze en inrichting voor het opslaan van binaire informatie-elementen.
US4461001A (en) 1982-03-29 1984-07-17 International Business Machines Corporation Deterministic permutation algorithm
US4489403A (en) 1982-05-24 1984-12-18 International Business Machines Corporation Fault alignment control system and circuits
US4453248A (en) 1982-06-16 1984-06-05 International Business Machines Corporation Fault alignment exclusion method to prevent realignment of previously paired memory defects
US4506364A (en) 1982-09-30 1985-03-19 International Business Machines Corporation Memory address permutation apparatus
US4520453A (en) 1982-11-01 1985-05-28 Ampex Corporation Address transformation system having an address shuffler
US4534029A (en) 1983-03-24 1985-08-06 International Business Machines Corporation Fault alignment control system and circuits
US4649476A (en) * 1983-10-31 1987-03-10 Motorola, Inc. Microcomputer having an internal address mapper
US4603399A (en) 1983-12-27 1986-07-29 International Business Machines Corporation Data processing apparatus for address substitution
US5123101A (en) 1986-11-12 1992-06-16 Xerox Corporation Multiple address space mapping technique for shared memory wherein a processor operates a fault handling routine upon a translator miss
US5253350A (en) * 1987-10-30 1993-10-12 Zenith Data Systems Corporation Method of combining lower order and translated upper order bits to address ROM within a range reserved for other devices
US5067105A (en) 1987-11-16 1991-11-19 International Business Machines Corporation System and method for automatically configuring translation of logical addresses to a physical memory address in a computer memory system
DE69033262T2 (de) * 1989-04-13 2000-02-24 Sandisk Corp., Santa Clara EEPROM-Karte mit Austauch von fehlerhaften Speicherzellen und Zwischenspeicher
US5253354A (en) 1990-08-31 1993-10-12 Advanced Micro Devices, Inc. Row address generator for defective DRAMS including an upper and lower memory device
IT1261411B (it) 1993-03-12 1996-05-23 Texas Instruments Italia Spa Metodo e circuiteria per l'uso di memorie aventi locazioni difettose erelativa apparecchiatura di produzione.
US5455834A (en) 1993-06-14 1995-10-03 Hal Computer Systems, Inc. Fault tolerant address translation method and system
MY112118A (en) * 1993-12-23 2001-04-30 Hitachi Global Storage Tech Netherlands B V System and method for skip-sector mapping in a data recording disk drive.
US5901105A (en) 1995-04-05 1999-05-04 Ong; Adrian E Dynamic random access memory having decoding circuitry for partial memory blocks
US5937436A (en) 1996-07-01 1999-08-10 Sun Microsystems, Inc Network interface circuit including an address translation unit and flush control circuit and method for checking for invalid address translations
US5838893A (en) 1996-12-26 1998-11-17 Microsoft Corporation Method and system for remapping physical memory
US5943283A (en) 1997-12-05 1999-08-24 Invox Technology Address scrambling in a semiconductor memory
KR100433606B1 (ko) * 1998-10-22 2004-05-31 마쯔시다덴기산교 가부시키가이샤 정보 기록 매체, 및 이의 결함을 관리하는 방법 및 장치
US6535995B1 (en) * 1999-03-10 2003-03-18 International Business Machines Corporation Prototype-based virtual in-line sparing

Also Published As

Publication number Publication date
US6678836B2 (en) 2004-01-13
WO2002057920A3 (en) 2004-02-26
CA2435396A1 (en) 2002-07-25
JP2004527821A (ja) 2004-09-09
US20040153744A1 (en) 2004-08-05
US20020138708A1 (en) 2002-09-26
AU2002244041A1 (en) 2002-07-30
EP1410208A2 (en) 2004-04-21
WO2002057920A2 (en) 2002-07-25
US7146528B2 (en) 2006-12-05

Similar Documents

Publication Publication Date Title
US8051339B2 (en) Data preserving method and data accessing method for non-volatile memory
US8732392B2 (en) Systems and methods for determining the status of memory locations in a non-volatile memory
US8037232B2 (en) Data protection method for power failure and controller using the same
US8412987B2 (en) Non-volatile memory to store memory remap information
TWI360127B (en) Method and apparatus of cache assisted error detec
US8433879B1 (en) RFID tag semiconductor chip with memory management unit (MMU) to make only one time programmable (OTP) memory appear multiple times programmable (MTP)
JP5492679B2 (ja) 記憶装置およびメモリコントローラ
US7697347B2 (en) Non-volatile memory device and method of driving the same
TW200910088A (en) Block addressing for parallel memory arrays
US7055013B2 (en) Spare data site allocation
CN110678851A (zh) 存储器地址验证方法及采用所述方法的存储器装置
TWI238937B (en) Method and system for remapping locations in memory
US7966518B2 (en) Method for repairing a neighborhood of rows in a memory array using a patch table
EP3933567B1 (en) Read-write method and memory device
US7958390B2 (en) Memory device for repairing a neighborhood of rows in a memory array using a patch table
US11748011B2 (en) Control method of flash memory controller and associated flash memory controller and storage device
US11899971B2 (en) Method for reading and writing and memory device
WO2008143815A1 (en) Memory device and method for repairing a neighborhood of rows in a memory array using a patch table
CN113391755B (zh) 一种并行双片nand flash中物理擦除块动态关联的方法
CN113311989B (zh) 一种基于并行使用的双片nand flash坏块管理方法
EP4131009A1 (en) Reading and writing method and memory apparatus
WO2021261157A1 (ja) 半導体記憶装置
US10304537B1 (en) Method for indicating program state of wordline in NAND flash memory
WO2021196661A1 (zh) 读写方法及存储器装置
JP2006127441A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees