TWI238598B - Digital level shifter for maintaining gate oxide integrity of scaled driver devices - Google Patents

Description

1238598 五、發明說明（1) 與相關申請案之對照 [0001]本申請案主張以下美國申請案之優先權：案 號10/317, 241，申請日為2002年12月11日。 [0 0 0 2 ]本申請案與下列同在申請中之美國專利申請 案有關，都具有相同的申請日、申請人與發明人。 台;赞申諸 申諸曰 DOCKET NUMBER 專利名耩 案號 92117518 6/27/03 CNTR:2011 薄閘極氧化層輸出躱動器 【發明所屬之技術領域】 [0 0 0 3 ]本發明係有關於電壓轉換電路，尤指一數位 電位轉換器’對於用來耦接至運作於高電位之外部元件的 驅動元件，可維持其閘極氧化層的完整性，其中該驅動元 件係被縮小至不能承受高電壓的輸入。 【先前技術】 展，=遺有著，著體電：設計和製程技術多年來的發 體電路(VLSI)寸往下調整的趨勢。超大型積 (Scaling)上-向疋试處理器’在尺寸與電壓的縮小 元件必需藉-介此，運作於低電壓的· 之類的，而此種元侔夕始卜邛疋件，如輸出入（1 /0)元件 件之縮小程度並不如VLSI元件那麼大。

1^^ ηΒ β ’外部元件沾g 因此許多現 、驅動電壓遠高於γ l S I元件的核心電壓， 力171/〇信夕^電斤的縮小VLSI元件有提供電壓轉換電路’以增 元件。k “屋振幅’使其可順利地耦接至高電壓的外部 都往下降，以不f過近幾年來，VLSi元件的尺寸與工作電壓 外部元件之人=於在某些情況下，對於作為耦接至高電歷 用來驅動盆二入1縮小p通道元件而言，若同樣的高電位 些？通道元/件;’則會發生間極氧化層的崩潰。由於這 以若其開極處於數= 電^辜/其^極氧化層變得很薄，所 時源極連接至古雷1 隶低電壓（如0伏特），同 I通道至特）’則源極至間極電壓 超過閉極氧化層的 [〇_]在此之前，電° 因為其只需提高邏輯!的電：(如從=是非常簡單的， 維持邏輯〇的電位為零伏。鈇 ·、特到5伏特），並 小’習用的電位轉換技術明顯變’隨著石夕元件持續地縮 元件以0· 18微米製程製造，不利。例如，現今VLSI 化層的厚度大約為4。埃。熟知本元件中，間極氧 (S I 〇2)的崩潰電壓約為i 〇7伏特/公分1 j知，二氧化矽 壓限制在大約崩潰值的百分之60A是77 /CM)，而將閘極電 〇.18微米元件而言，-個適當的崩：。因此，對於 特。0· 1 8微米元件一般運作於i 、1值VBR〇x約為2. 4伏 〇伏特），所以其邏輯1為18伏—、旗伏特（相對於接地之 因此， 伏特而邏輯〇為ϋ伏特。 1238598 五、發明說明（3) 在核心電位下，並沒有閘極氧化層 些元件一般皆必需耦接至運作於較古g σ 。但是，這 外部互補式金氧半導體（以的）元了 ^ ( \3.3伏特）之 .米Ρ通道輸出元件拉高至3 3俠胜 八、，、口果疋，將〇. 18微 在嶋，如此極可能損壞Ρ通；元：==電麼維持 以，傳統的電壓轉換電路在迻 、《極乳化層。所 [_]車交新的調整 類比兩種電路，將位於核心電位 ^糸一利用數位與 的高電位，並將邏輯。從〇伏特升C :外部元件 通p通道元件，且高到=:極 的朋項。類比電路則用來產生€輯 極乳化層 如此便可將邏輯〇設定於相對〇伏特雷數位電路， 類比元件體積大且耗電多，並不適合VLSi 虛然而， [ 0 0 08 ]因此，所需要的曰 件的應用。 動元件的技術，此種元1;mm縮小p通道輪出驅 氧化層太薄，無法承受：使其閘極 電位，而易於產生閘極氧化層的崩二。、立叙的輸入訊號 【發明内容】 [ 0 0 0 9 ]本發明提供一數位電位轉換器 在一電壓轉換範圍内驅動一縮小驅 ' 男β列，其 免該縮小驅動元件發生閘極氧声山生兮輸入端，以避 具有運作於-高電壓範：：：：：朋：以元件 係將-邏輯信號之相關電壓從一較低電位偏移：轉 第9頁 1238598 五、發明說明（4) 位轉換器係以數二===保護該縮小驅動元件。該數位電 該數位電位轉換器；該；：驅=比偏壓元件。 電路uc)上，並與核心凡件可貝作在同-個積體 此ic可直接耦接至運作於j用相同的製程技術，以使得 核心電路或縮小驅動=件了電位之外部元件，而不會損壞 里包1η /本士發明所提供 < 數位電位轉換器的實施例， 電壓限制器耗數π位轉換開關。該數位 電壓源，以界定第：ΐ壓κ 一和*第二電位之第-和第二 操作在第-電壓範圍内之二uy;電，：制器接收-電壓限制信號，其操作於[虎提供一對應的 ί“圍内，纟中該中間電位係介於第-和第二電位之 間。該中間電位的選取，俜用 你用以避免輸入過量電壓至縮小 ^動TL件。該數位電位轉換開關耦接至 電壓源’其中第三電壓源具有高於第二電位3;;:。 4數位電位轉換開關接收該電壓限制信號， 限，信號之切換，於中間電位和第三電位所界定：電】轉 換範圍内，對應地切換一電壓轉換數位信號。 [0 011 ]本發明亦提供一數位電位轉換器之另一實施 例，其包含一數位分壓器（digital voltage divider)* 一數位電位轉換開關。該數位分壓器包括有P通道元件， ，接在一參考電壓和第一電壓源之間。該數位分壓器接收 操作於參考電壓和第一電壓源間之電壓範圍内之一數位輸 第10頁 1238598 五、發明說明（5) 入信號，並具有一接點，以形成一電壓限制信號。該電壓 限制信號運作於第一電壓源和一中間電壓間之一限制 範圍，並具有一介於參考電壓和第一電壓源間之電位。^ 數位電位轉換開關包含以互補組態耦接於參考電壓和二 電塵源之間的P通道和N通道元件。該第二電壓源具有高: 第一電壓源的電位。該數位開關具有用來接收該電壓:制 信號之輸入端，以及提供一轉換數位信號之輸出端，a 該轉換數位信號係運作在中間電壓和第二電壓源雷 轉換範圍。 、电i [0012]本發明亦提供一積體電路（IC)之實施例，其 包括有一核心電路、一數位電位轉換器和一縮小驅動元、 件。該核心電路輕接至-參考電麼和第—電㈣ 運作於-較低電壓範圍内之第一數位信號，其中該較^ 屋祀圍係由^考電壓和第一電壓源所界定。該數 間，立十該中間雷壓ΐ 7苐二電壓源和一中間電壓之 縮小驅動元件接收該轉換 f塋矛弟電壓源間。该 位信號之第二數位信Ϊ =信號，，供-表示第-數 壓和第二電壓源所界定」山一數位#唬運作於由參考電 運作於中間電壓，以防卜间電壓範圍。該轉換數位信號 [0013]本發明之盆/小驅動元件發生氧化層崩潰。 ，、他特徵和優點，在參閱本說明書 1238598

的其餘部分和圖示後，將可更加清楚。 【實施方式】 [〇 0 1 8 ]以下的說明，係在一特定實施例及其必要條 件的脈絡下而提供，可使一般熟習此項技術者能夠利用本 發明。然而，各種對該較佳實施例所作的修改，對熟習此 項技術者而言乃係顯而易見，並且，在此所討論的一般原 理，亦可應用至其他實施例。因此，本發明並不限於^處 所展示與敘述之特定實施例，而是具有與此處所揭露之原 理與新穎特徵相符之最大範圍。 Μ [0 0 1 9 ]本案發明人已注意到，有需要使用縮小驅動 元件，其須具有高輸出電壓，但卻不能容許高輸入電壓。 因此，發明人提出一種全數位電位轉換電路，可在適當電 位驅動縮小驅動元件，以避免其閘極氧化層崩潰，如下文 圖一至圖三部份所述。 [0020]圖一係為包含有一數位電位轉換電路1〇3之系 統1 0 0的簡化方塊圖，其中此數位電位轉換電路1 〇 3係依據 本發明之一具體實施例實作的。此處、、數位〃是指元件以 類似一開關的方式運作，此開關具有多個分離的操作點， 各标作點係關聯於不同的邏輯狀態且/或電位。一核心電 路1 0 1係經由第一電廢源信號V D D L接收功率，此第一電壓 源信號具有相對於共同或參考電壓源信號REF之一電位或 電壓量，而參考電壓源信號REF亦被送至核心電路1 〇 1。一 功率源或電壓源（圖中未顯示）產生一來源電壓於V D D L和

1238598 五、發明說明（7) 1 之間。VDDL和REF共同決定第一或較低電壓範圍，便於 提供功率給核心電路1 01内的元件。核心電路1〇1至少產生 一個邏輯信號或數位信號LDS，以提供給電位轉換電路1〇3 之輸入端。LDS信號具有位於或接近REF之電位的第一邏輯 狀態，以及位於或接近VDDL之電位的第二邏輯狀態。這些 邏輯狀悲通常被稱為邏輯壹或、、丨以及邏輯零或、、〇。 此處正邏輯或負邏輯皆可採用，因此任一個邏輯狀態1或〇 都可能對應到REF或VDDL。電位轉換電路1〇3耦接至仰儿和 RpF 可提供功率給内部的數位電路，以致能LDs信號之邏 輯狀悲的偵測，下文會進一步說明。 [ 002 1 ]電位轉換電路1〇3發出一轉換邏輯或數位信號 MS，送至一縮小驅動元件1〇5的輸入端。縮小驅動元件 1 〇5j系耦接_於第+二電壓源信號VDDH *ref兩者間，而此兩者 =疋了第二或高電壓範圍。另一功率源或電壓源（圖中未 貝不產生一來源電壓於VDDH和REF之間。VDDH的大小比 冋，所=與”011相關的第二電壓範圍也比與VDDL相關 白' 電壓範圍來得大。通常電壓源VDDL和VDDH兩者皆為 正，不過本發明則使用負電壓源。縮小驅動元件105產生 一邏輯輸出信號或數位輸出信號〇DS給至少一也耦接至 =DH和RE\之外部"兀件1〇7。〇DS信？虎運作於第二電壓範 ^，此電壓範圍具有第一和第二邏輯狀態〇 m，其各自的 ，位係為VDDH或REF的電位。由於正邏輯或負邏輯皆可採 任個邏輯狀態1或〇都可能會對應到REF或VDDH。外 4元件107相對於核心電路1〇1而言是屬於、、外部，，，且可 第13頁 1238598 五、發明說明（8) 能是任一類型的輸出入I/O元件，以作為核心電路ιοί的介 面。 j 0 0 2 2 ]在運作上，會希望將核心電路丨〇 1所設定之 LDS信號=邏輯資訊，傳送至外部元件丨〇7。然而，外部元 件1 〇 7在。又计上，係利用電位定義於第二電壓範圍VDDΗ — REF内之邏輯信號來運作，此高電壓範圍VDDH-REF大於第 或車乂，電壓|&圍VDDL-REF。因此，外部元件丨〇7必須被 驅動至高於LDS信號的電位，以便於邏輯切換。藉由電位 轉換電路103，LDS信號被轉換為SDS信號，其中，SDS信號 運作在以VDDH電位為基礎之一電壓轉換範圍中，且適用於ϋ 驅動縮小驅動元件105的輸入端。此電壓轉換範圍並未延 伸^整個咼電壓範圍，所以SDS信號仍是一數位的電壓轉 換信號。VDDH被送至電位轉換電路1〇3，使電位轉換電路 103能運作在此電塵轉換範圍内。縮小驅動元件1〇5配合 SDS信號的切換，在整個高電壓範圍内切換〇ds信號，以驅 動外口P元件1 0 7的輸入端。因在匕，電位轉換電路i⑽和縮小 驅動元件m合力#運作在較⑻電壓&圍（適用於核心電路 1 0 1 )的LDS化號轉換成運作在整個電壓範 件107)的ODS信號。以廿太々 > ; Γ 1 ^ # t ^ 匕方式，核心電路1 〇 1可成功地將邏 輯資訊傳运至外部元件；[〇 7。 -? 士驅動元件105包含有-或多個縮小p通道 介面。然而，若整個高，之向電位所需之 道元件的輸入端，其；用動這些縮小p通 八j此會發生閘極氧化層的崩潰。尤 第14頁 1238598 五、發明說明（9) 其，縮小驅動元件105可能將〇ds信號設定於接近VDDH的電 位’但同時SDS信號卻不能被拉至REf的電位，因為橫跨縮 小驅動元件105之電位差VDDH-REF會造成内部P通道元件 1 0 5之閘極氧化層崩潰。電位轉換電路丨〇 3會在介於一中間 電位（INT)和VDDH電位間的電壓轉換範圍，來切換SDS信 號。I NT電位的大小高於REF，並且其值之選取是要使電壓 轉換，圍VDDH-INT不會超出縮小驅動元件1〇5内之p通道元 件的崩潰電壓。更具體來說，當SDS被驅動至INT電位時， ODS信號可被驅動至VDDH的電位，而不必冒著造成縮小驅 動元件105内P通道元件之閘極氧化層崩潰的危險。 展 路 先 面 [ 0024 ]如前所述，積體電路設計和製程技術的進 使得工作電壓隨著元件尺寸縮小而往下調整。VLSI雷 特別是微處理器，在尺寸與電壓的縮小上一向居於领 因此，在較低電壓運作的VLSI元件常需要藉由一介7、 與縮小程度不那麼大的外部元件耦接。例& =101可能是整合進Ic 109的^31元件，而我們希望/ 、 109直接耦接到外部元件丨〇7。在一實施例中，=鏟 換電路103和縮小驅動元件1〇5皆 ⑽轉 同核心電路m。進一步，核心電路1〇1相 103和縮小驅動元件1〇 ^奐電路 作，可使構成這些電路的,通道與 的閘極氧化層1此方式，IC 1〇9包 都八有相^薄 卩飞舳千用以耦接至個別的電壓源。例如，^水嫁 不，1C 109包括有轉接 σ圖所 牧王vmL·心罘冤壓源接腳111，耦

第15頁 1238598

接至REF之第二電壓源接腳113，以及耦接至仰卯之第三電 壓源接腳115。在1C 109内，VDDL係耦接至核心電路1〇^和 電位轉換電路1 03，VDDH耦接至電位轉換電路丨〇 動元件m ’響則搞接至核心電路101、電位轉：電】： 1 0 3以及縮小驅動元件1 〇 5。 [00 25 ]值得注意的是，本發明並不限於前述的實施 二每：即電位轉換電路103和縮小驅動元件105係以相同製 二ϋ:或在同一顆IC上，如同核心電路101。實際上， :個】：可以分開實作，而不會脫離本發明的精神和範 —顆ΙΓ ^，以類似的製造技術將這些電路設計或製造在同 另外，★二有明顯的優點，就如熟悉本技藝者所熟知的。 輯狀d用數位與類比兩種料’將較高電壓的邏 輯狀態韓拖外=ί件107的高電位，而將較低電壓的邏 整。在此棒至一較咼電位（如ΙΝΤ),以進行輸出電壓的調 電路。然:形下，類比電路係用來提供一邏輯偏壓給數位 適用於v、iSI: ί比i件尺寸Α，且耗費功率大，因此並不 VLSI的目將類比元件直接做在IC 109上，就違背 貴的雷狄、 而將類比元件實作於IC外部’又合耗去寶 貝的電路板空間及功率。 人曰耗去貝 米製程】更具體的實施例中’ IC 109是採0.18微 化層的金氧半導體(H-其包括具有厚度約40埃之閘極氧 微處理器，兩 —S ) 7〇件。例如，核心電路丨〇】可能是 二’茜要將尺寸和電壓做最大程度的縮 “些元件的問極氧化層崩潰電壓ν_χ大約為2.4伏

1238598 五、發明說明（11) j料Γ對於REF * 5 ’ 一般為1.8伏特，而REF 一般是0 也；既！用於核心電路101之最大電位低於崩ί f壓甚多：就不需擔心氧化層會崩潰。在此 貝 ，外部兀件107包含3. 3伏特的CM0S元 &以二1曰 伏特時1職約為3.3伏特。再者，输丨牛所虽膽疋0 〇.㈣米的P通道元件，用來=上小驅動元件…包括 •電位轉換電路103使用 3.3伏特之間，而1町約為1〇伏 此者=例伙特和 轉換範圍約為2· 3伏特。在在么匕二施例中，電屡 ，« 05 .P , , " 下，所以最大電壓範圍I q你杜 日、丨牛主、、々1伙特u 電射瞧（約2· 4伏特），幾乎、合^然2· 3伏特低於崩潰 化層崩潰的風險。 +就不《有p通道元件之閘極氧 [0 0 2 7 ]值得注意的县，雜 日 及其相關電位，闡述本;用雖^此/^以0.18微米元件 解決方案。但相同的方案一樣可應用在較大及較= 的牛。足疋因為閘極氧化層崩潰的現象不只盥元件制造 與，應用，亦即元件所要麵 ϊ 關：Γ相關。因此，本發明並不限於〇.18微 未兀件及」目關電位，而可應用於任何一種有實作 寸與電壓的2術。ϋ且，電壓源信號可能有不同的電位和 極性’以界定一特定製程之任何可實施的電壓範 如，REF可被轉換至非零的電位，而其他的電壓源也 轉換’以疋出理想的或適當的電壓範圍。崩潰電壓係依據 1238598 五、發明說明（12) 數私、應用仏形和相對電位而定，以保護縮小驅動元件之 閘極氧化層。 [ 0 0 28 ]在前述實施例中，電位轉換電路1〇3是實作在 1C 1〇9上，並包括數位邏輯，以提供一適合驅動縮小驅動 凡件1 0 5輸入端的轉換邏輯電壓範圍。在一實施例中，電 位轉換電路103包括〇· 18微米元件，該〇· 18微米元件具有 厚度約40埃的閘極氧化層，且運作於丨· 8伏特的核心電壓 源電位。電位轉換電路1〇3係用於驅動縮小驅動元件1〇5， 後者包括工作電壓提昇至3 · 3伏特的〇 ·丨8微米p通道元件。 =些P通道兀件產生耦接至外部元件丨〇 7所需之3 · 3伏特邏 輯電位，所以電位轉換電路1〇3可將施加於p通道元件的電 f範圍大小維持在低於2·4伏特，以避免閘極氧化層崩 /貝。例如，在一貫施例中，電位轉換電路丨〇3限制sds信號 免於降至約1伏特以下，以使得橫跨於縮小驅動元件105的 袁大電壓為2. 3伏特。

[ 0029 ]圖二係本發明之電位轉換電路1〇3之一示範 施:列的簡化方塊圖。在此範例中，電位轉換電路1〇3具有、 兩個主要階段，包括一數位電壓限制器2〇】和一數位電位 2換開關203。數位電壓限制器2〇1轉接至vddi^〇ref，並 ί收唬。數位電壓限制器201於電壓範圍VDDL-REF 二’ =L:信J虎在高與低邏輯狀態間的切換，並配合LDS 位轉換開關2。3，以傳送LDS二換至數位電 制器201可福信號保持=二數位電壓限 ^ 文限制的電壓範圍内，即

Ϊ238598 五、發明說明（13) VDDL與I NT的電位之間，其中I NT電位高於REF。特別是， VLS信號之一邏輯狀態（如邏輯1)係設定在約VDDL的電位， 而其他相反的邏輯狀態（如邏輯〇 )則設定在I NT的電位，或 者情況反過來。

[0030]數位電位轉換開關203包括一 P通道電路205 ’ 其參考至VDDH，可接收VLS信號，並設定SDS信號。P通道 電路2 0 5回應VLS信號的切換而切換SDS信號，以將LDS信號 的邏輯資訊傳遞至縮小驅動元件1 0 5。P通道電路2 0 5可將 SDS信號保持在VDDH與中間電位INT間的電壓範圍内。特別 是’ SDS信號之一邏輯狀態（如邏輯丨）係設定在約VDDH的電 位’而其他相反的邏輯狀態（如邏輯〇 )則設定在I NT的電 位’或者情況反過來。如前所述，INT電位係相對於VDDH 的電位而選取，以避免縮小驅動元件丨〇 5之p通道元件的閘 極氧化層崩潰。因此，SDS信號可傳遞來自核心電路1 〇 1的 LDS信號之邏輯資訊，同時並維持縮小驅動元件丨〇 5之閘極 的完整性。

[〇 0 3 1 ]在圖二所示的實施例中，數位電位轉換開關 203疋以一種互補方式進行組態，並且包括一 n通道電路 2 0 7、’其經由至少一偏壓節點20 9耦接至p通道電路2〇5。N ，道電路20 7耦接並參考至VDDL和ref，而將偏壓節點2〇9 =持在足夠高的電位，以防止P通道電路2〇5内的元件崩 =°/通道電路2〇7接收1^8信號，並配合1^3信號的切換做 H，以便於P通道電路20 5的切換。一般而言，N通道電 和P通道電路205以互補切換的方式協同運作，使sds

第19頁 1238598

化號可出現於V D D Η和I N T間的整個電壓轉換範圍。 —[0032]圖三係本發明之電位轉換電路1〇3之另一示範 實施例的詳細電路圖。數位電壓限制器2 〇 1和數位電位轉 換開關20 3 (含Ρ通道電路20 5和Ν通道電路20 7 )之特定實施 例細節，在圖中有進一步解說。數位電壓限制器2 〇工包括ρ 通道電晶體PI-Ρ6和一反相器301。反相器3(π用以產生 LDSB信號，其為LDS信號的反相信號。需注意的是，此處β 附加在信號名稱後，係表示邏輯上的否定，其中反相或互 補信號具有相反的邏輯狀態。Ρ通道電晶體ρ^ρ6的1^型井 (N well)耦接至VDDL cLDS信號被送至ρ通道電晶體ρι、ρ3 及Ρ6的閘極與反相裔301的輸入端。LDSB信號則被送至ρ通 道電晶體Ρ2、Ρ4及Ρ5的閘極。Ρ2、Ρ3、Ρ5和？6的源極耦接 至VDDL。Ρ1的源極和Ρ2與Ρ3的汲極耦接於一接點3〇3，以 形成電壓限制信號VLS。Ρ1的汲極耦接至REF，此REF在圖 示之實施例中為接地或〇伏特。以類似的方式，p4的源極 和P5與P6的汲極耦接於另一接點3〇5，以形成電壓限制信 號VLSB。P4的沒極亦耦接至REF。需注意，VLSB信號並非 VLS信號之反相信號，但由於電路對稱性以及反相器3〇 j回 應LDS #唬切換的運作，所以一般假定其為相反的邏輯狀 態。 [0 0 3 3 ]數位電位轉換開關2 〇 3包括ρ通道電晶體ρ 7、 P8、P9 和P10，以及N通道電晶體N1、N2、N3、N4、Ν5*Ν6 (Π-Ν6)。在圖中所不之組態，p通道電路2〇5包括電晶體 P7-P10，而N通道電路2〇7包括電晶體N1、N2、财和 1238598 五、發明說明（15) N5。VDDH被送至P8與P10的源極。P8的汲極耦接至Pi〇的閘 極、P7的源極、N3的汲極和N6的閘極。SDS輸出信號係形 成於耦接至P 8汲極的第一輸出節點3 0 7。P 7的閘極和N 3的 源極耦接於接點3 0 1，以接收VLS信號。以類似的方式， P1 0的汲極耦接至一互補的輸出節點3〇9，其耦接至？8的閘 極、P 9的源極、N 6的汲極和N 3的閘極。一反相輸出信號 SDSB形成於輸出節點3〇9。P9的閘極和N6的源極耦接於接 點3 03，以接收VLSB信號。P通道電晶體P7-Pl〇的N型井皆 耗接至V D D Η。雖然縮小驅動元件1 〇 5於前文中係轉接至$ ρ $ 仏號，SDS與SDSB信號任一者或兩者皆可驅動縮小驅動元 件的輸入端，且這兩個輸出信號皆於VDDH—ΙΝΤ的電壓轉換 範圍間作切換，如下文進一步所述。 、 [ 0 0 34 ]卩7的汲極和Ν2的汲極係耦接於一節點耵。？9 的汲極和Ν5的汲極則耦接於一節點”。節點Β1*Β2合起來 及代表圖二的偏壓節點2〇9。以和”的閘極耦接至。 VDDL。Ν2的源極耦接至N1的汲極，而N1的源極輕接至 。N5的源極耦接N4的汲極，N4的源極耦接至REF。反相 器301的輸出端耦接至^的閘極，以接收几邡信號， ^號則用以驅動N 4的閘極。 b 道電道：B:a體P1和P4的大，】、，分別相較於?通 =別與咖合力運作，以作為分壓器。 至接地知（0伏特），此因汲極接地的P通道電曰濟二 向下拉刻伏特。當似和VLSB信號往G伏特下降時日日體^和月匕

第21頁 1238598

P4的基體效應（body effect)以及P3和P5所提供的電流， 合力使得P1和P4於中間電位INT開始關閉。以此種方式， yLS和vlsb信號不會降到中間電位INT以下，其中INT電位 係由P3到P1與P5到P4的大小比例而定。相對於VDDL與尺以 電位的INT電位，則由ρ! 分別與ρι和？3比較）的大小 比例而定。例如，要拉高INT，則需提高p3到？1與”到以 的大小比例’要降低I N T，則降低此大小比例。p 3和p 1的 大小比例應该大約相等於P5和P4的大小比例，以維持Rs 和VLSB信號運作在大約相同的電壓範圍，雖然相對大小比 例視需要可有不同。 [ 00 36 ]運作上，當LDS信號被拉向REF時，接點3〇3被 拉至I NT電位。p 3導通，而p 1則處於微弱的導通狀態，由 P3提供之電流所決定。LDSB信號被拉向vd〇l，而使p2、p4 和P5關閉。P6導通，且如同一拉高電壓的元件運作，將 VLSB信號拉至VDDL電位。以類似的方式，當LDS信號被拉 向VDDL ^ ’ PI、P3和P6為關閉狀態。反相器3〇 1將⑺“信 號拉往接地電位，使P2*P5導通，而以則隨著由”所^ 供之電流而微弱地導通。因此，VLSB電位被拉至ΙΝΤ電 位，而VLS信號電位則被P2拉至VDDL電位。以此方式，vls 信號和VLSB信號回應LDS信號的切換，於int*vddl間作切 換0 [0037]富1^8化號為低電位時，vls被拉向下至INT電 位、’而使P7導通。P7導通時，會將SDS信號拉低，而使ρι〇 導通。P10導通時，會將SDSB信號拉向仰卯，而使p8關 1238598 五、發明說明（17) 閉。當SDSB信號被拉高時，N3導通，所以SDS信號藉由N3 降至VLS的INT電位。同時，LDSB信號為高電位，且VLSB信 號被拉高至VDDL電位，而使P9關閉。 [ 0 0 38 ]當LDS信號為高電位時，VLSB被拉低至INT電 位’而使P9導通。P9導通時，會將SDSB信號拉低，而使P8 導通。P8導通時，會將Sds信號拉向VDDH，而使P1 〇關閉。 當SDS #號被拉高時，N6導通，所以SDSB信號藉由N6降至 VLSB的INT電位。同時，vlS信號被拉高至VDDL電位，而使 P7關閉。以此種方式，SDS和SDSB信號回應^^^ 信號 在REF和VDDL電位間的切換，在INT和〇])11電位間進行切 換。在此互補的組態中，SDS *SDSB信號被切換至彼此的 相反邏輯狀態。在一實施例中，INT接近κ 〇伏特，而VDM 接近3.3伏特，所以SDS和SDSB信號在1與3· 3伏特間擺盪， 總電壓範圍為2· 3伏特。 [ 0 03 9 ] LDS信號為高電位時，會使N4導通；低電位時 則使N4關閉。同樣地，LDSB信號為高電位時，會使N1導 通；低電位時則使N1關閉。N2和N5 —直維持在導通狀態， 藉由避免電晶體N1和N4其中之一接收高的汲極至源極電壓 VDS，以分別保護N1和N4。在一般正常運作下，當N1導通 時，N1和N 5分擔負載，而當n 4導通時，N 4和N 5分擔負載。 當P8導通（且N1關閉）時，N1 /N2的組合需將P7確實關閉。 否則，可能會有電流流經P7，其可能使SDS信號的電位無 法達到VDDH電位。同樣地，當P1〇導通（且N4關閉）時，… N4/N5的組合需將P9確實關閉，以使SDSB信號實質上達到

第23頁 1238598 五、發明說明（18) VDDH °

[ 0 040 ]當P8為關閉狀態時，N3可協助使p8的汲極降 至I NT電位。同樣地，當p丨〇為關閉狀態時，n6可協助使 P10的沒極降至INT電位。由於電晶體N3和㈣分別的運作， SDS和SDSB信號並未降至&VLS和几讣信號所分別設定之 I NT電位运低。為避免氧化層崩潰，在正常運作下，N3和 2操作在線性區域（即VDS<(VGS-VTH))而非飽和區，所以 馬其閘極切換至高電位，其閘極至通道電壓總是在一安全 電位。如熟悉此技藝者所知，VTH是N通道電晶體的閘極至 源極的臨界電位。N 3和N 6的閘極大體上為I NT電位（如1伏 特）此因其通道為完全形成的（fully formed)。否則， 务允许N 3和N 6操作在飽和區，則其通道將被截止，且閘極 為0伏特，因而超出氧化層崩潰電位。

h [ 0 0 4 1 ]雖然本發明已參照特定較佳實施例而詳細解 說，但其他變化的實施例亦有可能慮及。例如，前述的互 補組態中，亦可實施一單一的輸出轉換元件。再者，特定 的電位與/或電壓範圍依元件類型或製造過程而可不 同。〇 · 1 8微米元件的相關電位已在示範的實施例中作說 月]而熟知此技藝者亦可了解到，本發明可應用在相關於 相同或不同電位之較小與較大的元件。正邏輯或負邏輯亦 有考慮到，並且實際電壓值可能為正或負值。本發明係有 關於轉換一任意邏輯值之相關電壓量，以避免過量的電壓 施加於縮小驅動元件上。 [ 0042 ]此外，〆般M〇S類型元件的閘極氧化層崩潰現

第24頁

1238598 五、發明說明（19) 象不只 所要耦 、丄， /rrr^ 刚迷貫 用相同 接至運 總 當不能 專利範 涵蓋之 至禱。 與元件製造過程有關，也與亓杜从由 接之其他元件的電壓要求，、；：=用’包括元件 施例中的電位轉換電路j 〇3 卜例如，雖然 製程，則亦可包括額外：固階段，如果利 作於更高電位（如5 3數位切換階段，以耦 之，以上所述者，僅：外部元件。 以之限定本發明所告為本毛明之較佳實施例而已， f所作之均等變化大凡依本發明申請 範圍内，謹請主 ^白應仍屬於本發明專利 貝，查委員明鑑，並祈惠准，是所 1238598 圖式簡單說明 【圖式簡單說明】 [0 0 1 4 ] 本發明之前述與其它目的、特徵及優點，在 配合下列說明及所附圖示後，將可獲得更好的理解： [0 0 1 5 ]圖一為一包含數位電位轉換電路之系統的簡 化方塊圖，其中該電路係依據本發明之一實施例所實作； [0 0 1 6 ]圖二係本發明之圖一電位轉換電路之一示範 實施例的簡化方塊圖；以及 [0 0 1 7 ]圖三係本發明之圖一電位轉換電路之另一示 範實施例的詳細電路圖。

圖號說明：

100 系統 101 核 心 電 路 103 數位 電 位 轉 換 電 路 105 縮 小 驅 動 元 件 107 外部 元 件 109 1C 111 第一 電 壓 源 接 腳 113 第 二 電 壓 源 接 腳 115 第三 電 壓 源 接 腳 201 數 位 電 壓 限 制 器 203 數位 電 位 轉 換 開 關 205 P通道電路 207 N通道電路 209 偏 壓 々/Γ 即 點 301 反相 器 303 接 點 305 接點 307 第 _ — 出 Λ-/Γ 即 點 309 互補 m 出 即 點

第26頁

Claims (1)

1238598 六 申請專利範圍 丨·一種數位電位轉換器，用以驅 入端，該縮小驅動元件具有 ：小：動元件之-輪 出端，該數位電位轉換器包含：；同電壓範圍之輪 -數位電壓限制器、，耦接至 位之一第一和一第二電壓源，以〜二 和第二電 该第二電位係高於該第一電位，兮 垂電壓範圍， -操作於該第一電壓範圍之數位：卢堅：：器接收 f的信號，該電壓限制信號操：於；；供；對 和一中間電位間之一限制電壓範圍内，其中該^ :電位 係介於該第一和第二電位之間；以及’、μ 3電位 一數位電位轉換開關，耦接至一第三電壓源 了電壓源，其中該第三電壓源具有高於該第二電位 第三電位，該數位電位轉換開關接收該電壓限制信號， 並配合該電壓限制信號之切換，於該中間電位和該第二 電位所界定之一電壓轉換範圍内，對應地切換一: 換數位信號； ' 胃 其中該中間電位的選取，係用以避免該縮小驅動元 件之閘極氧化層崩潰。 •如申請專利範圍第1項所述之數位電位轉換器，其中該 數位電壓限制器包含一數位分壓器，該數位分壓器具有 一接收該數位輸入信號之輸入端，以及一形成該電壓限 制信號之接點。 •如申請專利範圍第2項所述之數位電位轉換器，其中該 數位電位轉換開關包含··

第27頁 1238598 六、申請專利範圍 節點之間，該^ ^ ^接於該第三電壓源和至少一偏壓 限制信號，並配雷路Γ輕接至該接點，以接收該電壓 轉換數位信號；ϋ限制信號之切換，切換該電壓 一互補纟且能^電路，耦接於該第一和第二電壓源，並以 t與該ρ通道電路耦接於該至少一偏壓節點 ^ 電路接收該數位輸入信號，並使該P通道電 路易於切換該電壓轉換數位信號。 4 ·如申明專利範圍第1項所述之數位電位轉換器，其中該 數位電壓限制器包含·· 、抑 ΌΑ 一第一 Ρ通道元件，具有一閘極以接收該數位輸入 信號，並具有一源極和一汲極耦接於該第二電壓源和一 接點之間；以及 一第二Ρ通道元件’具有一源極耦接至該接點，一 汲極轉接至該第一電壓源’以及一閘極接收該數位輸入 信號； 其中該第二ρ通道元件之大小係相對於該第一ρ通道 元件而定，以避免該電壓限制心號的大小低於該中間電 位。 5·如申請專利範圜第4項所述，數位電位轉換器，其中該 第二P通道元件的大小大於該第一P通道元件，以使得當 該數位輸入信號向該第電位切換日寸，该第二P通道元 件開始關閉。 、+，夕+ 6·如申請專利範園第4項所電位轉換器，更包

1238598 六、申請專利範圍 含： 一第三P通道元件，具有一閘極，並具有， 沒極耦接於該第二電壓源和該接點之間；以及 一反相器，具有接收該數位輸入信號之^ 輸出# 輸 及耦接至該第三P通道元件之該閘極之 训… 其中該第三P通道元件於導通時，將該接辨批 苐二電位。 如申請專利範圍第1項所述之數位電位轉換器，其 多 中 该 该 數位電位轉換開關包含： 第一、第二和第三P通道元件，每一p通道厂 濟 N型井，耦接至該第三電壓源，且每一 p通道元件異 源極、一汲極和一閘極； 該第一 P通道元件的源極係耦接至該第三電麽游〕 其汲極則耦接至一輸出節點，該輸出節點更揭接炱3 一P通道元件的源極和該第三P通道元件的閘極，其中以 輸出節點形成該電壓轉換數位信號； 5亥第_p通道元件的沒極係輕接至該第一電壓源’ 其閉極則轉接至提供該電壓限制信號之該接點； 該第三P通道元件的源極係耦接至該第三電壓源， 其/及極則耦接至該第一 p通道元件的閘極；以及 第一 N通道元件，其源極耦接至該接點，其汲極 耦接至該第一p通道元件的汲極，而其閘極則耦接至 第一P通道元件的閘極。 口 8·如申請專利範圍第7項所述之數位電位轉換器，其中該 件 濟 1238598 六 申請專利範圍 數位電位轉換開關更包含： 々一第二N通道元件，具有一源極、一汲極耦接至該 第一P通道元件的汲極，以及一閘極耦接至該第二電壓 源； 一第三N通道元件，具有一源極耦接至該第一電壓 源’一 >及極搞接至該第二N通道元件的源極，以及一閘 極用以接收一反相數位輸入信號；以及 一反相器’具有一接收該數位輸入信號之輸入端， 及一提供該反相輸入信號之輸出端。

9 · 一種數位電位轉換器，包含有： 一數位分壓器，包括複數個P通道元件，耦接於一 參考電壓和一第一電壓源之間，該數位分壓器接收操作 於該參考電壓和該第一電壓源間之一第一電壓範圍内的 一數位輸入信號，並具有一接點，以形成一電壓限制信 號，該電壓限制信號運作於該第一電壓源和一中間電壓 間之一限制電壓範圍，該中間電壓具有一介於該參考電 壓和該第一電壓源間之電位；以及

一數位電位轉換開關，包含複數個以一互補組態耦 接於該參考電壓和一第二電壓源之間的P通道和N通道元 件，該第二電壓源具有高於第一電壓源的電位，該數位 開關具有用來接收該電壓限制信號之一輸入端，以及提 供一轉換數位信號之一輸出端，該轉換數位信號係運作 在該中間電壓和該第二電麈源間之一電壓轉換範圍。 1 0 ·如申請專利範圍第9項所述之數位電位轉換器，其中該

1238598 ------- 六、申請專利範圍 數位分壓器包含： 一第一 P通道電晶體，具有一閘極以接h 入信號、一源極耦接至該第一電壓源，以及 接至一第一接點； 一第二p通道電晶體’具有一源極輕接j 點、一汲極耦接灵該參考電壓，以及一閘極 數位輸入信號； 一反相器，具有一輸入端以接收該數位 號，以及一輸出端以提供一反相輸入信號， 位輸入信號和該反相輸入信號都運作在該第 圍； 一第三p通道電晶體，具有一閘極以接^ 入信號、一源極耦接至該第一電壓源，以及 接至一第二接點； 一第四P通道電晶體，具有一源極耦接 點、一汲極耦接至該第二電壓源，以及一閘 該數位輸入信號； ^中該第二和第四P通道電晶體的大小、 於該第-和第二P通道電晶體而冑，以使得_ 制信號分別於該第-和第二接點形成 作於該限制電壓範圍内； -第五P通道電晶體’具有一源極耦接; 壓源、一汲極耦接至該第-接點，以及一閘 該反相輸入信號；以及 t該數位輸 一汲極耦 L該第'一接 以接收該 輸入信 其中該數 一電壓範 .該反相輸 一汲極摩馬 該第二接 座以接收 分別相對 對互補的 ，且皆運 該第一電 k以接收 六 、申請專利範圍 一第六P通道電晶體，具有一源極輕接至該第一電 壓源、一汲極耦接至該第〆接點，以及一閘極以接收 該數位輸入信號。 1 ·如申請專利範圍第1 0項所述之數位電位轉換器，其中 該數位電位轉換開關包含： 一第七P通道電晶體，具有一閘極耦接至該第一接 點’且具有一源極與一淡極’ 一第八P通道電晶體，具有一源極耦接至該第二電 壓源、一汲極搞接至該第八P通道電晶體的源極，以及 一閘極； 一第九P通道電晶體，具有一源極耗接至該第三電 壓源、一汲極耦接至該第八p通道電晶體的閘極，以及 一閘極耦接至該第八p通道電晶體的汲極； 第十P通道電晶體，具有一閘極耗接至該第—接 點、一源極耦接至該第九P通道電晶體的汲極了 :一 汲極； 久一 一 日日肢丹啕一綠極耦接至該參 :極：接收該反箱輸入信t，以及-汲極 二N通道電晶體，具有一源極耗接至該 日日體的汲極、—閘極一 及一汲極耦接至該第七？ 要x弟電壓源 一楚-M 2 F通道電晶體的汲極； 點一 通道電晶體’具有-源極耗接至♦亥第 點、一閘極耦接至讀笙 W饮王A弟 汲極耦接至該第八^通、f 、道電晶體的閘極，以 米P通道電晶體的汲極； 1238598 六、申請專利範圍 — 一第四N通道電晶體，具有一源極耦接至該參考電 壓、一閘極以接收該數位輸入信號，以及一汲極； 一第五N通道電晶體，具有一源極耦接至該第四N 通道電晶體的沒極、一閘極柄接至該第一電壓源，以 及一汲極耦接至該第十P通道電晶體的汲極；以及 一第六N通道電晶體’具有一源極|禺接至該第二接 點、一閘極耦接至該第九P通道電晶體的閘極，以及_ 汲極耦接至該第九P通道電晶體的汲極； 其中一對互補的數位輸出信號形成於該第八與第 九P通道電晶體的閘極，且皆運作於該電壓轉換範圍。 1 2 ·如申請專利範圍第11項所述之數位電位轉換器，其中 該第一、第二、第三、第四、第五和第六P通道電晶體 皆具有柄接至該第一電壓源之N型井，且該第七、第 八、第九和第十p通道電晶體皆具有輕接至該第二電壓 源之N型井。 1 3 ·如申請專利範圍第1 2項所述之數位電位轉換器，其中 每一該N通道與p通道電晶體及該反相器都包含有〇. i 8 微米元件，其閘極氧化層厚度接近4 〇埃。 1 4 ·如申請專利範圍第1 3項所述之數位電位轉換器，其中 該第一電壓源約為丨· 8伏特，該參考電壓約為〇伏特， δ亥第一電壓源約為3 · 3伏特’而该中間電壓約為1伏 特。 1 5 ·如申請專利範圍第1 1項所述之數位電位轉換器，其中 該第二與第五Ν通道電晶體於正常運作下維持在導通狀

1238598 六、申請專利範圍 恶，以分別分擔該第一與第通道電晶體的負載。 16·如申〃請專利範圍第u項所述之數位電位轉換器、，其中 =第亏與第六N通道電晶體於正常運作下操作在個別的 線性區’而不知作在飽和區。 17 一種積體電路（1C)，包括有： 、一核心電路，耦接至一參考電壓和一第一電壓 源，用以產生運作於一較低電壓範圍内之一第一數位 信號，其中該較低電壓範圍係由該參考電壓和該第一 電壓源所界定； “胃一數位電位轉換器，耦接至該參考電壓和該第一 電，，亦耦接至一第二電壓源，該第二電壓源係高 於該第一電壓源，該數位電位轉換器用以接收該第一 =位信號，並提供一表示該第一數位信號之轉換數位 4口號。其中5亥轉換數位彳§號運作於該第二電壓源和一 中間電壓之間，該中間電壓係介於該參考電壓和一 電壓源間；以及 曰一縮小驅動元件，用以接收該轉換數位信號，並 提供一表示該第一數位信號之第二數位信號，其中該 ^ 數位彳§號運作於由該參考電壓和第二電壓源所界 疋之Γ向電壓範圍，其中該轉換數位信號係運作於該 中間2壓，以防止該縮小驅動元件發生氧化層崩潰。 1 8·如申請專利範圍第1 7項所述之積體電路，其中該數位 電位轉換器包括有： 數位電壓限制器，耦接至該參考電壓和第一電

1238598 ~~----------- /、申μ專利範圍 壓源’配合該第一數位信號之切換，於該中間電壓和 5亥參考電壓間切換一電壓限制數位信號；以及 一數位電位轉換開關，耦接至該數位電壓限制 杰’且輕接至該參考電壓和第二電壓源，配合該電壓 限制數位信號之切換，於該中間電壓和該參考電壓間 切換該轉換數位信號。 1 Q > * ) • °甲凊專利範圍第丨8項所述之積體電路，其中該數位 電壓限制器包括有： 複數個Ρ通道電晶體，具有縮小的尺寸，且搞接成 y數位分壓器，以接收該第一數位信號並具有一接點 以提供該電壓限制數位信號； 以及其中該數位電位轉換開關包括有複數個p通道 與N通道電晶體，耗接為-互補組態，具/一數接们&電 壓限制數位信號之輸入端及一提供該轉換數位俨號之 輪出端。 口 20·如申請專利範圍第丨7項所述之積體電路，其中該核心 ，路、該數位電位轉換器及該縮小驅動元件係^ ^ i 8 微米兀件製造的元件組成，每一 〇 ·丨8微米元旦 厚度約為4 0埃之閘極氧化層。 /、 2 1 ·如申請專利範圍第2 〇項所述之積體電路，其 電壓源約為1 . 8伏特，該參考電壓約為〇伏特，= 電壓源約為3 · 3伏特，而該中間電壓約為丨伏特:

第35頁