TWI238317B - Data processing system and control method thereof - Google Patents

Data processing system and control method thereof Download PDF

Info

Publication number
TWI238317B
TWI238317B TW091120505A TW91120505A TWI238317B TW I238317 B TWI238317 B TW I238317B TW 091120505 A TW091120505 A TW 091120505A TW 91120505 A TW91120505 A TW 91120505A TW I238317 B TWI238317 B TW I238317B
Authority
TW
Taiwan
Prior art keywords
data
processing
setting
mentioned
unit
Prior art date
Application number
TW091120505A
Other languages
English (en)
Inventor
Hiroshi Shimura
Kenji Ikeda
Tomoyoshi Sato
Original Assignee
Ipflex Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ipflex Inc filed Critical Ipflex Inc
Application granted granted Critical
Publication of TWI238317B publication Critical patent/TWI238317B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/80Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors

Description

1238317 五、發明說明(1) 技術領域 本發明涉及連接多個處理單位來 處理系統。 水形成資料流程的資料 背景技術 用網路連接多個處理單位來進 國專利第61〇876〇號中。 ^里的技術公開在美 的功能眭 ^ ^ 疋田布望給處理單位設定新 須暫時I!放:ΐ通過網路向處理單位供給資料,因此,必 而能夠;用=ί理早位所形成的資料通路或者資料流程, 了從外部向處理單位供妗夺定用杳 貝钭因此,為 間’▲此期間,資料流程不能形成,二 功妒的次ξ處理速度較低。當希望在短時間内使不同 二=貝枓通路重構時,必須事先在 =:定資#,因此,需要巨大的記憶體容量不= ,,國專利第6 1 08760號中還記載了這樣的方案:對 编固处理單位獨立地賦予物理的識別編號和假想的識別 於=,通過遮罩掉任意的識別編號的一部分, 某個:能的處理單位的物理位置所決定的任 料,該,位中供給設定用資料,或者,供給控制資 =丄但是,當重構資料流程時,實現不同功能的處理單位 ==形狀大大變化的可能性較高。因此,當希望給各個 处理皁位賦予通過遮罩掉一部分能夠表現與各個功能相對
麵 1238317 五、發明說明(2) 應的形狀的獨立 找出其識別編號 巨大的時間。因 降低了系統的適 而且,向由 處理單位供給資 供給同一設定用 在各個處理單位 向形成資料流程 資料,不能在短 決處理速度改善 而且’為了 用資料,必須識 單位賦予獨立的 號,當希望形成 號’識別其控制 經濟的,難於提 因此,本發 單位或者處理單 供給设定用資料 功能的資料通路 分配複雜體系的 用間單的方法適 的處理單元,而 的識別蝙 ,來執行 此,成為 應性的主 物理位置 料的方法 資料時, 的功能不 的各個處 時間内從 的根本性 通過網路 別各個處 識別編號 任意形狀 方法以及 高處理速 明的目的 元的資料 ,同時, 或者資料 假想位址 當地識別 提供編程 號時, 使用識 高成本 要因素 所決定 ,當向 存在時 同的情 理單位 外部下 的問題 向各個 理單位 ,通過 的組時 硬體變 度。 是提供 處理系 動態地 流程。 來進行 供給設 自由度 識別編號變的冗長,為了 別編號的程式,需要花費 的主要因素,而且,成為 〇 的任意形狀的組中包含的 配置集中的多個處理單位 間縮短的可能性。因此, 況下’結果,必須單獨地 或者處理單元供給設定用 载設定用資料,而沒有解 處理單位單獨地供給設定 。因此,必須給各個處理 處理這些獨立的識別編 ’需要複雜體系的識別編 得複雜。因此,不能說是 一種用網路連接多個處理 統,能夠向各個處理單位 或者以時脈單位設定不同 而且’不需要給處理單元 遮罩等複雜的處理,能夠 疋資料或者供給控制資訊 高的資料處理系統。 五 、發明說明(3) 發明概述 系統,且有::明3供一種具有多個處理單元的資料處理 傳輪裝置,把;個ί:!及Ϊ三資料傳輸裝置。第-資料 的交接,在連狀,進行二一資料 置並= 的至少一個資料流程。第二資料傳輸裝 f仃地向夕個處理単元供給第二資料。 傳輪裝置向多個處理單位分別 ; 是F嫌沾次士丨·、 刀別供給设定資料。該設定資料 Q,、負料·通過直接或者間接地變更诵逍第一資料禮 輸裝置所連接的直他處理嚴开 炱更通過第貝枓傳 的卢裡向〜. 早兀’和/或變更對應處理單元 处内谷,來設定不同功能的資料流程。 根據該資料處理系鲚τ m , 於驻審々土承可以不用網路狀的第一資料傳 的第二資料傳輸裝置,而通過能夠單獨 =向各個處理單元供給資料的專用匯流排型的第三資= :裝置’來供給設定資料。因此’由於不必指定各個處】 :70的位=,依次地傳輸設定資料,則能夠在短時 如用一個時脈向多個處理單元供給資料。而且,由於 要為了發佈設定資料而對各個處理單元設定位址,因而 不需要假想位址,+需要進行遮罩等麻煩的處理 田 單純地表示資料流程的識別資訊來指二=用 處理單元。 久/貝枓机辁所屬的 本發明中的資料流程可以表現為:佔有能夠 路的第一資料傳輸裝置連接的全部處理單元 成為肩 虱考一部分處 1238317 五、發明說明(4) 理單元(以 該功能的内 外部接受資 律地或者他 暫時停止其 間,在資料 為相互獨立 在控制 資料傳輸裝 定的資料流 的處理單元 當經過第二 時,通過根 識別資訊來 處理單元, 此,處理單 的識別資訊 用於選 給的定時來 情況下,例 資訊即接著 下載到處理 另一方 裝置所供給 後稱為設備或 部交接、處理 料,向網路外 律地控制,例 全體動作的控 流程的内部不 的存在而起作 本發明的資料 置來與設定資 程的識別資訊 賦予表示構成 資料傳輸裝置 據經過第三資 選擇第二資料 用資料流程的 元最好設有根 來選擇第二資 擇第二資料的 由第三資料傳 如,能夠通過 的處理單元所 單元中的設定 面,在第二步 的識別資訊來 者單元)來 資料,在該 移交資料。 如’在資料 制。而且, 1^行積極的 用。 處理裝置時 料一起供給 的第一步驟 該資料流程 來與第二資 料傳輸裝置 進行處理的 單位選擇第 據經過第三 料進行處理 識別資訊可 輸裝置所供 與其設定資 屬的資料流 資料。 驟中,能夠 選擇第二資 實現的「功能」,在 功能的終端從網路 而且,資料流程被自 的出口堵塞後,進行 在資料流程彼此之 資訊交換,基本上作 ,能夠通過 表不由設定 ,來給構成 的識別資訊 料一起供給 所供給或者 第二步驟, 二資料進行 資料傳輸裝 的裝置。 以是以第二 給的識別資 料一起所供 程的識別資 經過第三 資料所設 資料流程 。因此, 識別資訊 已供給的 對於多個 處理。因 置所供給 資料所供 訊。在此 給的識別 訊來控制 根據由第三資料傳輸 料。為了儲存所供給
1238317 五、發明說明(5) 即;己憶體。在此^理::中设有儲存識別資訊的裝置 存在處理單能夠通過ΐί前與設定資料-起儲 程的識別資訊來控制下二;::J;早;現在所屬的資料流 在本發明中,中的設定資料。 的動作的控制資1 (二八;' 貝2,重要的是控制處理單元 夂傳輸裝置來供給下載設定資料的第-指 7 由此對於多個處理覃+ & k An 料,並且,使用次料^ # μ 一個,同時使用設定資 夠通丄Ϊ: 2 的識別資訊。由此,處理單元能 識另貝訊來識別自己所屬的資料流程,以後,根據 識另I負訊所附的控制資訊來私你 確定各個卢r。-二 識別資訊不一定是能夠 單:ΐ ΐ;早兀的資訊,可以是僅能識別資料流程的簡 早貝訊,此夠用少的資料來識別數量多的資料流程。 2且,通過經過第二資料傳輸裝置來下載設定資料的 :制=被供給,夠在多個處料★中同時使用設定資 二4’暫恝地切換資料流程的構成或功能。因Α,能夠在構 成特定的一個或者多個資料流程的處理單元中,動態地下 栽新的設定資料,來使新的資料流程被構成。 因此,本發明的控制資料處理系統的程式或者程式產 品具有執行這樣的處理的命令:經過第三資料傳輸裝置供 給設定資料和表示由該設定資料所設定的資料流程的識^ 資訊,經過第二資料傳輸裝置賦予至少一個識別資訊來供 給下载設定資料的控制資訊。該程式或者程式產品能夠記 錄在適當的記錄媒體上來提供,或者,能夠通過電腦網路 1238317 五、發明說明(6) 等通信裝置來提供。 設定資料包含用 如果第一資料傳輸裝 位址來 者,如 能夠指 接資訊 則包含 能夠變 器。而 通路, 通 地,處 大型化 處理單 具有某 的種類 置來連 糸統。 的構成 在 與識別 指定、 傳輸第 果通過 定連接 °而且 表示用 更自己 且,可 可以通 用型的 理速度 而提高 元是緊 種程度 不同的 接它們 而且, 或功能 本發明 資訊一 供給特 一資料 選擇或 對方的 ,如果 於使資 的處理 以在處 過設定 處理器 變慢, 成本。 凑的低 上的適 多個處 ,就能 通過使 於構成資 置是通過 的網路, 切換構成 處理單元 處理單元 料通路成 内容的處 理單元中 資料來選 可以進行 或者,當 與此相反 成本的, 應性。因 理單元, 構築可高 用本發明 料流程的各種資 指定連接對方的 則包含連接對方 第一資料傳輸裝 ,則包含佈線的 能夠變更自己的 立的處理内容的 理單元,具有可 設置多個可選擇 擇内部資料通路 靈活的處理,但 希望提兩處理速 ’設置多個内部 能夠實現高速處 此,通過配置内 用網路型的第一 速進行各種處理 ,能夠動態地變 訊。例如, 處理單元的 的位址。或 置的佈線而 選擇或者連 處理内容, 資訊。作為 編程的處理 的内部資料 〇 是,相應 度時,變得 資料通路的 理’而且, 部資料通路 資料傳輪裝 的資料處理 更資料通路 Ό 的資料處理系統中,經過第二資料傳輪穿 起所供給的第二資料如果是向多個處理單 定的資料流程所需要的相同的資料,就^ 作為第二資料,重要的情況之一是控制處
1238317 五、發明說明(7) 單元的動作的控 之一。而且,通 二資料傳輸裝置 控制多個處理單 輪裝置來供給表 動作的控制資訊 >訊的控制資訊 制方法,當經過 識別資訊和控制 最好包括根據自 驟。而且,控制 能夠執行這樣的 資訊來經過第二 向具有用網 資料通路或者構 控制資訊,由此 可以南精度地例 流程。因此,容 步控制,或者, 且,如上述那樣 個處理單元的資 了該處理所需要 快的資料處理系 用一個時脈切換 制資訊, 過附加表 供給控制 元。因此 示資料流 ,處理單 來動作的 第一資料 處理單元 己所屬的 該資料處 處理:附 資料傳輸 路所連接 成資料流 ’即使在 如用一個 易對構成 通過控制 ,識別資 訊,因此 的硬體。 統,其中 處理單元 下載設定 示資料流 資訊,就 ,資料處 程的識別 元最好設 裝置。而 傳輸裝置 的動作的 識別資訊 理系統的 加至少一 裝置供給 並執行預 程的多個 多個處理 時脈來控 資料流程 用處理器 料流程的 ,成為簡 因此,能 ,能夠容 具有的多 資料的第 程的識別 能以資料 理系統經 資訊和控 有根據自 且,資料 來供給表 控制資訊 的控制資 程式(程 個表示資 控制指令 定的運算 處理單元 單元分散 制由它們 的多個處 來進行集 資訊不必 單的資料 夠經濟地 易地實現 個功能, 一指令 資訊來 流程的 過第二 制處理 己所屬 處理系 示資料 時,處 訊來動 式產品 料流程 等控制 處理的 ,並行 的情況 所構成 理單元 中管理 是能夠 ,而減 實現處 这樣的 來構成 是其中 經過第 單位來 資料傳 單元的 的識別 統的控 流程的 理單元 作的步 )最好 的識別 資訊。 功能的 地供給 下,也 的資料 進行同 。而 確定各 小了為 速度 處理: 不同功
ΪΜ 第10頁
1238317 ------ 五、發明說明(8) 能的資料流程 令)= = 定$料的指令(第1 東結指令(停止指;)=二戈,的開始指 始私令來下載設定資料。 7 )。可以通過開 料傳輪裝置來供給指示處;==訊:起經過第二資 同步停止構成由該識別資訊所指示$次結指令,能夠 的處理。不必等待槿点次、日V、、貝料流程的處理單元 功能的資料流程來門舲、貝料流程的處理結束,通過其他 貝料抓私來開始進行處理是必 、他 時而開放處理單元來重構資料流程是有效:處理早元不 停止動^ #㈣f訊’供給在處理器中儲存處理單-疋開始動作之前下載記情:(第一私々)或者在處理單 (第四指令)是有效的;、::f ::態的下載指令 而構成原來的資料漭田f構的-貝料流程的處理結束, 利用有限的严理罝,=寺,能夠重現停止的狀態。因此, 保持資料處;系統:ΪΪΞ地重構不同的資料流程’就能 處理ίίίΪΪΪ樣:指令或者控制資訊相對應的處理, 通過第二資料開妒彳過第二資料下載設定資料的裝置; 第二次钮‘斗]始或者停止動作的裝置;避讓裝置’通過 存在二二^止動作,同時,把對應處理單元的内部資訊儲 開始動二體在下載了記憶體中所儲存的内部資訊後, 而且,、、這些裝置通過邏輯電路或者微变程式來實現。 ’通過與處理單元的狀態一起把識別資訊儲存在記憶 11 第11頁 五、發明說明(9) 勒作的控制資訊康存的識別資訊,選擇開始 理系距離。在這樣的資料處 傳輪裝置,使用::=!!網等電腦網路作為第-資料 輪裝置,使用雷铵έ二者有,的廣播裝置作為第二資料傳 傳輪裝i。另_ = 4 了以單獨通信的裝置作為第三資料 置處理單元,來作一可=在半導體基板等電路基板上配 :料傳輸裝置是連接;提:广情況下,第- 輪裝置是連拯筮-次制处理早疋的電路網,第二資料傳 第三資料傳輪裝置:連J:::$多個處理單元的電路, 料來供給4;:;理二 當作為 經i晶楚-* 択、、、口源成為控制裝置。 資料的方I ===傳輸裝置來向處理單元供給不同的設定 能夠^多:;;:::方法是:在每個⑻ 第一步騍中^貝枓的網路設定記憶體,在控制方法的 所儲存的多個…控制,從網路設定記憶體中 的指:::的設定資料來供給,在第二步驟中,供給下載 料可以〜於選擇經過第三資料傳輸裝置而供給的設定資 小,但e疋,因此,第二資料傳輸裝置的通路寬度玎以減 第=二必須通過控制裝置來控制網路設定記憶體 中所儲在Μ法是在第一步驟中,供給在網路設定記 的多個設定資料,在第二步驟中,供給從多個t 1238317
π ?自令 牡綠万法:中 五、發明說明(10) 一個設定 制裝置來 傳輸裝置 資料。即 如果在處 間存在裕 和識別資 定處理單 是:在第 資料,在 設定記憶 儲存容量 設定資料 的,也可 存了巨大 向資料處 處理單元 理單元側 有限個的 定資料可 下載 路設 寬度 三資 側具 可以 合, 能。 中, 驟之 定資 ,必 。第 當進 資料 的適 中所 第三 料, 過來 定記憶體,但是,需要 ’以便於能夠在處理單 料傳輸裝置的通路寬度 有足夠的記憶體容量, 事先向處理單元侧傳輸 用第二步驟中所供給的 定資料 不需要 加大第 元側選 窄的情 進行傳 多個設 下載指 第 所儲存 等來重 設定記 記憶體 以是完 如,可 等外部 設定資 且,能 度為兩 通路的 指令來 中選擇 通過控 三資料 擇設定 況下, 輸的時 定資料 令來設 三方法 的設定 寫網路 憶體的 中下載 全不同 以從儲 記憶體 料’向 夠在處 個或者 某個設 選擇。 資料來 控制網 的通路 使在第 理單元 度,就 訊的組 元的功 一步驟 第一步 體的設 ,但是 的處理 以是適 的設定 理系統 供給從 選擇使 設定資 以僅通 供給網 前,設 料。雖 須進行 一至第 行混合
的ROM 當記憶 選擇的 資料傳 而需要 自第二 路設定記憶體中 置通過控制裝置 然能狗減小網銘 事先向網路設定 三的方法不僅可 而使用的。例 • Ram或者記錄盤 體下載適當量的 設定資料。而 輸裝置的通路寬 頻繁地構築資剩 資料傳輸裝置的
用於實施發明的最佳形態 下面參照附圖來對本發明進行說明。在圖1中表示了
1238317 五、發明說明(11) 本發明所涉及的系統LSI 10的簡要構成。該LSI 1〇是資料 处里裝置包括·根據由程式等所提供的命令組來進行包 3錯誤處理的通用處理的通用構成的處理器n;通過配置 成矩陣狀的運算或者邏輯單位而動態地形成適合於特定的 應用的 > 料處理的資料流程或者類比資料流程的AAp (Adoptive Application Processor)單元2〇 ;控制來自 該AAP單元20的中斷處理的中斷控制部12 ;向AAp單元2〇供 給工作用時脈信號的時脈產生部13 ;用於進一步提高能夠 由,LSI^IO提供的運算電路的適應性的吓以部“;控制對 外j的為料的輸入輸出的匯流排控制部丨5。AAp單元2 〇是 動態地形成適合於資料處理的資料流程或者類比資料流程 的可重新配置或者可配置的單元。 AAP早tg2 0和FPGA部14之間通過資料匯流排17相連 接,從AAP單元20向FPGA部14供給資料,進行處理,把其 回AAP單元2〇。而且,AAp單元2〇通過輸入輸出匯流 ϋ 排控制部15相連接,能夠在與LSI 1G的外部的 二抓排之間父換資料。因此’ AAP單元20能夠從外部 制、,2和其他的設備輪入資料’把由AAP單元20對該資 料,行處理的結果再次輸出給外部的設備。基本處理器U 器單元或者處理器)11通過資料匯流排lla並經過 匯控制部15而與外部的設備輸入輸出資料。 9Π ^ ^器1i和AAP單元2〇通過能夠在處理器1 1與AAP單元 制Α^ρΒ «又-換貝料的資料匯流排2 1和從處理器1 1供給用於控 '早7°2〇的構成和動作的命令的命令匯流排52進行連
五、發明說明(12) 接。而且,從AAP單元20通過信號線19向中斷控制部12供 給中斷信號,AAP單元20中的處理結束,或者,在處理中、 發生錯誤時’把AAP單元20的狀態反饋給處理器丨j。 在圖2中表示了 AAP單元2〇的概要。本例的AAp單元2〇 包括:把進行多個算術和/或邏輯運算的處理單元(以下 稱為單位)30配置成矩陣狀的矩陣部23、向矩陣部“供給 形成網路的設定資料57的網路設定記憶體24、可暫時^ 網路的狀態的避讓用記憶體2 5。 矩陣部23設有多個處理單元即單位3〇,單位3〇在縱向 和k向上配置成陣列狀或者矩陣狀。矩陣部2 3設有把這此 單位30連接成網路狀的第一佈線群51a和51b,這些佈線^ 51 a和51b作為第一資料傳輸裝置而配置在單位3〇之間。佈 線群51a是在橫向上延伸的行佈線群,佈線群51b是在縱向 上延伸的列佈線群。列佈線群51b,進一步分成在列方 排列的運算單元30的左右而配置的佈線群5lbx和““成為 一對的構成,把這些佈線群51bx和51by總稱為佈線群 51b,實際上,從佈線群5ibx和51by向各個單位3〇供认資 料。在行佈線群51a和列佈線群51b的交點上配置開關°單元 51c,能夠把打佈線群51a的任意通道切換為列佈線群“匕 的任意通道來連接。各個開關單元51c設有儲存設定資料 的配置RAM ’ |本上’與下面說明的單位3()同樣 收 定資料,通過從處理器丨〗所供給的指令來進行控制。 ,此:在本例的矩陣部23中,通過佈線群5u和川來 連接夕個早位30的全部或者一部》’在物理分開的單位3〇 1238317 五、發明說明(13) 令不/肖費時脈就能固定資料(第一資料)。因此,能夠 以任思疋時動態地構成使用多個單位3 〇來進行任意處理的 個或者多個 > 料流程,以任意的定時來動態地變更它 們。 # 步包括把來自處理器丨丨的控制信號 矩陣部2 3進 令)55提供給各個單位30的第二佈線群52。因此,在本例 ^,佈線群52成為第二資料傳輸裝置。該佈線群52能夠向 各個單位30並行地發送來自作為控制裝置的處理器n的控 H號(第二資料)55。因此’第二怖線群52具有向矩陣 :的内部的單位30廣播來自處理器11的控制資料55的功 此時,在本例的資料處理裝置1G中,處理⑽在控制 二=55上附加料識別資料流㈣資訊的資料流程(以 下稱為DFID) 56來進行發送。 枇认m23具有連接網路設定記憶體24和各個單位3〇並 供給設定資料的第三佈線群53。因此 !=為4第三資料傳輸裳置。使用兩咖作為網路? =§己饫體24,設有與處理器"相連接的第一埠“a和與矩 二Ί相么連接-的第二埠24b。能夠從處理器11通過第-瑋 24a來作為通常的RAM等記憶體進行控制。另—方面 一埠24b上連接第三佈線群53,因此,形成專用地接 t設定記Ϊ54和矩陣部23的單位3〇的資料匯流排。因 U 5,疋“體24作為全體成為具有寬大匯流排寬度 如圖3放大表示的那樣’在網路設定記憶體24的-個 1238317 五、發明說明(14) 中設置與各個單位3G相對應的區域28。例如, 八有與0行0列的單位30相對應的區域(〇,〇),盥丨 =位二相對應的區域(1,。)等。區域28可以被物理: 、疋也可以由5己憶體内的位址來規定。而且,在各個區 =28中儲存DFID 58和設定資料57。這樣儲存在每個單位° = DFID 58和設定資料57的組合通過第三佈線柳 獨地供給各個單位3 〇。 早 =設定記憶體24設有多個儲存體241〜2411, 子體24.^24. n賦予不同的設定編號(設定N〇 )29,
而的設定資料57。因此’當從作為矩陣部 制裝置的處理器11指定马金抱_。n A ^ ^ 窃11相疋°又疋編唬29時,與該設定編號29相 對應的DHD 58和設定資料57被供給各個單位3〇。而且, 通過從第二佈線群52所供給的DFID 56和控制資料Η, 多個單位3 0中,在每個單位中八丨唯 m皮同時選擇來ΐ: 77別準備、供給的設定資料 網^定記憶體24的内容可以通過處理器i i的控制從 DRA: 2等外部記憶體下載來進行變更或者更新。如果 儲存在網路設定記憶體24中的設定資料57的數量 新網路設定記憶體24的頻率較少就可以,能夠 關的額外開銷的處理時間。另一方面,如果能夠儲存= 路設^己憶體24中的設定資料57的數量較少,通過更新網 路設定記憶體24,就能控制提供給單位3〇的設定資 内容。 、 』 矩陣部23還設有連接避讓用記憶體25和各個單位⑽來
1238317 五、發明說明(15) ==的狀態輸入輸出到避讓用記憶體託的第四佈 妯盥佑*本列的避讓用記憶體25通過第四佈線群54而專用 地與矩陣部23的各個單位3〇相連接伸】專用 :=排寬度較寬的資料匯流排的記憶體。,:夠:成 :時J或:非常少的時脈來錯存和下載各個單位3〇二- 西:幾:: 如果給各個單位30的狀態的儲存和下裁八 度==體通過設置中繼用選擇器’能夠使用匯流排寬 配置在矩陣部23的各個單位3〇包括:一組選擇器Μ, 次柢從一組列佈線群51 bx和51 by分別選擇輸入資料内部 =/或邏輯運算處理,作為輸出資料d〇:輸進 ^ &而且,下面,表不了設有各種功能的内部資料 ^路部32 ’但是’把它們總稱為内部資料通路部32。在太 例的矩陣部23中,並排地配置設有用於大致以行單位本 不同處理的内部資料通路部32的單位3〇。而且, 1 ,群51a和51b*準備傳輸進位元信號的佈線。進位 月b夠作為進位元用的信號和表示真偽的信號來使用= =矩陣部23中用於在各個單位3〇中控制算術運算和邏輯 連异,或者,把結果傳輸給其他的單位3 〇。 例如,配置在附圖上部第一行中的單位30構成為適合 收來自匯流排控制部1 5的輸入緩衝器的資料的處理。 目前的矩陣部23中所配置的下載用的資料通路部LD彳^ 用匯流排1 8接收資料,輸出給行佈線群5 1 a。 < 第18頁 1238317
五、發明說明(16) 在第一行和第三行中所配置的單位3 〇是用於從外部 RAM2讀入資料的單位,設有用於發生為了下載資料所需要 的位址的内部資料通路部32a。 圖4是資料通路部32a的一例。該資料通路部32a包括 由计數器等組成的位址發生電路3 8,位址作為輸出資料& 而被輸出。該輸出資料do經過行佈線群5丨a和列佈線群 51b ’原封不動地或者通過其他的單位3〇處理後,作為輸 入資料dix或diy而提供給内部資料通路部32a。所供給^ 位址由選擇器SEL進行選擇,經過觸發器叮而從矩陣部23 作為資料登錄用的位址被輸出。 單位30設有控制内部資料通路部32a的控制部6〇,該 控制部60根據經過第三佈線群53而下載的設定資料5?來設 疋内邛為料通路部3 2 a的功能。在發生位址的内部資料通 路部32a中,it過設定資料57來言免置位址發生電賴的初 始值和固定值、選擇器SEL的選擇狀態等。 I仏而早位30設有用於從列佈線群5lbx和511^分別選 料進订。而且,進行行佈線群5ia和列佈 關單元51c的控制部6 本例的矩陣部23中,能夠據通又過 1貝定H來進行。因此,在 佈線群51#51b所連接的單二1 ^57來選擇經過第— 資料流程。而且,通過資,能夠自由地構成 資料通路部32的功㉟,能夠:二=改變或者選擇内部 月匕幻在内4身料通路部32可以預先
第19頁 1238317 五、發明說明(17) 支援的範圍内改變各個單位30的處理内容,能夠靈活 成資料流程。 也構 在第四行和第五行中所排列的單位3〇設有用於算彳 算和邏輯運算的資料通路部(SMA) 32b。該資料通路邱 32b,如圖5所示的那樣,設有移位元電路S{nFT、遮° 路MASK、邏輯運算單元ALU。而且,與上述單位相同,通 過控制部60根據設定資料57來設定這些移位元電路 SHIFT、遮罩電路MASK、邏輯運算單元ALU的狀態。因此, 能夠加減、比較輸入資料dix和diy,運算邏輯或或者邏輯 與’把其結果作為輸出資料d〇來輸出。 單位30能夠根據由矩陣部23處理的内容來準備各種各 樣的,例如,在下面的行中所排列的單位3〇設有用於延遲 =,、身料的定時的處理的資料通路部(del ) 32^。對於該 二=通路邛32C,例如能夠由多個選擇器與觸發器FF的組 ㈡A構成,此夠把輸入信號延遲任意時脈數來進行輸出。 ,且,能夠提供用於包含乘法器等的乘法處理的資料通路 ^攸ί在矩陣部23的外部所準備的⑺以部14的界面用資料 ^ =於發生資料輸出用的位址的資料通路部等。 鮮〜^些單位3 G ’如上述那冑,設有用於使位址產生等的 57 2 Ϊ f者功能的資料通路,同時,能夠根據設定資料 51 a釦忒構成或功能。而且,能夠變更與第一佈線群 此,太/所產生的矩陣部23的其他單位30的連接環境。因 資料通::Ϊ ί部23,各個單位3°設有專用於特定處理的 5 專用電路’因此,能夠用硬體來進行高速處
第20頁 1238317 五、發明說明(18) 理,另一方面 的功能在有限 的處理内容。 FPGA是能 成的體系結構 路裝置。但是 門,因此,即 積效率較低, 地變更硬體需 硬體。因此, 經濟。 ,通過改變單位30的連接,或者,使單位30 的範圍内變化’能夠靈活地變更矩陣部Μ中 夠通過變更電晶體間的連接來實現靈活的構 ,疋在製造後能夠自由變更功能的的積體電 ,由於在FPGA中不一定内置AND和⑽等邏輯 使此夠實現作為專用運算電路的功能,但面 運算速度不高。而且,FPGA本身,為了動態 要花費時間,而且,需要用於縮短該時間= 在應用的執行中,難於動態地控制硬體,不 與此相反,採用本例的矩陣部23的本例的資料處理裝 置10準備適當的或者預先設置適合於特定處理的資料通路 的多種單位,因此,不需要像FPGA那樣全部變更各個電晶 體間的連接。因此,能夠在短時間内重構硬體,而且,^曰 JFPGA =樣的要求電晶體級的通用性的體系結構,因此, 月匕夠提南安裝密度’成為緊湊並且經濟的系統。而且,由 於犯夠削減冗餘的構成,所以處理速度能夠高速化, 性良好。 寸 在圖6中表示了單位30的控制部60的簡要構成。控制 ^ 6 0包括·解釋經過第二佈線群5 2所提供的控制指令等資 几的解碼器部6 1、儲存資料通路部3 2的設定資料的配置 RAM 62 °在配置RAM 62中儲存DFID 63和表示内部設定及 内部狀態的内部資訊64。内部資訊64除了包含經過第三佈
第21頁 1238317 五、發明說明 3 2 3工2:的"又,資料5 7 ’還包含能夠追縱資料通路部 例如,你^ ί ^狀態)等資料通路部32中的處理的資訊。 制二欠訊、:、、…又疋貝料57 ’包含資料通路部32的運算器的控 、g二-h子刀始值和固定值等參數、資料通路部内的通路的 Ϊ ㈣的佈、線即第-物 2是可重寫的記憶體,也可以是暫存器、 DAU 從第二佈線群53已經供給並儲存在配置 中的DFID 63、從後述的避讓用記憶體25所供給的 71中的一個;比較器66,把由該選擇器65所選擇的 DFID與從第二佈線群52所供給的dfid 56進行比較·指令 解碼器67 ’在比較器66中,當DFID相一致時,對從第 線群52所供給的控制資訊(指令)55進行解碼來執行。 在圖7中用處理器1 1的處理和單位3 0的控制部6 〇的處 理來表示該資料處理裝置1〇中設定矩陣部23的資料流程 者控制資料流程的處理概要。在資料處理裝置丨〇,資料流 程的控制方法包括··經過第三佈線群53而供給DFid W /;u* 設定資料57的第一步驟1〇1、經過第二佈線群52來供給 DFID 56和指令55的第二步驟! 〇2。 " 處理器11在步驟109中從代碼RAM llc中所儲存的程式 11 P來檢驗命令,當檢驗的命令是控制矩陣部23的資料流" 程的構成的命令時,執行第一步驟101和第二步驟^〇2’广: 檢驗的命令是控制已經構成的資料流程的命令時,執行^
第22頁 1238317
-步驟i〇2。在第一步驟101中,當處理器η 而在步驟m中判斷為需要供給新的設定資料57據日,= 驟U4中’從網路設定記憶體24經過第三佈二J來:ς :3〇的每個供給DFID 58和設定資料57。此時,如= …二Λ 疋-貝料57 ’進行更新(步驟113)。網路 的重寫能夠按儲存體單&,也可以按設定編 儿(叹疋No )單位來更新記憶體24的的全部内容。
30徂ί步驟114中,經過第三佈線群53來向所希望的單位 供…不同的設定資料57的方法有幾個。第一方法是:在 二= 1^4中,從網路設定記憶體24中所儲存的多個設定資 沾中選擇下載到單位3〇中的設定資料57來輸出,在以下 Ϊ ft步驟102中,具有下載該設定資料W的方法。在網 又疋圮隱體2 4的容量較小,只能儲存一個設定n 〇的情況 :’在步驟113中所更新的設定資料被供給單位3〇。這相 ‘於上述第三方法。
第二方法是··在步驟114中,在網路設定記憶體24中 所儲存的多個設定資料57在能夠從單位30進行選擇的狀態 工^供給,在第二步驟102中,單位30根據指令從多個設 疋貝料57中選擇一個設定資料進行下載。該第二方法減少 了通過處理器11操作網路設定記憶體24的順序,因此,減 ^ 了處理器11的負荷,但是,需要加大第三佈線群5 3的匯 2排寬度。能夠事先把多個設定資料57和識別資訊58的組 "下載到單位30的控制部60的配置RAM 62等中,但是,必
第23頁 1238317 五、發明說明(21) 須在單位3 0中設置足夠的記憶體容量,而且,必須確保用 於傳輸的時間。 把這些方法進行混合的控制方法也是可以的。例如, 能夠用單位30來選擇把第三佈線群53的匯流排寬度限制為 2個的設定資料5 7,需要頻繁地重構資料通路的某個設定 資料可以僅通過來自第二佈線群52的指令來選擇。 在第二步驟1 0 2中,處理器丨丨根據程式1 1 p在步驟丨i 5 中經過第二佈線群52來向矩陣部23的單位30全體供給DFID 5 6和&令5 5。在各個單位3 〇的控制部6 〇中,在步驟1工6 中’當經過第二佈線群52而接受〇1?11) 56和指令55時,在 f驟11 7中,選擇與經過第二佈線群52而供給的⑽。進 仃比較的DFID即處理單元屬於的…ID。在本例中,如上述 那樣,通過選擇器65能夠選擇經過第三佈線群53所供給的 DFID 58、儲存在控制部6〇中的DFI]) 63、 憶體25中的DFID 71 + ^ „ 丁 #艰承用。己 1 D 7 1之一。在步驟1 1 8中,當比較物件的 ”經過第二佈線群52所供給的DFID 5 一 在步驟119中執行指令55。 于則
資Λ處理裝置10中’當在處理器11的代碼RAM 設定Nol的=—Ϊ式11P中具有:使用網路設定記憶體24的 Γ的資料沒:二:料來執行在矩陣部23中構成DFID1、2和 中,向網路私也 處理^11,在步驟11 4 °又己體24輸出選擇儲存體24· 1的控制_妒
111 ^ 1 ^ ^ ^^52 ί J ”、α /貝料流程的開始指令55a。開始指令55a例如
Η 第24頁 1238317
為以下這樣:
tart DFID
UP 單位30的控制部6〇的解碼器者•·此(1 ) 令一起供給的DFID 56鱼由選田在ッ驟118中與指 時,在步謂中,解釋所並選執擇的麗相-致 向配置RAM 62輸出儲存從第三 、執仃。在本例中, 57的控制信號。與指令55一::線群53所供給的設定資剩 為多個,也可以是^的。起發行的咖可以像上述那樣 一開始ΐ令55_是選擇的參數。參數的-個是選擇
汉疋〇的貝讯。在第三佈線群53的匯流排寬度較寬,铲 經過第.三佈線群53來提_ 又 b 夕個机用記憶體24的多個儲存體即 多::又疋No的设定資料57的情況下,通過參數,能夠把它 們的任-個設定No的設定資料儲存在謹62中,目此,處 理=ιι可以選擇從網路設定記憶體24所輸出的設定資料, 或者’可以用塊單位等較大的單位來進行選擇。因此,網 路設定記憶體24的控制變得容易,處理速度提高。但是, 由於而要確保第二佈線群5 3的匯流排寬度,則資料處理 置1 0變大。 、 在步驟11 7中所設定的選擇器6 5的狀態可以通過在配 置RAM 62中所儲存的設定資料57來定義,或者,也可以經 過第,佈線群52來供給設定選擇器65的狀態的指令55。而 且’能夠在指令解碼器67中先行對指令55進行解碼,通過 指令自身或者附加在指令上的參數來設定選擇器65的狀 態。在任一種情況下,僅在由選擇器65所選擇的〇1?1])與
第25頁 1238317 五、發明說明(23) DFID 56相一致的情況下,執行解碼結果 在步驟117中,當通過選擇器65來選擇由第三佈線群 53與设定資料57 —起所供給的j)FID 58時,在該與 由開始指令55a所指定的DFID 56相一致的單位3〇中,更茅斤 没定資料57。因此,與開始指令55a 一起所供給的⑽。56 成為表示在矩陣部23中重新構築的資料流程的DFID。 另一方面,旎夠通過選擇器65選擇識別配置RAM 62 所儲存的DFID 63即單位30目前所屬的資料流程的…^。 在此情況下,與開始指令55a 一起所供給的DFID 56成為表 不在矩陣部2 3中被更新的資料流程的DF丨D。 一在任一種情況下,能夠把從網路設定記憶體24經過第 =佈線群53而供給多個單位3〇的設定資料57,通過開始指 二55a來同時設定在由與指令一起所供給的卯^ :多,位30中。因此,不需要對每個單位提供設定;別 而此夠尚速地例如以一個時脈來構成新的資料流程。 資$ ’ η:的卯1])可以包含一切識別各個單位3〇的 ;讯,因&,用本例所示的非常簡單的信息量少的資料就 可=。因此,能夠提供高速的非常汽 切換的資料處理裝置10。 平逛仃貝枓机耘的 在本例的資料處理系統丨〇中 網路設定用記憶體24的各心:30:=:,線群53把與 夂伽。口,。A u早位J 0相對應的位址區域2 8盥 2早位30的控制部6◦單獨地直接連接起來。因此第:、 佈線群53的匯流排寬度^夠 5因此苐- 遲的勳作艄銮.,.^ ^ 如果疋此夠忽略距離上的延 ,、,「使不把網路設定記憶體24的設定資料57
1^^
第26頁 1238317 五、發明說明(24) 下載到單位30的控制部的配置RAM 62中,也可以利用與網 路設定記憶體24的單位30相對應的位址區域28作為配^… RAM 62 〇 下面,在本例的資料處理裝置10中,表示了使用dfid 的指令的幾個例子。首先,停止資料流程的動作的停止指 令55b為以下這樣:
freeze DFID 當希望不使資料流程的 存在在切換中或者切換後發 在切換前在每個時脈中進行 中動作時,就會對意料外的 取不會引起致命的結果,也 少成為性能降低的主要因素 23的資料流程時,存在不會 資料流程停止來切換時,在 來,當下一次返回設定資料 仃處理時,會成為與未進行 重新起動資料流程,使資料 邰=貝訊存在這樣的可能性: 發生混合。 動作停止來切換資料流程時, 生誤動作的可能性。例如,當 記憶體存取的硬體資源在切換 位址進行存取。即使假定該存 會使外部匯流排循環發生,至 。而且,當動態地切換矩陣部 再現的可能性。例如,當不使 切換中,資料流動作。這樣一 來重新起動資料流程,繼續進 切換時不同的結果。即,為了 流程返回構成的各個單位的内 切換前的值與切換中重寫的值 流程=令Γηίΐ器V二當在程式U'中存在切換資料 發行用DFID來指定成A铷杜115中,經過第一佈線群52來 止指令。東結命勿件/:編程來_ 7 )55b。在早位30的控制部60中,當接
第27頁 1238317 五、發明說明(25) ί 二致的t止指令551>時,停止單位3〇的動作。 :i 7不僅能夠停止資料流程的功能,也具有使 作Lfid而被ί Γ 各個單位3()所屬的資料流程的資訊 發仃mD,在從單元内部參照時,就不需要位址生成。 〇每樣,通過準備停止指令55b,指定動作中的資料流 程使其功此分止,由此,能夠抑制多餘的匯流排存取。 而且L當動態地切換資料流程時,確實地獲得再現性。因 此’這樣賦予識別資料流程的資訊⑽⑶,經過第二佈線群 52來供給停止指令55b,由此,停止資料流程,接著使資 料流動作,這樣的控制方法並不僅限於本例那樣經過第三 佈線群53對每個資料流程給單位賦tDFID的資料處理裝 置,在經過網路來通過第一佈線群51&和511)來賦予DF ^的 資料處理裝置中,也是有效的。 在動態地重構資料流程的過程中,暫時地避開動作中 的資料流程,被再次動作的儲存指令55c和下載指令55d為 以下這樣: 7 ^
storev DFID loadv DFID ... (3 ^ §在矩陣部2 3中執行的處理存在多個的情況下,現 在’等待佔有矩陣部23的單位30的處理的結束,然後,執 行下一個處理。但是,當此時所要求的處理是要求即時性 的優先度尚的處理時,在這樣的控制方法中,不能解決。 1238317 五、發明說明(26) 而且,在矩陣部23中,當彙集了碰巧沒有正在使用的單 位’來實現接著的處理時,如果單位3 〇不使空閒的,就是 那樣的。而且,當彙集了空閒的單位3 〇時,由於空閒的單 位3 0不能事先預測,則每次必須運算連接單位3 〇的佈線資 源,即第一佈線群5 1 a和5 1 b的佈線方法,而費時間。因 此’這樣的情況也不能適應要求即時性的情況。 存在這樣的方法··中斷正在執行中的處理,執行優先 度高的處理,在優先度高的處理結束後,立即重新進行被 中斷的處理。但是,顯然處理時間被浪費了,在被中斷的 處理不能立即執行的情況下,就不可能實現。 與此相反,在本例的資料處理裝置丨〇中,當在程式 lip中存在執行優先度尚的處理的命令ins3時,處理器 11,在步驟115中,賦予表示優先度高的資料流程的叮。 來發行儲存指令5 5 c,在把屬於該資料流程的單位3 〇的内 部資訊64儲存到避讓用記憶體25中之後,釋放所希望的單 位30。由此,接著,根據程式Up,在步驟115中,供給開 始指令55a,由此,能夠構築執行優先度高的處理的資料 流程,來進行處理。然後,在步驟丨丨5中,通過賦予再現 的資料流程的DFID來發行下載指令55d,從避讓用記憶體 25 I載内部貝讯64,能夠重構避讓的資料流程,而 Ο者1田 ▲ 、旺、、只 此’當要求即時性的優先度高的處理被要求時, 夠在矩陣部2 3中優先執行該處理。而且,當優先度言 理結束時,重構被中斷的資料流程,再現被中斷的二態
1238317 五、發明說明(27) 從中斷的狀態繼續進行處理。因此,處理時間不會浪費。 因此’當儲存指令5 5 c被發行時,在各個單位3 〇的控 制部60中’把經過第三佈線群53而供給的DFID 58與經^ 第二佈線群52同儲存指令55c 一起供給的!)!^!) 56進行比 較’在對應的情況下,在步驟丨丨9中,停止處理,把配置 RAM 62的内部資訊64和DFID 63經過第四佈線群54而寫入 避,用記憶體25。如果寫入時間能夠確保,就能通過由選 擇器和開關電路構成的傳輸電路75來進行並_串變換,縮 小佈線群的匯流排寬度,或者,縮小避讓記憶體25的界面 的匯流排寬度。 旦▲而且’如果各個單位3〇的控制部6〇的配置62的容 量能夠確保,能夠儲存應當避讓的内部資訊和DFID,就能 利用配置RAM 62作為避讓記憶體。在此情況下,當用單位 30,仃通常的處理時,如果在避讓記憶體或者作為暫存器 :用的位70區域中以鏡像狀態寫入内部資訊64,就不需 要通過儲存指令55C來避開内部資刪的處理。 .:且,通過儲存指令55c來停止資料流程的功能,但 :儲存指令55c之前發行停止指令55b,來事—先 :程二;二:紅的功能。而且’當為了構成優先處理的資料 丨f 位3〇的排列與構成避讓的資料流程的單位 d ϋ的排列相一致睹,县從杜h ^ ^ ^ ^ f 最好才曰疋避讓的資料流程的DFID,來 或者停止指令55b。在此情況下,通過i ^ At ^ 的配置RAM 62中所儲存的DFID 63進行比 較,此夠避讓適當的單位3〇的内部資訊64。
1238317 """ I _ — 五、發明說明(28) "士當反鎮的資料流程的DFID 56和下載指令55d —起被發 行^ ’在各個單位3 0的控制部6 0中,在步驟11 8中,把在 ' 巴體2 5的與各個皁位相對應的位址區域7 3中所纪静 = id71_FID56進行比較。當_相—致時 ; ’把避讓到避讓記憶體25中的内部資訊(狀態資 到配置RAM 62中。當内部資訊64反饋到^冓成所 』,的DFID 56的全部單位30中時,繼續執行被中斷的處 像上述那樣,賦予識別資料流程的DFID來經過第一伟 ==儲存指令55c和下載指令…,該儲存指^:佈 動二.當動態地重構資料流程時,暫時避讓 不彳f ^ ^ 机 使之再次動作。這樣的控制方法並 你袖ϊη本例那樣經過第三佈線群53對每個資料流程給單 一德☆ F 1D的資料處理裝置,例如,在經過構成網路的第 線群5 la和5 lb來賦予DFID的資料處理裝置中,也是有 』在圖8中表不了這樣的狀態:從處理器丨丨向網路設定 呂己憶體2 4發行指定設定n彳& #人 1 蟪魏以卡^ t 的指令Φΐ,而且,經過第二佈 =52來向矩陣部23指定「卜2、3」作為,56來發行 1始指令55a。由此’在各個單位3〇中,經過第三 5「3而從網路設定記憶體24所供給的卯1〇 “為「〗」、 办L」或「3」的設定資料57被閃鎖或儲存在對應的多個單 配置,62中。如果需要,在屬於第一佈線;= 關早元51c上連接第二佈線群52和第三佈線群53,來供給 第31頁 1238317 五、發明說明(29) 第一佈線群5 la和5 lb的連接資訊。由此,在開始指令55& 被發行之後’在短時間例如一個時脈中,單位3 〇通過第一 佈線群5 la和5 lb被連接,構築DFID為r 1」的資料流程 81、DFID為「2」的資料流程82、DFID為「3」的資料流程 83,使處理開始。 、 ^ 接著’當從處理器1 1指定r i、2」作為])FID 56來發 行停止指令55b時,屬於對應的資料流程81和82的單位 停止動作,資料流程81和82中的處理中斷。但是,在屬於 未被DFID 56所指定的資料流程83所屬的單位3〇中,處理 繼續進行。 然後’從處理器11向網路設定用記憶體24發行指定設 疋編號2的指令pi,而且,向矩陣部23指定「4、5」作為 DFID 56來發行儲存指令55c。由此,根據經過第三佈線群 5 3而供給的DF ID 5 8 ’為了構築其資料流程所需要的單位 30即構成現在的資料流程81和82的單位3〇的内部狀態經過 ^四佈線群54而被儲存在避讓用記憶體25中。而且,根據 需要’屬於第一佈線群的開關單元5丨c的狀態也被儲存在 ,讓用記憶體25中。而且,經過第三佈線群53而從網路設 ^用記憶體24所供給的DFID 58為「4」或「5」的設定資 料57被儲存在對應的多個單位30的配置RAM 62中。由此, 如所示的那樣,構築DFID為「4」的資料流程84和DFID 為「5」的資料流程85,使處理開始。 因此’在儲存指令5 5 c被發行之後,用幾個時脈來切 、矩陣部23的構成,使新的資料流程所產生的處理被開
第32頁 1238317
始。而且,在此期間,用資料流程83來繼續進行處理,不 必中斷。 當資料流程84和85的處理結束時,從處理器丨丨向矩陣 部23指定「1、2」作為DFID 56,發行下載指令55d。由 此,與經過第四佈線群54而儲存在避讓用記憶體25中的 DFID 71相對應的單位30的内部資訊72被儲存“在配置ram 62中,如圖8所示的那樣,重構資料流程81和82。由於屬 於資料流程81和82的各個單位30的内部狀態與處理被中斷 時相同,則通過用這些資料流程81和82開始進行處理,就 能從被中斷的時刻繼續進行處理。 這樣,在本例的資料處理裝置1〇中,在多個單位3〇通 過第一佈線群51可連接到網路上的矩陣部23中,能夠容易 地=現多個功能。而且,對於是否使作為構成網路的設備 的單位動作,可以僅分析賦予其單位3〇上的DFID是否能夠 執仃。因此,從處理器11或者處於其他的矩陣部23的外部 的控制裝置來向矩陣部23中的單位3〇要求進行處理是容易 的即可以從外部扣疋網路内的某個功能,即,當對資 =流程進行要求時,指定作為其「功能」的識別資訊的、 而且另外改變矩陣部2 3的網路(資料流程)的構 ί:進行資料流程的控制,可以提供包括執行從處 =發行上述那樣的指令的處理的命令的程式或者程式 而且’通過改變程式lip的命令的内容或者順 月° 4硬體的階段變更由作為系統LSI等所實現的資
第33頁 五、發明說明(31) 料處理裝置ίο來執行的處理。 :體24的内容’能夠從硬體階二= = ; = 中所執行的處理。因此,、3、证^ t尺隹貝枓處理裝置10 源而具有相同構成的資料明,即使是作為硬體資 的階段中的資料通路不同Uf ’月"夠提供在執行處理 理的資料處理裝置。 不同的資料流程執行處 而且,D F ID的利用方、、表# 7 甘 DF ID「〇」作為指定入都^ 不僅限於上述那樣。例如, 所供給的DFID'58和=位30的’對從第三佈線群53 且,DFID「~1从& &來更新王0P早位30的設定資料。而 ^ .. 1」作為舆單位30無關的資料,可以把第二 、、群52用於與單位3〇的控制無關的控制。 指令而:由ΐ ί ΐ Γ線群52所提供的資料並不僅限於控制 if 算的情況較多,但是,此時僅變更運算: 的IKS多。因此,在本系統1〇中,設定用記請4 佈綠^ 即,設定資料57不改變,就能通過從第二 設定供的f料來變更係數。而且,可以再次利用 理的設料57 ’僅在需要變更的地方由處 CC ° 行修正,通過從第二佈線群5 2供給開始指令 ,可以多次在單位30中設定設定資料57。 同,二t,網路設定用記憶體24可以與通常的記憶體相 師的控制裝置的處理器11來直接*寫。㈤此,程式 又較大。如果與此相當的部分隱藏在各個單位 1238317 五、發明說明(32) ____ 中,不能從處理器1 1直接重寫,則採用 Ϊ:識別資訊例如與位址-起的設定資訊單獨地:i:單 =立的方法。其中’對於構成資料流程的Π 巴同樣的操作重復單位數量的次數’而非不传 ,由於電路浪費地動作,消耗電力。可以曰二媒。而 法:把單位連接成樹狀,把設定資疋化樣的方 正。起注入其根’但疋,其也是費時的,需要進行部分修 群53:此2 ’本例的網路設定用記憶體24通過第=佈绫 群53而以作為全體的寶夫 ^乐一佈線 3〇相連。由:,的匯流排寬度而直接與各個單位 迅笛/ 實現一個時脈的高速設定。而且,通 ,向全部單位3〇通知或者廣播控制ί求 新開始)和作為控制物件的dfID,因此, k二控制以一個時脈來完成。 等可:i過?=定用記憶體24中所儲存的設定資料57 任意的定時來生成。而且,處理器 的= ξ製作、被儲存在外部_ 2等中的設定資料 Ρ刀下載到網路設定用記憶體24中,來利用。 於此而5 Α ί ί ί各個佈線群的構成是例子,但並不僅限 和51b可以' 处一审貝矛料傳輸裝置而起作用的第一佈線群51 a 料傳幹穿置疋二軟地路由選擇各個單位的佈線或者資 入的數量,各個設備的選擇器的數量即輸 增加輸出用的選擇”以·;^雜的運算,而且,通過 的數里即輸出數量,能夠進行更複雜 五、發明說明(33) 的運算。而且’輸出的選擇器 可以在一個輸出上使用多個選擇器,或對-的, 使用一個選擇器。而且,可以 在夕個輪出上 定單位的位址,成為能约&、、, Λ間的通信時間來指 双馬此夠發迗接受資料的網路。 ?曰 在起第一負料傳輪裝置作用的第二 能夠取得DFID的幾種信號線,可以 中,準備 各個麗。在第三佈線群53中也是相同的個佈線作為表示 樣的:作,表示為實現本發明的這 ;仙裝置。因此,通過本發明能狗提供可以動離Λ 構適合於應用的處理的資料流程 厂也重 資源,AC特性良好,可以音祖ρ 勺最有效地利用硬體 =民好了以實現即時處理的⑻或者AW。 而且,本例的LSI裝置1〇具有這樣的特徵: 程式lip和/或設定資料57,能夠 ^ :用於各種用途或者應用。而且,程式 ,可以通過與資料處理裝置不同的方式來提供戈,疋貝 =在適當的記錄載體例如以單體流通的r〇m中來提供或 Ϊ更路Ϊ通信裝置來提供…,通過變更或 ?1的-貝訊處理終端等的處理性能,或者,附加新的功 :因此,=開發本來已經結束時,用與對固件進行版本 來更新已經固定的Lsi的功能,能夠大 :又/坐0又。十和製造中的製造商的負擔,能夠給用戶提供 可以始終在最佳狀態下使用的LsI裝置。 1238317 五、發明說明(34) 而且,本發明所 單元的功能的處理單 不同的半導體器件、 且’用本發明的資料 有實現可用網路連接 内部交換、處理資料 料,向網路外傳輸資 地或者他律地進行控 後,進行使全體的動 程之間,在資料流程 作為相互獨立存在來 如上述那樣,通 「功能」為物件的處 是賦予該「功能」的 配各個設備的任務。 設定的要求。所謂控 其可以從「功能」的 所謂動作是其「 能」動作中產生的同 一’是輸入資料的同 料為兩個以上的情況 資料同時被輸入設備 能」相關聯,當接受 此,能夠容易地同步 涉及的’實現用網路來連接多個處理 元(相當於上述例子的單位)可以是 基板、以及分開配置的設備等。而 流程可以實現以下的功能··首先,佔 的全部設備或者一部分的設備,在其 ,在其終端中從網路的外部接受資 料。而且,在資料流程的内部,自律 制’例如,在資料的出口被堵塞之 作暫時停止的控制。而且,在資 的内部中不積極地交換資訊,基本: 起作用。 過本發明,能夠容易地實現以這樣的 !(設定·控制.動作)。所謂設定 疋義,選擇構成「功能」的設備,分 能夠J「功能」的外部發行該 疋°亥功庇*」的動作開始.停止, 外部發行。 功能」的自律的動作,表示在「 步控制等。其中考慮以下内容.= 般在設備進行運算時,輸 較:。在此情況下,希望全部的輸入 丄如果與網路相對應的輸入與 =路的輸入時,進行其流控制,由 °功能」輸入多個資料。第二,θ 1238317 ----- 五、發明說明(35) 輸出資料的流控制。 路的輪出當然I有缕路的輸出已經堵塞的情況下(網 裝置的能力已經的情況較多’但是,在其缓衝 出,則輸出資料丟失。/f下),如果「功能」持續輸 相關聯,網路向該「劢=是,如果網路的輸出與「功能」 律地停止其動作,知該意思’「功能」能夠自 由網路中的控制I置^他夠進灯為止。本發明不排除 用表*「功能行的集中管理的可能性,可以使 即,中央"見i:: 訊(DFID)來進行集中管理。 能」二m出上述現像’能夠命令各個「功 」皙%钕止和重新開始動作。 2疋因為·使現有的設備配置成網路狀來工作的李 二,特収,LSI體系結構中的識別方法全/相同作= ===?別賦予固定的或者動態的識別資二 的产、况下,於^ ^崎在進仃设備間的網路構成和資料傳輸 綠二; 固5又備一對一地賦予對應的固定的或者動 ::的ID ’如果能夠使用該設備的物理位置來確定操作物 的τη 3自5不疋過於几長的資訊。而',在每個設備單獨 J中,§在網路記憶體在多個「功能」時,與某個「功 月匕」全體相對應的操作不是容易的。全部指定單獨的設備 來操作自然是冗餘的,為了設備指定,需要浪費 時間。
通過配合全部設備來實現一個功能,在進行控制的基 礎上能夠排除識別設備的必要,但是,不能同時實現多個 「功能」,因此,硬體資源浪費。當使剩餘各個設備的ID
1238317 五、發明說明(36) 中的一部分 時,可 指定單 定,不 方案。 程的簡 設定, 間内動 與 獨並行 態定義 得容易 簡便的 遮罩其他 同的ID視 時,不能 決這樣的 各個設備 靈活性。 各個設備 換功能是 ,在本發 定資料的 能」賦予 「功能」 等的,帶 的,但是 向各個設 折中方案 得不成為 為了對各 取的問題 的。 通過向各 料傳輪裝 訊,排除 •控制· 以把不 獨的ID 過是解 因此, 明度和 需要對 態地切 此相反 發送設 的「功 ,成為 機構。 的方法 為相同 從外部 問題的 的ID不 而且, 進行存 不可能 明中, 第三資 識別資 的設定 有某個 ,當對 備提供 ’不是 冗餘的 個設備 沒有解 個設備 置,在 了冗餘 動作所 特殊規則 每個設備不 不同的設 根本的解決 ’而犧牲編 提供不同的 決,在短時 導入能夠單 網路中給動 性,編程變 需要的十分 產業上利用可能性 本發明的資料處理裝置及其控制方 行各種資料處理的系統LSI或者ASIC等 此夠作為可執 發明可以用於資料處理μ、電子電路/'而且,本 電子電路為基礎的資料處理裝置。而且,先路或者光 理裝置能夠通過可重構的硬體來高速地執二=的資料處 此,適合於網路處理和圖像處理等要求言地二處理,因 資料處理裝置。 回迷性和即時性的
第39頁 公告本 曰 修正 1238317 中請曰期: ΒΗΒΒ t'l 申請案號:91120505 (以上各攔由本局填註) 中文 IPC分類 發明專利說明書 資料處理系統及其控制方法 發明名稱
DATA PROCESSING SYSTEM AND CONTROL METHOD THEREOF 英文 姓名1.志村 (中文)2.池田 3.佐藤
Ll Ml-一、 大顯友 發明人 (共3人) 申請人 (共1人) 國籍 中英文) 住居所 (中文) 住居所 (英文) 名稱或 姓名 (中文) 名稱或 姓名 (英文) /住居所 f業所) ίί_Χ)
1. Hiroshi SHIMURA 2. Kenji IKEDA 3. Tomoyoshi SATO
1.日本JP 2.日本JP 3.日本JP •日本國東京都大田區大森北4 丁目15番17號 2·曰本國東京都品川區小山台1丁目12番12號陽光屋B號室 3·曰本國茨城縣筑波市東2丁目18番地10露咪筑波31號202 2. 1. IP菲力股份有限公司 1. IPFlex Inc. 1.曰本國東京都品川區上大崎二丁目27番1號 (本地址與前向貴局申請者不同)
& 案號 91120505 曰 修正 誠胃丽’ 圖1是表示本發明的實施例所涉及的積體電路裝置的 簡要構成的方框圖; 圖2是表示AAP單元的簡要構成的圖; 圖3是表示網路設定用記憶體的概要的圖; 圖4是用於輸出位址的處理的資料通路部的例子; 圖5是用於運算處理的資料通路部的例子; 圖6是表示單位的控制部的簡要構成的圖; 圖7是表示資料處理裝置的控制方法的流程圖; 圖8是在矩陣部中構成資料流程的例子; 圖9是在矩陣部中構成不同的資料流程的例子。 圖號說明 1 0 · · LS I ; 1 1 · ·處理器;1 2. ·中斷控制部;1 3 · ·時脈產生 部;14. · FPGA ; 15..匯流排控制部;20. · AAP單元部; 2 3 ..矩陣部;2 4..網路設定記憶體;2 5 ..記憶體; 32a..資料通路部;5 1 a、5 1 b.·佈線群;5 7..設定資料; 5 8. . DFID ; 60..控制部
IMA11405amend.ptc 第40頁 2004. 04. 05. 041

Claims (1)

1238317
1 · 一種資料處理系統,具有: 多個處理單元; 路狀, 元,來 元供給 第一資料傳輸裝置,把這些處理單元連接成網 進行第一資料的交接,通過連接兩個以上的處理單 構成可重構的至少一個資料流程; 第一 > 料傳輸裝置,並行地向上述多個處理 第二資料; 第二貧料傳輪裝置,向上述多個處理單位分別供給設 定資料,該設定資料是這樣的資料:通過直接或者間^ ς 變更通過上述第一資料傳輸裝置所連接的其他上述處理單 元,和/或變更對應處理單元的處理内容,來設定不同功 月&的上述資料流程。 2 ·如申請專利範圍第1項所述的資料處理系統, 通過經過上述第三資料傳輸裝置來與上述設定資料一 起供給表示由上述設定資料所設定的上述資料流程的識別 資訊, 通過上述第二資料傳輸裝置來與上述第二資料一起供 給上述識別資訊, 上述處理單元設有根據經過上述第三資料傳輸裝置所 供給的或者所供給的上述識別資訊來選擇第二資料進行處 理的裝置。 3.如申請專利範圍第2項所述的資料處理系統,上述 處理單元設有儲存上述識別資訊的記憶體。 4 ·如申請專利範圍第2項所述的資料處理系統,上述
第41頁 2004.10.15. 044 1238317 θ 修正 案號91120!5的 六、申請專利範圍 第二資料是控制上述處理單元的動作的控制資訊。 5.如申請專利範圍第2項所述的資料、 J理單元設有通過上述第二資料來下載上述設定、資料上的 1 6·如申請專利範圍第2項所述的資料 ^理單元設有通過上述第二資料來開始或者停止動作上的述袭 7. 如申請專利範圍第2項所 處理單元設㈣讓裝置,t料上上述 憶體中儲存對應處理單元的内作 後,開讓用記憶體中所料的内部資訊 8. 如申請專利範圍第7項料的資 =置在上述避讓用記憶體中儲存上述内部資訊和么 識別負訊。 9·如申請專利範圍第2項所述的資料處理系統,上述 處理單元設有多個彳選擇的内㈣料通路,i述設定資 具有選擇上述内部資料通路的資料。 、 10·如申請專利範圍第丨項所述的資料處理系統, 上述多個處理單元配置在電路基板上, 上述第一資料傳輸裝置是連接上述多個處理單元的電 路網, 上述第二資,傳輸裝置是連接上述第二資料的供給源 和上述多個處理單元的電路, 2004.10.15. 045 1238317
μ六上述第三資料傳輪裝置是連接在每個上述處理單元中 的子上述设定資料的網路設定記憶體與上述多個處理單元 11 ·、如申_請_專利範圍第1 〇項所述的資料處理系統, ά l上述第三資料傳輪裝置與上述設定資料一起供給表示 述β又疋ΐ料所設定的上述資料流程的識別資訊, 1 π ΐ述第二資料傳輪裝置與上述第二資料一起供給上述 識別資訊, 、 上述處理單元設有根據經過上述第三資料傳輸裝置所 声、^的或者已供給的上述識別資訊來選擇上述第二資料來 、12·、如申請專利範圍第11項所述的資料處理系統,上 π源是作為上述第二資料來與上述識別資訊一起發行 工!I上述處理單元的動作的控制資訊的控制裝置。 1 3 ·、如申請專利範圍第1 2項所述的資料處理系統, 上述網路設定記憶體能夠在每個上述處理單元 多個設定資料, 兩仔 φ、Ρ上述控制裝置發行這樣的指令:從上述多個設定資料 〜ί擇與ΐ述多個處理單元的至少一個同時設定的上述設 ^料從上述網路設定記憶體輸出,作為上述控制資訊 下載上述設定資料。 、 1 4 ·如申晴專利範圍第1 2項所述的資料處理系統, 上述網路設定記憶體能夠個上述處理單元 多個設定資料, 丁 w仔
第43頁 2004.10.15. 046 1238317
Ά 91120^ 六、申請專利範圍 上述控制裝置發行這樣的指令··從上 〜 :的上述多個設定資料中選擇、 制資訊,來下載。 心貝丁寸作為上述控 、I5·如申請專利範圍第12項所述的資料處理系 述控制裝置能夠變更上述網路 二、、、 資料。 艾又上述、、周路汉疋纪憶體的上述多個設定 ,上如Λ請專利範圍第10項所述的資料處理系統,上 述電路基板疋半導體積體電路元件。 17· —種資料處理系統,具有: 多個處理單元; ,一資料傳輸装置,把這些處理單元連接 進行第一資料的交接,通過連接兩個以上的處理單^狀 構成可重構的至少一個資料流程; 第一資料傳輸裝置,並行地向上述多個處理认 表=f述資料流程的識別資訊和控制處理單元的動作的控 制資訊, 卫 上述處理單元具有根據自己屬於的上述識別資訊的上 述控制資訊來動作的裝置。 1 8·如申請專利範圍第丨7項所述的資料處理系統,上 述控制資訊是··上述處理單元的動作的開始或者停止的指 令、在停止上述處理單元的處理的同時把上述處理 内部資訊儲存到避讓用記憶體中的指令、或者下載在上 避讓用圮憶體中所儲存的内部資訊,然後開始上 = 元的處理的指令。 没王早
第44頁 2004.10.15.047 1238317
9·種負料處理系統的控制方、去,今警料卢搜备綠 具有··多個處理單元·第一資該貝枓處理糸統 資料僖於壯番、構成可重構的至少一個資料流程;第二 料·繁^ ΐ %ι #並行地向上述多個處理單元供給第二資 定資輸裝置,向上述多個處理單位分別供給設 變更J過::ί“!是這樣的資料:通過直接或者間接地 一 ^ ▲述第一資料傳輸裝置所連接的其他上述處理單 =二σ或變更對應處理單元的處理内容,來設定不同功 月匕的上述資料流程,其特徵在於包括: 次财第+步驟,經過上述第三資料傳輸裝置,與上述設定 貝;斗一起來供給表示由上述設定資料所設定的上 程的識別資訊; 4貝丁叶机 、 弟一步驟,當經過第二資料傳輸裝置來與上述第二資 料一起供給上述識別資訊時,根據經過上述第三資料傳輸 裝置所供給的或者已供給的上述識別資訊,上述處理單元 選擇上述第二資料來進行處理。 2〇·如申請專利範圍第1 9項所述的資料處理系統的控 制方法’在上述第二步驟中,根據在上述處理單元中所儲 存的上述識別資訊來選擇上述第二資料。 _ 21·如申請專利範圍第19項所述的資料處理系統的控 制=法,上述第二步驟中所供給的第二資料是控制上述=處 理單元的動作的控制資訊。 22·如申請專利範圍第21項所述的資料處理系統的控
第45頁 2004.10.15. 048 1238317 曰 案號 91120505 六、申請專利範圍 制方法,上述控制資訊是把上述設定資料 單元中的第-指令。 卜戟到上述處理 23·如申請專利範圍第21項所述的資料處理系统 制方法,上述控制資訊是上述處理單元的動開始工 止的第二指令。 f同% :¾者分 24.如申請專利範圍第21項所述的資料處理系统 制方法’上述控制資訊包含:第三指令,在工 單元的處理的同時,把上述處理單元的内部資訊 讓用記憶體中,·第四指令,下載在上述避讓用記憶 儲存的内部資訊,然後,開始上述處理單元的處 制Λ5.,如在''專利範圍第24項所述的資料處理系統的控 制方法在上述第二步驟中,通過上述第三指 f 資訊一起被儲存在上述避讓用記憶體中Ϊ ;=;用"憶體中所儲存的上述識別資訊,來選擇上 制方如申清專利範圍第1 9項所述的資料處理系統的控 多個’從上述每個處理單元中在可儲存 資料中,供妗f,·周路設定記憶體中所儲存的上述多個設定 設定資料,、。、上述處理單元的至少—個同時設定的上述 第一止 述設定資料的=二驟中,作為上述第二資料,供給下載上 2 7
• 請專利範圍第19項所述的資料處理系統的控 第46頁 2004.10.15. 049 1238317
六、申請專利範園 制方法, 在上过〔势 μ 存多個設定;::驟中,供給上述每個處理單元中在可儲 定資料,貝枓的網路設定記憶體中所儲存的上述多個設 多個ΐίί:2驟中,作為上述第二資料,❺給從上述 28如申?直選擇上述設定資料’來進行下載的指令。 制方法,μ專利範圍第19項所述的資料處理系統的控 存多ϋΪί::,中,供給上述每個處理單元中在可儲 定資料,讀的網路設定記憶體中所儲存的上述多個設 在^述第一步驟之前,具重 的設定資料的步驟。 k ,路目又疋圮憶體 2 9·種資料處理系統的控制方法,該資枓_ 5 έ 具有··多個處理單^ ;帛—資料傳輸,:二枓處理糸統 元i拿接忐絪枚儿 弟貝科傅输裝置,把這些處理單 成凋路狀,進行第一資料的交接, 士的處理單元,來構成可重構的至少 二兩;以 料’其特徵在於具有以下步;……給第二資 當經過上述第二資料傳輸裝置來供給 程的識別眘却名r» b Ah I ^上迷貝料流 上述處理單k根^自ρ Ϊ處理單元的動作的控制資訊時, 訊來動作屬於的上述識別資訊的上述控制資 30.如申請專利範圍第29項所述的資料處理系統的控
第47頁 2004.10.15.050 1238317
制方法, 者停止的 處理單元 下載在上 上述處理 31· 一 可讀取之 元,第'一 進行第一 構成可重 行地向上 置,向上 是這樣的 料傳輸裝 處理單元 其特徵在 上述控制資訊是:上述處理 指令、在停止上述處理單元的處理 2開始或 :円邛貝Λ儲存到避讓用記憶體中 述避讓用記憶體中所儲存的η 7 、或者 單元的處理的指令。訊1後開始 -種儲存有用於控制資料處理系統的程式 ^錄媒體’該資料處理系統具有:多個處理單匆 貝料傳輸裝置,把這些處理單元連接成網路狀, 資料的交接,通過連接兩個以上的處理單元,來 構的至少一個資料流程;第二資料傳輸裝置,並 述多個處理單元供給第二資料;第三資料傳輸裝 述多個處理單位分別供給設定資料,該設定^料 資料:通過直接或者間接地變更通過上述第一資 置所連接的其他上述處理單元,和/或變更對應、 的處理内容,來設定不同功能的上述資料流程, 於具有執行以下處理的命令: 經過上述第三資料傳輸裝置來供給上述設定資料和表 示由該設定資料所設定的上述資料流程的識別資訊,經過 上述第二資料傳輸裝置來附加至少一個上述識別資訊來供 給下載上述設定資料的控制資訊。 3 2 ·如申請專利範圍第3 1項所述的記錄媒體,進一步 具有執行以下處理的命令:經過上述第二資料傳輸裝置, 賦予至少一個上述識別資訊來供給指示上述處理單元的開 始或者停止的控制資訊。
!238317
第49頁 2004.10.15. 052
TW091120505A 2001-09-07 2002-09-09 Data processing system and control method thereof TWI238317B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001272257 2001-09-07

Publications (1)

Publication Number Publication Date
TWI238317B true TWI238317B (en) 2005-08-21

Family

ID=19097658

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091120505A TWI238317B (en) 2001-09-07 2002-09-09 Data processing system and control method thereof

Country Status (8)

Country Link
US (1) US7380100B2 (zh)
EP (1) EP1443392A4 (zh)
JP (1) JP4152319B2 (zh)
KR (1) KR100960518B1 (zh)
CN (1) CN100397331C (zh)
CA (1) CA2459411C (zh)
TW (1) TWI238317B (zh)
WO (1) WO2003023602A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397331C (zh) 2001-09-07 2008-06-25 Ip菲力股份有限公司 数据处理系统以及控制方法
US7715377B2 (en) * 2002-01-03 2010-05-11 Integrated Device Technology, Inc. Apparatus and method for matrix memory switching element
US7937557B2 (en) * 2004-03-16 2011-05-03 Vns Portfolio Llc System and method for intercommunication between computers in an array
US7941794B2 (en) 2004-08-30 2011-05-10 Sanyo Electric Co., Ltd. Data flow graph processing method and processing apparatus provided with reconfigurable circuit
US7447725B2 (en) * 2004-11-05 2008-11-04 International Business Machines Corporation Apparatus for controlling rounding modes in single instruction multiple data (SIMD) floating-point units
JP4810090B2 (ja) 2004-12-20 2011-11-09 キヤノン株式会社 データ処理装置
WO2006083137A1 (en) * 2005-02-07 2006-08-10 Samsung Electronics Co., Ltd. Method of generating usage rule information for broadcast channel
US7668979B1 (en) * 2005-03-25 2010-02-23 Tilera Corporation Buffering data in a parallel processing environment
US7904695B2 (en) * 2006-02-16 2011-03-08 Vns Portfolio Llc Asynchronous power saving computer
JP4596538B2 (ja) * 2005-09-05 2010-12-08 京セラミタ株式会社 情報処理装置、記録媒体、およびプログラム
US7966481B2 (en) 2006-02-16 2011-06-21 Vns Portfolio Llc Computer system and method for executing port communications without interrupting the receiving computer
US7934075B2 (en) * 2006-02-16 2011-04-26 Vns Portfolio Llc Method and apparatus for monitoring inputs to an asyncrhonous, homogenous, reconfigurable computer array
US7904615B2 (en) 2006-02-16 2011-03-08 Vns Portfolio Llc Asynchronous computer communication
JP4782591B2 (ja) * 2006-03-10 2011-09-28 富士通セミコンダクター株式会社 リコンフィグラブル回路
JP4866194B2 (ja) * 2006-09-29 2012-02-01 富士通セミコンダクター株式会社 集積回路及びリコンフィギュラブル回路の入力データ制御方法
JP5487966B2 (ja) * 2007-07-03 2014-05-14 日本電気株式会社 データ暗号化/復号化処理方法およびデータ処理装置
JP4962305B2 (ja) * 2007-12-26 2012-06-27 富士通セミコンダクター株式会社 リコンフィギュラブル回路
KR101265120B1 (ko) * 2008-01-31 2013-05-16 후지제롯쿠스 가부시끼가이샤 재구성 가능한 디바이스
US10007486B2 (en) * 2008-12-01 2018-06-26 Micron Technology, Inc. Systems and methods to enable identification of different data sets
JP5711889B2 (ja) * 2010-01-27 2015-05-07 スパンション エルエルシー リコンフィギュラブル回路および半導体集積回路
JP2011203935A (ja) * 2010-03-25 2011-10-13 Olympus Corp 分散処理システム、制御部、演算部、分散処理方法、及びプログラム
JP5197804B2 (ja) * 2011-06-08 2013-05-15 キヤノン株式会社 データ処理装置及びその制御方法
EA201591613A1 (ru) * 2013-03-01 2016-05-31 Атонарп Инк. Устройство обработки данных и способ управления им
US9698790B2 (en) * 2015-06-26 2017-07-04 Advanced Micro Devices, Inc. Computer architecture using rapidly reconfigurable circuits and high-bandwidth memory interfaces
JP2018165908A (ja) * 2017-03-28 2018-10-25 富士通株式会社 情報処理装置、情報処理方法及びプログラム
JP6824806B2 (ja) * 2017-04-10 2021-02-03 東芝デベロップメントエンジニアリング株式会社 管理装置
IT201700062830A1 (it) 2017-06-08 2018-12-08 Stmicroelectronics Application Gmbh Sistema di elaborazione, relativo circuito integrato, dispositivo e procedimento

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06500655A (ja) * 1990-10-03 1994-01-20 スィンキング マシンズ コーポレーション 並列コンピュータ・システム
TW330265B (en) * 1994-11-22 1998-04-21 Hitachi Ltd Semiconductor apparatus
JP3736855B2 (ja) * 1995-07-10 2006-01-18 ジーリンクス インコーポレイテッド フィールドプログラマブル・ゲートアレイ及びインテリジェント・メモリを含んでいるシステム
US5887146A (en) * 1995-08-14 1999-03-23 Data General Corporation Symmetric multiprocessing computer with non-uniform memory access architecture
US5778439A (en) * 1995-08-18 1998-07-07 Xilinx, Inc. Programmable logic device with hierarchical confiquration and state storage
US5784636A (en) * 1996-05-28 1998-07-21 National Semiconductor Corporation Reconfigurable computer architecture for use in signal processing applications
US5838165A (en) * 1996-08-21 1998-11-17 Chatter; Mukesh High performance self modifying on-the-fly alterable logic FPGA, architecture and method
US6122719A (en) * 1997-10-31 2000-09-19 Silicon Spice Method and apparatus for retiming in a network of multiple context processing elements
US6108760A (en) * 1997-10-31 2000-08-22 Silicon Spice Method and apparatus for position independent reconfiguration in a network of multiple context processing elements
DE19807872A1 (de) * 1998-02-25 1999-08-26 Pact Inf Tech Gmbh Verfahren zur Verwaltung von Konfigurationsdaten in Datenflußprozessoren sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstruktur (FPGAs, DPGAs, o. dgl.
JP2000324102A (ja) 1999-05-12 2000-11-24 Toshiba Corp 伝送装置および伝送システム
WO2000079394A1 (en) 1999-06-21 2000-12-28 Bops Incorporated Methods and apparatus for providing manifold array (manarray) program context switch with array reconfiguration control
CN100397331C (zh) 2001-09-07 2008-06-25 Ip菲力股份有限公司 数据处理系统以及控制方法

Also Published As

Publication number Publication date
KR100960518B1 (ko) 2010-06-03
KR20040027871A (ko) 2004-04-01
US7380100B2 (en) 2008-05-27
US20040030815A1 (en) 2004-02-12
EP1443392A1 (en) 2004-08-04
WO2003023602A1 (fr) 2003-03-20
CA2459411A1 (en) 2003-03-20
JP4152319B2 (ja) 2008-09-17
EP1443392A4 (en) 2007-08-15
CN1541355A (zh) 2004-10-27
CA2459411C (en) 2013-04-02
JPWO2003023602A1 (ja) 2004-12-24
CN100397331C (zh) 2008-06-25

Similar Documents

Publication Publication Date Title
TWI238317B (en) Data processing system and control method thereof
Huang et al. Swapadvisor: Pushing deep learning beyond the gpu memory limit via smart swapping
US20210289021A1 (en) System and method for using a container logic structure to control computing operations
EP2306320B1 (en) Server image migration
JP2021504829A (ja) ソフトウェア定義された量子コンピュータ
CN110121698A (zh) 用于异构计算的系统、方法和装置
JP2018022524A (ja) マルチプロセッサ組込みシステム上でのアプリケーションの動的再構成
CN109284184A (zh) 一种基于容器化技术的分布式机器学习平台的搭建方法
US20120284710A1 (en) Virtual-machine-deployment-action analysis
US20090083467A1 (en) Method and System for Handling Interrupts Within Computer System During Hardware Resource Migration
CN106663072A (zh) 用于配置中断的集合的装置和方法
US10990730B2 (en) Just-in-time hardware for field programmable gate arrays
CN109582998A (zh) 小巧PCIe端点的根复合体集成端点仿真
KR20160046623A (ko) 재구성 가능 프로세서 및 그 동작 방법
US20160314007A1 (en) Flexible physical function and virtual function mapping
Tan et al. Serving DNN models with multi-instance gpus: A case of the reconfigurable machine scheduling problem
Bonner et al. Exploring the evolution of big data technologies
CN110325978A (zh) 回旋镖联接:网络高效、后期物化、分布式联接技术
US20190258511A1 (en) Scheduling of tasks in a multiprocessor device
US9229980B2 (en) Composition model for cloud-hosted serving applications
US20160364450A1 (en) Tracking tuples to reduce redundancy in a graph
JP2022101478A (ja) イーサリアム仮想マシンのトランザクション処理方法、装置、機器、プログラムおよび媒体
Pemberton et al. The serverless data center: Hardware disaggregation meets serverless computing
US11467835B1 (en) Framework integration for instance-attachable accelerator
Estrada Apache Kafka 1.0 Cookbook: Over 100 practical recipes on using distributed enterprise messaging to handle real-time data

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent