TWI236585B - A method, machine-readable medium, and apparatus for providing performance states - Google Patents

A method, machine-readable medium, and apparatus for providing performance states Download PDF

Info

Publication number
TWI236585B
TWI236585B TW091121480A TW91121480A TWI236585B TW I236585 B TWI236585 B TW I236585B TW 091121480 A TW091121480 A TW 091121480A TW 91121480 A TW91121480 A TW 91121480A TW I236585 B TWI236585 B TW I236585B
Authority
TW
Taiwan
Prior art keywords
performance
integrated circuit
performance state
state
patent application
Prior art date
Application number
TW091121480A
Other languages
English (en)
Inventor
Randy P Stanley
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of TWI236585B publication Critical patent/TWI236585B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/20Cooling means
    • G06F1/206Cooling means comprising thermal management
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)
  • Logic Circuits (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Liquid Crystal Substances (AREA)

Description

1236585 ⑴ 玖、發明說明 (發明說明應敘明:發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 版權保護注意事項 此專利文件之揭示的一部分包含有受到版權保護之資 料。當其出現於專利和商標辦公室的檔案和記錄上時,這 些版權之擁有者锍反對此演算法的任何傳真複製,但在其 它狀況下無論如何保留所有的版權。 發明領域 · 本發明一般與對系統電源管理機制的資源分配改進有. 關。本發明特別是與回應一優先事件之移動到較高的效能 狀態有關。 發明背景 設計者試著要降低一電腦系統所消耗的電源,特別地, 在行動式電子裝置的領域中。行動式電子裝置包含用電池 操作的電腦系統,例如,筆記型電腦,次筆記型電腦,和 個人數位助理。藉由減少由這些和其它以電池操作的裝置 所消耗的電源,使用者可以享受電池充電之間延長的系統 使用和操作。因此,主要是考慮使用電池來操、之系統所 獲得之優點,系統製造者已投資可觀的資源在研發技術上 以幫助減少在這些行動式電子裝置内由處理器所消耗的 電力。 由處理器,例如一中央處理單元(CPU),所消耗的電力 已知大約是與供應給處理器的電壓平方乘以此處理器的 操作頻率成比例P〜(V2 X f)。根據此關係,可以了解減少 頻率或電壓會導致由處理器所消耗的電力之減少。無論如 1236585
⑺ 何,減少處理器所操作頻率減少了處理器可以處理資料的 速率。因此,在處理器所操作頻率上的降低減少了處理器 所消耗的電力以及此處理器的效能狀態。 典型地,中央處理單元電源管理系統使用一演算法以控 制此處理器的效能狀態。此演算法平衡減少此處理器的電 力消耗和對此處理器的處理上的要求。通常,此演算法在 將此處理器變遷到此處理器的最大效能狀態之前.會產生 某些時間落後或妨礙。 例如,此演算法可被程式化以便此處理器的工作負載展 延成經過三個時間圖框而非增加處理速率在一個時間圖 框内完成此處理負載的主要部分且在下二個時間圖框内 使用較低之此處理器能力。 典型地,現代行動式中央處理單元電源管理系統根據此 中央處理單元使用的簡要歷史以變遷到較高的效能狀 態。此中央處理單元使用的簡要歷史常常是由一結束於目 前的一小的有限時間窗口所定義。典型地,行動式系統花 費一可觀的時間部分在效能的閒置狀態使得即使是最加 強處理的工作通常招來一個到達此最大效能狀態前,佔有 時間窗口之一部分的延遲。基本上,此有限之時間窗口作 為一加權平均以妨礙此處理器到此最高效能狀態的變遷。 例如,在此加強處理的工作開始時,由於此處理器在此 時間圖框期間是在效能的閒置狀態,此有限時間窗口的百 分之九十被填以使用的中央處理單元之百分之七十的能 力且由於此加強處理的工作對此處理器的需求,此有限時 1236585 (3) 發_說_續頁
間窗口的百分之十被填以被用的中央處理單元之百分之 百的能力。因此,此演算法決定在整個有限之時間窗口期 間的處理器的平均利用百分比是百分之七十三而非其目 前的百分之百的能力使用。此演算法計算此有限之時間窗 口的百分之九十乘以百分之七十使用加上此有限之時間 窗口的百分之十乘以百分之百使用,等於百分之七十三的 使用。例如,一額外的此有限之窗口時間的百分之四十將 需要蒸發以啟動一到下個更高的效能狀態的變遷,如果此 切換點被設在百分之八十五。可能在下個有限之時間窗口 之前,此處理器的使用百分比將反射其目前的百分之百的 需求且此演算法將增加此處理器的效能狀態。 圖式的要說明 參考到本發明的圖式,其中:
圖1是一可用於與根據偵測一使用者事件將一積體電路 自一第一效能狀態變遷到此較高的效能狀態有關聯的典 型的多個效能狀態電腦系統之方塊圖。 圖2圖示一具有多個效能狀態之積體電路之實施例的不 同效能狀悲圖, 圖3圖示一具有多個效能狀態,這些狀態包含在一變遷 的時間時期中操作於較高效能狀態之效能狀態的積體電 路之一實施例的不同效能狀態圖;且 圖4圖示一用以變遷積體電路之效能狀態的演算法之一 實施例的流程圖。 雖然本發明易受不同的修改和另些形式,其特定的實施 1236585 ι_ ⑷ I發明·說_續頁 例已藉由在圖式中的實例所顯示且將在此詳加說明。應了 解本發明不限於這些揭示的特別形式,但相反地,其意圖 涵蓋落在本發明的精神和範圍之中的所有修改,同等物和 另些選擇。 詳細討論 在以下的說明中,陳述許多的特定細節,例如特定資料 信號,命名的元件方塊,效能位準,一演算法的儲存和操 作位置等的這些實例,以提供對本發明的完整了解。無論 如何’對精通本技藝者而言很明顯地,沒有這些特定的細 節,仍可實行本發明。在其它的實例中,為眾人熟知的元 件或方法未被詳細說明但寧可以方塊圖的方式以避免對 本發明不必要的模糊。因此,陳述的這些特定細節僅是作 為範例用。可改變這些特定細節且仍然預期是在本發明的 精神和範圍之中。術語”耦合”被定義成意味著直接或間接 的連結。 通常,說明一種方法,裝置和系統,其允許一使用者事 件來激勵一積體電路自第一效能狀態變遷到一較高的效 能狀態的直接變遷。在一實施例中,第一效能狀態是提供 給一處理器的第一電壓位準和給在一電腦系統中的此處 理器或其它相似的積體電路之第一時鐘操作頻率。在一實 施例中,此較高的效能狀態是提供給此處理器的第二較高 電壓位準和給此處理器之第二較高時鐘操作頻率。在一實 施例中,此較高的效能狀態增加一第二處理器以管理處理 負載。在一實施例中,降低此處理器的時鐘頻率和/或電 1236585 _ (5) I發萌說明續頁 壓位準減少由此處理器所消耗的電力。在一實施例中,一 電源管理演算法控制供應給此處理器的時鐘頻率和電壓。 圖1是一可用於與根據偵測一使用者事件將一積體電路 自一第一效能狀態變遷此較高的效能狀態有關聯的典型 的多重效能狀態電腦系統之方塊圖。在一實施例中,電腦 系統1 0 0包含一通信機制或用於傳送資訊之匯流排1 11,和 一例如與匯流排1 1 1耦合的處理器1 1 2,用於處理資訊之積 體電路元件。處理器1 1 2可包含一微處理器,但不限於一 微處理器,例如 PentiumTM,PowerPCTM,AlphaTM,等等。 電腦系統100更進一步包含一隨機存取記憶體(RAM), 或其它耦合到匯流排1 11,用以儲存為處理器11 2所執行的 資訊和指令之動態儲存裝置1 04(稱為主記憶體)。主記憶 體1 04也可被用以儲存在處理器1 1 2的指令執行期間的暫 時性變數或其它的中間資訊。 電腦系統100也包含一唯讀記憶體(ROM)和/或其它耦 合到匯流排1 1 1,用以儲存為處理器1 1 2所執行的靜態資訊 和指令之的靜態儲存裝置1 06,和一大量儲存裝置1 07,例 如一磁碟或光碟和其對應的碟機。大量儲存裝置1 07被耦 合到匯流排1 1 1以儲存資訊和指令。 電腦系統1 00可更進一步包含一耦合到匯流排1 1 1以顯 示資訊給電腦使用者的顯示裝置1 2 1,例如一陰極射線管 (CRT)或液晶顯示(LCD)。一文數字輸入裝置(鍵盤)122, 包含文數字和其它的鍵,也可耦合到匯流排11 1以傳送資 訊和命令選擇至處理器112。一額外的使用者輸入裝置是 1236585 ι_ (6) I煢鹌說:賤續·頁. 游標控制裝置1 2 3,例如滑鼠,執跡球,軌跡墊,尖筆, 或游標指向鍵,耦合到匯流排1 1 1以傳送指向資訊和命令 選擇至處理器1 1 2,且用以控制在顯示裝置1 2 1上的游標移 動。
另一可耦合到匯流排1 1 1的裝置是一硬拷裝置1 24,其可 被用以列印指令,資料,或其它在一如紙張,底片,或類 似型式媒體的媒體上。更進一步,一錄音和播放裝置,例. 如一揚聲器和/或麥克風(未顯示)可選擇性地耦合到匯流 排1 1 1以作為與電腦系統1 0 0的音訊介面。另一可耦合到匯 流排1 1 1的裝置是一有線/無線通信能力1 2 5以和電話通 信。
在一實施例中,處理器1 1 2使用由頻率調節邏輯1 3 4所提 供的時鐘頻率以協調在處理器112内的指令執行。在一實 施例中,頻率調節邏輯1 3 4包含在將此時鐘信號送到處理 器1 1 2的内部執行單位之前將時鐘信號加倍,三倍或否則 將時鐘頻率乘以一整數或有理數的電路。在一實施例中, 處理器1 1 2其本身包含在將此時鐘信號送到處理器1 1 2的 内部執行單位之前將時鐘信號加倍,三倍或否則將此時鐘 頻率乘以一整數或有理數的電路。例如,處理器1 1 2的操 作頻率可能是在一低效能狀態時是25 0百萬兆赫且在一較 高的效能狀態時甚至是此初始頻率的八倍整,或是2000 百萬兆赫。在一實施例中,此時鐘耦合到且控制處理器Π 2 操作頻率。 在一實施例中,處理器1 1 2使用由電壓調節邏輯1 3 0所提 -10 - 1236585 _ (7) mnmm 供的電壓以提供電源來操作。電壓調節邏輯1 3 〇耦合到電 源供應1 3 2,例如在電池操作的電腦系統上的電池,且產 生提供給處理器1 1 2的供應電壓。在一實施例中,此電壓 調節器耦合到此處理器以便決定此處理器的操作電壓。例 如,此電Μ調節邏輯可供應一 1 . 8伏特電壓位準和一較高 的3.3伏特電壓位準。 在一實施例中,電源管理演算法1 3 6,回應到一特別預 先定義的狀況,例如此處理器的預置百分比使用率,發信 給頻率調節邏輯1 3 4以降低供應給處理器1 1 2的操作頻 率。因此預先定義的狀況降低處理器1 1 2的操作頻率。一 旦此頻率被減少,頻率調節邏輯1 3 4直接與電壓調節邏輯 1 3 0通信,告知電壓調節邏輯1 3 0降低供應給處理器1 1 2的 電壓。電壓調節邏輯1 3 0應允,且處理器1 1 2繼續操作於此 較低的電源效能狀態,減少在電源供應1 3 0上的電力汲取。 在一實施例中,電源管理演算法1 3 6,回應到一特別優 先的事件,例如一使用者事件的偵測,發信給頻率調節邏 輯1 3 4以將頻率升高別較高的操作頻率以使此處理器可以 再次以全速操作。在頻率升高前,無論如何,頻率調節邏 輯1 3 4直接與電壓調節邏輯1 3 0通信,發信給電壓調節邏輯 1 3 0以將供應電壓升高到較高的電壓位準。電壓調節邏輯 1 3 0回應此需求且在完成時直接送回信給頻率調節邏輯 1 3 4,告知供應電壓已升高。在接收來自電壓調節邏輯1 3 0 的此資訊時,頻率調節邏輯1 3 4然後將頻率升回到較高的 值以允許處理器1 1 2操作於一較高的效能狀態。在一實施 1236585 ι_ ⑻ I發_說_續頁 例中,電源管理演算法1 3 6被分成兩分離的演算法。一第 一演算法用以將處理器1 1 2自一較高的效能狀態降低到一 較低的效能狀態之變遷且一第二演算法用以將處理器1 1 2 自一較低的效能狀態變遷到一較高的效能狀態。 注意,依照本發明的另外的實施例的不同之其它組態和 具體實現可能存在。
例如,在一實施例中,處理器1 1 2可以是能操作於不同 的操作頻率和電壓位準的單一處理器。在一實施例中,處 理器1 1 2可以是兩個或兩個以上的連接工作以回應處理負 載的處理器。在一實施例中,處理器1 1 2可以是一具有多 個效能換式的晶片組。 例如,電源管理演算法1 3 6可以是軟體為主或硬體為 主,例如仲裁邏輯可以在處理器之間分享或是軟體為主和 硬體為主的一種組合。
例如,在一實施例中,電源管理演算法1 3 6偵測一使用 者事件。在偵測到此使用者事件時,電源管理演算法1 3 6 激勵此多重效能狀態電腦系統1 0 〇變遷到一較高的效能狀 態。處理器1 1 2具有包含第一效能狀態,一高於此第一效 能狀態的第二效能狀態,和一高於此第二效能狀態的第三 效能狀態等之多個效能狀態。此演算法根據使用者事件偵 測直接將處理器1 1 2由第一效能狀態變遷到第三效能狀 態。注意,第三效能狀態可能是或不是處理器1 1 2所能達 成的最大的效能狀。 例如,在一實施例中,一優先的事件可以是一對最南的 -12 - 1236585 _ ⑼ I發明說明續頁 效能狀態的直接請求或是間接地籍由一注意到電源管理 演算法1 3 6之應用啟動或模擬一溫和的使用者事件。
圖2圖示一具有多個效能狀態之積體電路之一實施例的 不同效能狀態之圖。上面的圖形圖示在時間203時回應一 優先事件207和回應非優先事件209此兩者發生時的平均 中央處理單元使用率百分比201。底下的圖形圖示在相同 的時間線時回應一優先事件2 1 1和回應非優先事件2 1 3此 兩者發生時的處理器205的效能位準。虛線代表非優先事 件209的典型的平均中央處理單元使用率百分比和回應這 些非優先事件2 1 3的效能位準變遷。實線代表一優先事件 207的典型的平均中央處理單元使用率百分比和回應這些 優先事件2 1 1的效能位準變遷。用以控制此處理器的效能 狀態的演算法可以優先化一定的例如使用者事件之事 件,以便優先事件202的發生會激勵對在一多重效能狀態 之積體電路,例如一處理器,内的較高效能狀態之立即存 取。在一實施例中,此直接的變遷是到達最高的效能狀態 204以回應一優先事件.202。 在一實施例中,為了回應由一非優先事件所啟動的到達 一較高效能狀態之變遷之激勵,用以控制此處理器之效能 狀態的此演算法使用在一時間窗口(歷史窗口 2 0 8)上的中 央處理單元使用率的即時歷史資料,例如過在一百個微 秒,以決定一到達或來自的下個較高的效能狀態之變遷。 為了對照,此用以控制此處理器之效能狀態的演算法在一 定義的時間時期206上立即啟動一較高的效能狀態,例如 -13 - 1236585 發_說明續頁 (10) 此最高的效能狀態204,當一優先事件202例如一使用者事 件,被激勵時。此定義的時間時期2 0 6的期間可包含考慮 例如是否此較高的效能狀態是一持續的或暫時的。
如注意到的,此用以控制此處理器之效能狀態的演算法 在一段時間中妨礙到達下個較高效能狀態的變遷,以回應 例如軟體啟動事件之類的非優先事件的發生。在一實施例 中,此用以控制此處理器之效能狀態的演算法使用一在此 歷史窗口 208的有限的時間時期中的平均中央處理單元 20 1使用率百分比是大於一預定的設定值之條件。當在此 歷史窗口 208的時間時期中的平均中央處理單元201使用 率百分比是大於一預定的設定值時,例如百分之八十五的 使用設定值,則此用以控制此處理器之效能狀態的演算法 遞加地將此處理器變遷到較快的效能狀態。
例如,在超過了對平均中央處理器使用率百分比的激勵 設定值後,此演算法可將此處理器由一最小的效能狀態, 例如睡眠效能狀態2 1 0,變遷到一下個較高之效能狀態, 閒置效能狀態2 1 2。一第一簡要時間時期2 1 4通過且此演算 法檢查在歷史窗口 206的時間時期中的中央處理單元使用 率2 0 1。代表沿著時間線的最近的有限時間展開的記錄之 歷史窗口 2 0 8,例如最近的一百微秒,反映了一較高的平 均中央處理單元使用率百分比20 1。此平均中央處理單元 使用率百分比2 0 1將會改變,因為對此較大的中央處理單 元的使用率201的需求已在此歷史窗口 206的檢驗時間圖 框中有一較大的時間百分比且因此中央處理單元本身已 -14 - 1236585 發明說明續頁 ⑼ 正在此歷史窗口 2 0 6的檢驗時間圖框的一部分執行一較高 的處理或效能狀態。 注意,在一實施例中,睡眠狀態是最小的效能狀態,間 置狀態是下個較高的效能狀態,啟動狀態自最高的效能狀 態數來是第二,下個較高的效能狀態是最高的效能狀態。 在此實例中說明的四種效能狀態。無論如何,兩個或更多 的效能狀態可存在於任何實施例中。
當此預設的平均中央處理單元使用率百分比超過此預 設的臨界值例如百分之九十五時,則此演算法將此處理器 自閒置效能狀態2 1 2變遷到下個較高的效能狀態,例如啟 動效能狀態2 1 6。一第二簡要時間時期2 1 8通過且此演算法 檢查在歷史窗口 206的時間時期中的中央處理單元的使用 率。
無論如何,如果預設的平均中央處理單元使用率百分比 仍然超過此激勵的臨界值,則此演算法將此處理器自啟動 效能狀態2 1 6變遷到下個較高的狀態,例如最高的效能狀 態2 0 4。因此,在此實例中,一第三時間時期2 2 0等於在此 處理器變遷到最高的效能狀態2 0 4之前的所有的變遷時間 時期經過。此演算法可使用此遞增的在時間上的處理電源 上之增加以平衡一增加的效能需求和一企圖減少在電源 供應上的電源汲取。 注意,即使如果對中央處理單元使用率需求增加到立即 地百分之百,此激勵臨界值例如百分之九十五的平均中央 處理單元使用率百分比不可被超過直到此在歷史窗口 2 0 6 -15 -
1236585 (12) 的整個有限時間時期中的展開上之平均值等於或超過百 分之九十五。因此,一時間加權的延遲發生在此演算法激 勵此處理器變遷到一個較高的狀態之前。
為了對照,當一優先的事件202例如一使用者事件,被 激勵時,則此演算法立即將此處理器變遷到一個較高的效 能狀態例如啟動效能狀態2 1 6或最高的效能狀態204。此優 先的事件202的偵測強迫此演算法立即變遷到一個較高的 效能狀態而跳過效能位準立即地高於目前的效能位準。在 一實施例中,此演算法跳過多少的效能位準是依狀況,例 如熱考量和可用的電池電力。在一實施例中,如果此處理 器僅具有兩個效能位準,則此演算法將此處理器變遷到最 高的效能狀態。注意,針對此實施例,此中央處理單元使 用率百分比決定的計算内務操作可被避開。
當此處理器變遷到較高的效能狀態以回應此優先的事 件時,此真實的平均中央處理單元使用率百分比可以減 少,因為此處理負載可能不會增加但此處理器的效能能力 增加。例如,在一優先的事件2 0 2的發生前此處理器可能 操作於百分之五十的中央處理單元使用率2 0 1。此演算法 可能將此處理器變遷到最高的效能位準2 04。無論如何, 此處理負載可能不增加因此減少了此真實的中央處理單 元使用率百分比2 0 1自,例如百分之五十到百分之四十八 的中央處理單元使用率2 0 1。在一實施例中,一針對優先 事件的更快變遷發生因為它們是非同步的且常發生於當 此系統”預備’’為更多的工作(閒置)時。 -16- 1236585
⑼ 在一實施例中,一使用者可能增加用於軟體初始化事件 的處理時間。例如,一個Excel圖表和圖形會希望計算和 重晝圖形更快以作為使用者壓下鍵盤上的鍵之結果。此使 用者事件的發生使得此演算法立即地變遷到較高的效能 狀態而不管此實際的平均中央處理單元使用率百分比。因 此在一實施例中,即便在一軟體初始化的處理工作期間, 例如用於Excel試算表的計算,使用者可僅藉由按下一個 鍵來增加這些方程式的處理速率。 此計算系統可以注意到使用者事件,例如鍵敲擊,滑鼠 移動,搖桿輸入,滑鼠點擊,藉由麥克風的人性化命令, 等等。在一實施例中,此處理器正在其中操作的此程式化 環境定義使用者事件。在此實施例中,此操作環境可以定 義什麼樣的事件構成一使用者事件且如何去偵測此事件。 在一實施例中,此用以控制此處理器之效能狀態的演算 法可以常駐於此作業軟體内。在一實施例中,此用以控制 此處理器之效能狀態的演算法可以常駐於基本輸入輸出 系統(BIOS)内。此基本輸入輸出系統可以是在一個人電腦 内的一基本常式集,其被儲存於一晶片上且提供一作業系 統和電腦硬體之間的介面。在此實施例中,視此程式語言 和系統架構而定,此基本輸入輸出系統可以是直接地注意 到一使用者事件已發生或可以接收一通知,例如,從作業 系統得知一使用者事件正發生。在一實施例中,此用以控 制此處理器之效能狀態的演算法可以常駐成一應用程 式,一可執行的程式模組,或其它類似的程式。在此實施 -17- 1236585 (Η) 發嗔説.嶙磉頁 例中,此應用程式,可執行的程式模組,或其它類似的程 式可直接地偵測何時一例如使用者事件之優先事件發生 或接收一來自作業系統之通知,得知此優先事件發生。 在一實施例中,此用以激勵在一非優先事件上的變遷之 臨界值可以是特定的平均中央處理單元使用率百分比,例 如百分之八十五,根據此閒置針對啟動比率之變遷,或任 何其它類似的預定臨界值
在一實施例中,此用以控制此處理器之效能狀態的演算 法可以被分成兩分離的演算法。一第一演算法用以控制變 遷到較高的效能狀態。相似地,一第二演算法用以控制變 遷到較低的效能狀態。在一實施例中,此處理器可以在於 一延長可支持的時間時期中,執行較高的效能狀態上。在 此實施例中,此最高的效能狀態與此系統的散熱能力聯合 以便延長的效能不會對在此系統的元件造成熱損害或是 具體實現以提供一越權模式。在一實施例中,由於熱考 量,此處理器可在一短暫或變遷的時間時期中,執行於一 較高的效能狀態上。 圖3圖示一具有多個效能狀態,這些狀態包含在一變遷 的時間時期中操作於較高效能狀態之效能狀態的積體電 路之一實施例的不同效能狀態之圖。在一實施例中,此處 理器的較高效能狀態不能在一延長的時間時期中支持而 不可能由於過熱一元件而引起系統上的失效。此圖形圖示 相對於時間上的此處理器的操作頻率。三個效能狀態被顯 示,例如在5 0 0百萬兆赫,此閒置效能狀態3 0 2,在1 0 0 0 -18 - 1236585 發明說嘴續頁 ⑼ 百萬兆赫,此熱最大效能狀態3 0 4,在2 0 0 0百萬兆赫,此 被稱為条值虛擬百萬兆赫之真實的熱最高效能狀態3 0 6。 多重的使用者事件308以及非使用者事件310發生於此圖 的時間時期中。
由一非使用者事件3 1 0所初始化的處理要求,例如應用 程式,可能僅將此處理器變遷到熱較高效能狀態3 04。此 處理器和其它的系統元件可以在一可維持的時間時期中 操作於此熱最大的效能狀態3 04上而不會因為熱考量而導 致失效。一熱保護帶3 1 2存在於實際的較高效能狀態3 06 和熱最大的效能狀態3 04之間。長期的在此熱最大的效能 狀態3 0 4之上的操作頻率和電壓上操作可能損害如積體元 件之類的熱敏感元件。
無論如何,對於處理時間而言使用者事件3 0 8的發生或 重複發生很緩慢。在使用者用以按下第一個鍵接著第二個 鍵的時間圖框中,一處理器可能回應了成百或成千個非使 用者事件處理要求3 1 0。通常,一大的相對落後時間存在 於第一使用者事件3 1 6和第二使用者事件3 1 8之間。此位於 使用者事件3 0 8之間的大的時間落後通常允許此系統的散 熱能力來移除由變遷到此真實的最大效能狀態3 06以回應 此第一使用者事件3 1 6所產生額外的熱,此發生於處理器 再度變遷到此真實的最大效能狀態3 0 6以回應此第二使用 者事件3 1 8之前。 無論如何,可加上某些設計上的安全預警。在一實施例 中,此到達真實的最大效能狀態3 06的變遷是僅用於一變 -19 - 1236585 _ (16) I發_•說嗎續頁
遷性的週期,此變遷性的週期確保沒有因熱考量而發生的 元件失效。更進一步,在此處理器變遷到真實的最大效能 狀態306之後,接著發生了禁止變遷到真實的最大效能狀 態狀態3 0 6之預定時間時期,例如熱間隙3 2 0之類。如果一 使用者事件,例如滑鼠點擊,發生於一熱間隙週期3 2 0期 間,則此演算法將此處理器變遷到熱最大效能狀態3 04。 例如,如果兩個使用者事件,例如鍵敲擊324和滑鼠點擊 3 2 6發生於幾乎相同的時間上,則此鍵敲擊將處理器變遷 到真實的最大效能狀態3 06且此發生於熱間隙320期間的 滑鼠點擊3 26僅激勵此一到此熱最大效能狀態304的變 遷。在一實施例中,熱間隙週期3 20被留間隔成等於看到 的,由快速使用者所產生的使用者事件3 0 8之間的時間延 遲。
圖4圖示一變遷積體電路之效能狀態的演算法之一實施 例的流程圖。在一實施例中,一在一電腦可讀媒體上的内 嵌程式執行以下的步驟。 在方塊4 0 2中,此演算法偵測一激勵以將此積體電路, 例如一處理器,變遷到一較高的效能狀態。此激勵可以是 一例如一使用者事件或類似事件之類的優先事件之偵 測。此激勵也可以是一例如一平均中央處理單元使用率百 分比之類的預置臨界值。如果此激勵是一非優先事件,則 一回應此激勵的一延遲可存在以平衡處理器效能相對電 力消耗考慮。 在方塊4 0 4中,此演算法決定此處理事件是否是一例如 -20 - 1236585 發.明說._續.頁 (17) 一使用者事件之類的優先事件,以便使此演算法立即將此 處理器變遷到一較高的效能狀態。
在方塊4 0 6中,如果此演算法決定此處理事件是一優先 事件,則此演算法立即將此處理器變遷到一較高的效能狀 態持續一預定的時間時期,跳過下個較高的效能狀態,如 果適用的話。因此,如果一第一效能狀態,一高於此第一 效能狀態的第二效能狀態,一高於此第二效能狀態的第三 效能狀態,和一高於此第三效能狀態的第四效能狀態存在 時,則此演算法可以將此處理器變遷到第三效能狀態或第 四效能狀態以便可以給使用者在效能上的可能之戲劇性 增加。在一實施例中,如杲僅兩種效能狀態存在,則此演 算法將此處理器變遷到此最高的效能狀態。在一實施例 中,如果兩種或更多的效能狀態存在,則此演算法將此處 理器變遷到此最高的效能狀態。在一實施例中,在此預定 的時間時期期滿後,則此根據中央處理單元使用率之電源 管理演算法將此處理器變遷到適當的效能狀態。 在一實施例中,此最高的效能狀態可維持一根據熱考量 操作在此最高的效能狀態中不會失效之一加長時間時 期。在一實施例中,此最高的效能狀態可維持一根據熱考 量操作在此最高的效能狀態中不會失效之一短暫的時間 時期。 在方塊4 0 8中,如果此演算法決定此處理事件不是一優 先事件,則此演算法將此處理器變遷到下一個較高的效能 狀態。 -21 - 1236585(18) 在一實施例中,用以簡化此演算法之軟體可 機器可讀的媒體上。一機器可讀的媒體包含任 機器(例如,一電腦)所讀取之形式上提供(例: 或傳送)資訊之機制。例如,一機器可讀的媒 記憶體(ROM),隨機存取記憶體(RAM);磁碟 光學儲存媒體;快閃記憶裝置;數位影音光碟 學,聲波或其它形式的傳遞信號(例如,載波 號,數位信號,可抹除可規劃唯讀記憶體,可 規劃唯讀記憶體,快閃記憶體,磁卡或光卡, 儲存電子指令之任何型式的媒體。較慢的媒體 一較快的,更實際的媒體上。 以上之詳細說明的某些部分被以演算法和 體内的位元上之操作的符號等字眼來呈現。這 說明和代是那些精通資料處理技藝者所使用 來傳達其著作的實質給其他精通此技藝者。 常,一演算法被視為是導向一所要結果的一本 驟序列。這些步驟是那些需要物理處理的物理 通常,雖然不必要,這些物理量的形式是可被ί 合併,比較,和其它處理之電氣或磁信號。將 為位元,值,元素,符號,字元,術語,數字 似的名稱,其已被証明有時是方便的,主要是 用的理由,。 應記在心中’無論如何’所有這些和相似的 些適當的物理量有關聯且僅是應用到這些i 發明猱_續頁. 被實施於一 何在一可為 π,儲存和/ 體包含唯讀 儲存媒體; ;電氣,光 ,紅外線信 用電抹除可 或適合用來 可被快取到 在電腦記憶 些演算法的 以便最有效 在此,且通 身一致的步 量之步驟。 绪存,傳送, 這些信號稱 ,或其它類 因為共同使 術語是以這 t之方便標 -22 - 1236585 發_說.雕續頁 記。除非特別陳述,否則明顯地如上面之討論,應了解在 整個說明中,使用諸如’’處理”或”計算”或”計算”或”決定「 或’’顯示”或其它類似的術語之討論是指一電腦系統或是 指類似的電子計算裝置的行動和處理,其將由電腦系統中 的暫存器和記憶體内之物理(電子)量所代表之資料處理 和轉換成其它類似地由電腦系統中的記憶體和暫存器,或 其它這樣的資訊儲存,傳輸或顯示裝置内之物理量所代表 之資料。 雖然已經顯示了本發明的某些特定的實施例,但本發明 並不限於這些實施例。例如,大部分由電子硬體元件所執 行的功能可被軟體模擬所複製。因此,一軟體程式可發出 一命令以模仿一使用者事件命令碼。此演算法偵測一使用 者事件命令,即使一真實的使用者事件還未發生,直接地 將此處理器變遷到下一個較高的效能狀態。在一實施例 中,一優先事件可以是一發出一直接將此處理器變遷到下 一個較高的效能狀態之請求之軟體命令。應了解到本發明 不為在此說明的這些特定實施例所限,但只為所附的申請 專利範圍所限。 圖式代表符號說明 107 大量儲存裝置 132 電源供應器 134 頻率調節邏輯 130 電壓調節邏輯 104 主記憶體 -23 - 1236585 (20) 發_說_續頁 106 靜態記憶體 136 電源管理演算法 112 處理器 111 匯流排 121 顯示裝置 122 鍵盤 123 游標控制裝置 124 硬拷裝置 125 有線/無線電話介面 100 電腦系統 201 中央處理單元使用率 206 定義的時間週期 208 歷史窗口 209(?),211,202 優先事件 207(?),213 非優先事件 214 第一簡要時間週期 218 第二簡要時間週期 220 定義的時間週期 203 時間 205 處理器的效能位準 204 最南的效能狀怨 210 睡眠效能位準 212 , 302 閒置效能位準 216 啟動效能位準 1236585 (21)
306 308 304 312 316 318 310 324 326 320 真實最高的效能狀態 多重使用者事件 熱最大效能位準 熱保護帶 第一使用者事件 第二使用者事件 非使用者事件 鍵敲擊 滑鼠點擊 熱間隙
-25 -

Claims (1)

  1. 中文申請專利範圍替換本(93年7月) 93. 年
    拾、申請專利範圍 1. 一種用於提供性能狀態之方法,包含: 偵測在一計算系統内的一使用者事件,該計算系統包 含一具有包含一第一效能狀態,一高於此第一效能狀態 的第二效能狀態,一高於此第二效能狀態的第三效能狀 態之多重效能狀態之積體電路,該計算系統具有一包含 一電池之電源供應;和 根據偵測該使用者事件直接將該積體電路自該第一 效能狀態變遷到該第三效能狀態。 2. 根據申請專利範圍第1項之用於提供性能狀態之方法, 其中該使用者事件是由一該計算系統於其中操作之程 式環境所定義。 3. 根據申請專利範圍第1項之用於提供性能狀態之方法, 其中直接地變遷包含沒有延遲之變遷。 4. 根據申請專利範圍第1項之用於提供性能狀態之方法, 更進一步包含: 操作此積體電路於該第三效能狀態上,持續一段根據 熱考量以操作在該第三效能狀態而不會導致失效之預 定時間時期。 5. 根據申請專利範圍第4項之用於提供性能狀態之方法, 其中該計算系統包含一膝上型電腦。 6. 根據申請專利範圍第1項之用於提供性能狀態之方法, 其中該計算系統包含一個人數位助理。 7. —種用於提供性能狀態之裝置,包含:
    1236585 [%ψΐ^Εΐ 一電腦可讀取媒體; 一具有包含一第一效能狀態,一高於此第一效能狀態 的第二效能狀態,一高於此第二效能狀態的第三效能狀 態的多重效能狀態之第一積體電路,該第一積體電路耦 合到該電腦可讀取媒體;和 一儲存於該電腦可讀取媒體以管理在該第一積體電 路内的功率消耗之一程式,與該程式有關聯的指令根據 偵測一使用者事件直接將該第一積體電路自該第一效 能狀態變遷到該第三效能狀態。 8. 根據申請專利範圍第7項之用於提供性能狀態之裝置, 其中該第一效能狀態包含一第一電壓位準和一第一操 作頻率。 9. 根據申請專利範圍第7項之用於提供性能狀態之裝置, 其中該第三效能狀態包含一與該第一積體電路共同處 理指令之第二積體電路。 10. 根據申請專利範圍第7項之用於提供性能狀態之裝置, 更進一步包含: 用以改變該第一積體電路操作頻率之頻率調節邏 輯,該頻率調節邏輯接收一來自該程式的信號。 11. 根據申請專利範圍第7項之用於提供性能狀態之裝置, 更進一步包含: 用以改變該第一積體電路操作電壓之電壓調節邏 輯,該電壓調節邏輯接收一來自該程式的信號。 12.根據申請專利範圍第7項之用於提供性能狀態之裝置, 1236585
    其中該些指令常駐於一基本輸入輸出系統中。 13. 根據申請專利範圍第7項之用於提供性能狀態之裝置, 其中該些指令常駐於一作業系統中。 14. 根據申請專利範圍第7項之用於提供性能狀態之裝置, 其中該些指令常駐於一應用軟體中。 15. 根據申請專利範圍第7項之用於提供性能狀態之裝置, 其中該第一積體電路包含一晶片組。 16. 根據申請專利範圍第7項之用於提供性能狀態之裝置, 其中該第一積體電路包含一處理單元。 Π.根據申請專利範圍第1 2項之用於提供性能狀態之裝 置,其中該基本輸入輸出系統自一作業系統接收一該使 用者事件發生之通知信號。 18. 根據申請專利範圍第1 1項之用於提供性能狀態之裝 置,其中該程式包含一與一遞減狀態變遷演算法分離的 遞增狀態變遷演算法。 19. 根據申請專利範圍第7項之用於提供性能狀態之裝置, 其中根據一非使用者事件的發生將該第一積體電路變 遷到下一個較高效能狀態的程式,增加該第一積體電路 的使用率到一預設的定限之上。 20. —種提供指令的機器可讀取媒體,其當為機器所執行 時,使得該機器執行一些操作,該些操作包含: 偵測在一計算系統内的一使用者事件;該計算系統包 含一具有包含一第一效能狀態,一高於此第一效能狀態 的第二效能狀態,一高於此第二效能狀態的第三效能狀 1236585
    補充 態之多重效能狀態之積體電路;和 根據偵測該使用者事件直接將該積體電路自該第一 效能狀態變遷到該第三效能狀態。 21. 根據申請專利範圍第2 0項之機器可讀取媒體,更進一步 包含指令,其當為機器所執行時,使得該機器執行一些 更進一步之操作,包含: 改變該積體電路之一操作頻率以改變該積體電路之 效能狀態。 22. 根據申請專利範圍第2 0項之機器可讀取媒體,更進一步 包含指令,其當為機器所執行時,使得該機器執行一些 更進一步之操作,包含: 改變該積體電路之一操作電壓位準以改變該積體電 路之效能狀態。 23. 根據申請專利範圍第20項之機器可讀取媒體,更進一步 包含指令,其當為機器所執行時,使得該機器執行一些 更進一步之操作,包含: 將該積體電路操作於該第三效能狀態,持續一變遷之 時間時期。 24. —種用於提供性能狀態之裝置,包含: 用以偵測在一計算系統内的一使用者事件之構件,該 計算系統包含一具有包含一第一效能狀態,一高於此第 一效能狀態的第二效能狀態,一高於此第二效能狀態的 第三效能狀態之多重效能狀態之積體電路;和 根據偵測該使用者事件直接將該積體電路自該第一 1236585 補充 效能狀態變遷到第該三效能狀態之構件。 25. 根據申請專利範圍第24項之用於提供性能狀態之裝 置,更進一步包含: 用以改變該積體電路之操作頻率以改變該積體電路 之效能狀態之構件。 26. 根據申請專利範圍第24項之用於提供性能狀態之裝 置,更進一步包含: 用以改變該積體電路之一操作電壓位準以改變該積 體電路之效能狀態之構件。 27. —提供指令的機器可讀取媒體,其當為機器所執行時, 該些指令使得該機器執行一些操作,該些操作包含: 偵測在一以電池供電之計算系統内的一使用者事 件;該計算系統包含一具有包含一第一效能狀態和一最 高效能狀態之多重效能狀態之積體電路;和 根據偵測該使用者事件直接將該積體電路自該第一 效能狀態變遷到該最高效能狀態。 28. 根據申請專利範圍第27項之機器可讀取媒體,更進一步 包含指令,其當為機器所執行時,使得該機器執行一些 更進一步之操作,包含: 藉由改變一些用以管理該處理負載之處理器以改變 該積體電路之效能狀態。 29. 根據申請專利範圍第2 7項之機器可讀取媒體,更進一步 包含指令,其當為機器所執行時,使得該機器執行一些 更進一步之操作,包含: 1236585 修正I |MB^ a補充I 藉由改變該積體電路之一操作頻率以改變該積體電 路之效能狀態。 30. —種用於提供性能狀態之裝置,包含: 一具有包含一第一效能狀態,一高於此第一效能狀態 的第二效能狀態,一高於此第二效能狀態的第三效能狀 態之多重效能狀態之第一積體電路,該第一積體電路; 和
    一用以管理在該第一積體電路内的電源消耗之電源 管理員,該電源管理員根據偵測該使用者事件直接將該 第一積體電路自該第一效能狀態變遷到第該三效能狀 態。 31. 根據申請專利範圍第3 0項之用於提供性能狀態之裝 置,其中該第一效能狀態包含一第一電壓位準和第一操 作頻率。
    32. 根據申請專利範圍第3 0項之用於提供性能狀態之裝 置,其中該第三效能狀態包含一與該第一積體電路共同 處理指令之第二積體電路。 33. 根據申請專利範圍第3 0項之用於提供性能狀態之裝 置,更進一步包含: 用以改變該第一積體電路一操作頻率之頻率調節邏 輯,該頻率調節邏輯接收一來自該程式的信號。
TW091121480A 2001-09-25 2002-09-19 A method, machine-readable medium, and apparatus for providing performance states TWI236585B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/965,283 US20030061523A1 (en) 2001-09-25 2001-09-25 Method and apparatus to provide a user priority mode

Publications (1)

Publication Number Publication Date
TWI236585B true TWI236585B (en) 2005-07-21

Family

ID=25509742

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091121480A TWI236585B (en) 2001-09-25 2002-09-19 A method, machine-readable medium, and apparatus for providing performance states

Country Status (7)

Country Link
US (1) US20030061523A1 (zh)
EP (1) EP1499943B1 (zh)
CN (1) CN100335995C (zh)
AT (1) ATE506645T1 (zh)
DE (1) DE60239832D1 (zh)
TW (1) TWI236585B (zh)
WO (1) WO2003027818A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7596709B2 (en) * 2000-12-30 2009-09-29 Intel Corporation CPU power management based on utilization with lowest performance mode at the mid-utilization range
US7254721B1 (en) * 2001-05-01 2007-08-07 Advanced Micro Devices, Inc. System and method for controlling an intergrated circuit to enter a predetermined performance state by skipping all intermediate states based on the determined utilization of the intergrated circuit
US8237386B2 (en) 2003-08-15 2012-08-07 Apple Inc. Methods and apparatuses for operating a data processing system
US7389406B2 (en) * 2004-09-28 2008-06-17 Intel Corporation Apparatus and methods for utilization of splittable execution units of a processor
US7634678B2 (en) * 2006-02-07 2009-12-15 Omx Technology Ab Application software initiated speedup
US7949889B2 (en) * 2008-01-07 2011-05-24 Apple Inc. Forced idle of a data processing system
US8397130B2 (en) * 2008-11-26 2013-03-12 Arizona Board Of Regents For And On Behalf Of Arizona State University Circuits and methods for detection of soft errors in cache memories
KR101533572B1 (ko) * 2009-05-20 2015-07-03 삼성전자주식회사 전력 관리 방법
US8224497B2 (en) * 2009-08-21 2012-07-17 International Business Machines Corporation Energy limit in a sliding window in power and heat management
CN101834320B (zh) * 2010-04-07 2012-02-15 清华大学 电池调度方法和装置
WO2012136843A1 (en) * 2011-04-08 2012-10-11 Sma Solar Technology Ag Optimized load management
CN105867521A (zh) * 2015-02-10 2016-08-17 马维尔国际有限公司 用于调节计算设备中的硬件的时钟频率的方法、装置以及用户设备
CN106886480A (zh) * 2017-02-24 2017-06-23 联想(北京)有限公司 一种电子设备的控制方法及电子设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153535A (en) * 1989-06-30 1992-10-06 Poget Computer Corporation Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency
US5021679A (en) * 1989-06-30 1991-06-04 Poqet Computer Corporation Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency
US6848054B1 (en) * 1989-10-30 2005-01-25 Texas Instruments Incorporated Real-time computer thermal management and power conservation
US5396635A (en) * 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
US5548763A (en) * 1993-07-26 1996-08-20 International Business Machines Corporation Desk top computer system having multi-level power management
US5752011A (en) * 1994-06-20 1998-05-12 Thomas; C. Douglas Method and system for controlling a processor's clock frequency in accordance with the processor's temperature
US5586308A (en) * 1994-10-19 1996-12-17 Advanced Micro Devices, Inc. Clock control unit responsive to a power management state for clocking multiple clocked circuits connected thereto
US5734585A (en) * 1994-11-07 1998-03-31 Norand Corporation Method and apparatus for sequencing power delivery in mixed supply computer systems
US5745375A (en) * 1995-09-29 1998-04-28 Intel Corporation Apparatus and method for controlling power usage
US5760636A (en) * 1996-06-28 1998-06-02 Intel Corporation Adjusting clock frequency and voltage supplied to a processor in a computer system
JPH10268963A (ja) * 1997-03-28 1998-10-09 Mitsubishi Electric Corp 情報処理装置
US5974556A (en) * 1997-05-02 1999-10-26 Intel Corporation Circuit and method for controlling power and performance based on operating environment

Also Published As

Publication number Publication date
WO2003027818A2 (en) 2003-04-03
US20030061523A1 (en) 2003-03-27
EP1499943B1 (en) 2011-04-20
WO2003027818A3 (en) 2004-11-18
CN100335995C (zh) 2007-09-05
ATE506645T1 (de) 2011-05-15
EP1499943A2 (en) 2005-01-26
CN1610872A (zh) 2005-04-27
DE60239832D1 (de) 2011-06-01

Similar Documents

Publication Publication Date Title
JP4437137B2 (ja) ユーザからの肯定的指示に応じたコンピュータシステム電力ポリシーの調整
JP3075957B2 (ja) コンピュータシステム
JP4249763B2 (ja) コンピュータ・システム、及び、その性能・電力消費の管理をする方法
US8365000B2 (en) Computer system and control method thereof
US8959369B2 (en) Hardware automatic performance state transitions in system on processor sleep and wake events
TWI236585B (en) A method, machine-readable medium, and apparatus for providing performance states
TWI400604B (zh) 基於延遲引導的平台電源管理
JP4380986B2 (ja) クロック制御装置及びその記録媒体
US7869835B1 (en) Method and system for pre-loading and executing computer instructions within the cache memory
JP3213208B2 (ja) 情報処理装置及びその制御方法
TWI436199B (zh) 電源管理控制器與方法
TWI283341B (en) Structure of dynamic management device power source and its method
JP2886491B2 (ja) 情報処理システム
JP2005527906A (ja) 分離式電源管理状態を提供する方法および装置
JP2012150815A (ja) 複数の回路における性能パラメータの整合
WO2020015203A1 (zh) 一种系统恢复方法及装置
US7107487B2 (en) Fault tolerant sleep mode of operation
US7096299B2 (en) Method and apparatus for transferring system context information between mobile computer and base station
JP2010262621A (ja) 電源制御付きコンピュータシステム及び電源制御方法
TWI249101B (en) Method and related apparatus for using a dynamic random access memory to substitute for a hard disk drive
TW594466B (en) Power management method for microprocessor
CA2337287A1 (en) Computer power management in a dataprocessing system based on required battery life
KR20070112660A (ko) 전원관리장치 및 그 방법
US20200133562A1 (en) Information processing device, controlling method and program
KR20150106144A (ko) 메모리 스왑 오퍼레이션 제어 방법 및 이를 적용하는 데이터 처리 시스템

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees