TWI228801B - Non-volatile memory cell with dielectric spacers along sidewalls of a component stack, and method for forming same - Google Patents
Non-volatile memory cell with dielectric spacers along sidewalls of a component stack, and method for forming same Download PDFInfo
- Publication number
- TWI228801B TWI228801B TW092137262A TW92137262A TWI228801B TW I228801 B TWI228801 B TW I228801B TW 092137262 A TW092137262 A TW 092137262A TW 92137262 A TW92137262 A TW 92137262A TW I228801 B TWI228801 B TW I228801B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- oxide layer
- stack
- memory cell
- patent application
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000010893 electron trap Methods 0.000 claims abstract 8
- 150000004767 nitrides Chemical class 0.000 claims description 32
- 239000000203 mixture Substances 0.000 claims description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 15
- 239000002019 doping agent Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 230000005264 electron capture Effects 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 239000000470 constituent Substances 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 241000293849 Cordylanthus Species 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 125000004429 atom Chemical group 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- -1 nitride nitride Chemical class 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 4
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052805 deuterium Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000011257 shell material Substances 0.000 description 1
- 239000000344 soap Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/954—Making oxide-nitride-oxide device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
1228801 五、發明說明（1) 發明所屬之拮術領域 本發明是有關於一種非揮發記憶元件（η ο η - v ο 1 a t i 1 e memory device)，且特另，】是有關於一種可在每一胞中儲存 多個位元的局部捕捉電荷記憶胞（localized trapped charge memory cell)結構。 先前技術 一非揮發記憶元件是被設計就算沒有電源下仍可維持 編程資 (programmed information)。唯讀記憶體（read only memory，簡稱ROM)是一種非揮發記憶體，通常用於 如運用微處理器的（microprocessor-based)數位電子設備 (digital electronic equipment)之電子設備以及如行動 電話（cellUlarph0ne)之手提式電子裝置（portable electronic device) ° 唯讀記憶元件通常包括多個記憶胞陣列。每一記憶胞 陣列可顯現如包括交叉的字元線與位元線。每一字元線與 位元線交叉處相當於記憶體的一位元。於罩幕式可編程 (mask programmable)金氧半導體（M〇s)唯讀記憶元件中， 在字元與位元線交叉處的一金氧半導電晶體（M〇s transistor)的存在或不存在區別一儲存的邏輯與邏輯 丨丨1丨丨。 "" 一可編程唯讀記憶體（PR〇M)和罩幕式可編程金氧半導 體相似，除了使用者可用一可編程唯讀記憶體程式器 (programmer)儲存資料數值（即程式化可編程唯讀記憶 體）。一可編程唯讀記憶元件通常是用易熔環（f u s丨b i e
1228801 五、發明說明（2) link)於字元及位元绐 在-特定邏輯數值線通交二處上造的。這相當於全部位元 程式器被用以設定相要：,1。可編程唯凟3己憶體 是藉由供應-高以二：：到相對的邏輯數值，其通常 典型的可編程唯蒸；易溶環對應至想要的位元。-一貝0己憶兀件可以只被編程一次。 記憶體（WpR0二I ϋ1記憶體（EPR0M)是像可編程唯讀 編程唯讀記憶元件在有字邏V ?)二典型”抹除可 詈）且右一在番„ Λ在予兀與位元線交叉處（即母個位元位 極二浮置閘極甲斑_^電晶體。每-M0S電晶體有兩個閘 體電性㈣乂被：，置閘極。浮置閘極沒有與任何導 抹除可編程唯讀抗絕緣材質所環繞。為程式化可 置的非浮置閘極:；供應一高電壓至每個位元位 這將導致絕緣材質;：2一邏輯數值（即邏輯。 電極上。當高電壓被移除時，浮置問極上 曰⑽二、Λ何。在後續讀取操作期間，負電荷會避免M〇S電 曰曰 彳選擇時於其一汲極端與一源極端之間形成一低電 阻通道（即打開）。 —€ 一可抹除可編程唯讀記憶體（EPR〇M)積體電路一般是 被覆蓋於具有一石英蓋（quartz lid)的一包裝（package) 中，而且可抹除可編程唯讀記憶體是藉由暴露可抹除可編 程唯讀記憶體積體電路於通過石英蓋的紫外線下而被抹 除。當環繞浮置閘極的絕緣材質暴露於紫外線時將變成低
10248twf.ptd 第9頁 1228801 五、發明說明（3) 傳導性，而使浮置閘極上累積的負電荷消散。 一可電除可編程唯讀記憶（EE PR0M)元件與一可抹除可 編程唯讀記憶（E P R 0 Μ )元件類似，除了個別儲存的位元可 被電除。在EEPR0M元件中的浮置閘極被一較厚的絕緣層環 繞，且於浮置閘極上累積之負電荷可藉由供應一相對極性 之電壓而消散，此相對極性就是非浮置閘極之編程電壓的 極性。 快閃記憶元件有時稱為快閃可電除可編程唯讀記憶元 件，且其不同於可電除可編程唯讀記憶元件，即電除包含 快閃記憶元件的大部分或整個含量。 一 於非揮發記憶體中的一相當新的發展是局部捕捉電荷 疋件。通常這些元件歸類為氮化唯讀記憶（NR〇M)元件，縮 寫為 N R 0 Μ 疋 S a i f u n S e m i c ο n d u c t 〇 r s L t d · ( N e t a n y a， Israel)的部分結合商標（part 〇;f ^ combination trademark) ° 一局部捕捉電荷陣列的每個記憶胞通常是一 n通道金 氧半（riMOS)電晶體，其具有一氧化物—氮化物_氧化物 (oxide-nitride - oxide，簡稱0N0)介電結構形成閘極介電 層。=貝料被儲存於鄰近η通道金氧半電晶體之源極與汲極 端的兩個不同位置，以使2位元資料被儲存於η通道金氧半 電晶體結構中。局部捕捉電荷記憶胞一般可藉經由〇Ν〇介 電結構之底氧化層的通道熱電子（channel hot electron，簡稱CHE)注入而被程式化。在程式化期間，電 何會被捕捉到0N0介電結構中。局部捕捉電荷記憶胞可藉
1228801 五、發明說明（4) 經由0N0介電結構之底氧化層的穿隧增大熱電洞 (tunneling enhanced hot hole ，簡稱TEHH)注入而被抹 除。 第1 A圖與第1 B圖係目前用以說明產生於局部捕捉電荷 記憶胞結構中的問題。第1 A圖係形成於一半導體基底1 〇 2 上與其中的2已知局部捕捉電荷記憶胞結構1 〇 〇 a與1 〇 〇 b之 剖面示意圖。而局部捕捉電荷記憶胞結構1 〇 〇 A包含一第一 氧化物-氮化物-氧化物（0 N 0 )介電結構位於一第一 η μ 〇 s電 晶體結構的一導電閘極端1 0 4 Α與2埋入式源極/沒極區域 106A、106B之間。埋入式源極/汲極區域ι〇6Α、1〇6B形成 第一nMOS電晶體結構之可替換的源極與沒極區域。第一 0N0介電結構包括一第一二氧化矽（氧化）層1〇8A、一氮化 石夕（氮化）層110A於第一氧化層108A上、一第二氧化層ii2A 於氮化層1 1 0 A上。 θ 同樣地，局部捕捉電荷記憶胞結構1 〇 0 Β包含一第二氧 化物-氮化物-氧化物（0Ν0)介電結構位於一第二nM〇s電晶 體結構的一導電閘極端104B與2埋入式源極/汲極區域 1 06B、1 06C之間。埋入式源極/汲極區域丨06B、丨〇6c形成 第二nM0S電晶體結構之可替換的源極與汲極區域。第二 0N0介電結構包括一第一二氧化矽（氧化）層1〇^、一氮化 矽（氮化）層110Β於第一氧化層108Β上、一第二氧化層1123 於氮化層1 1 0 Β上。 埋入式源極/沒極區域106Α、106B、l〇6C形成2局部捕 捉電荷記憶胞結構1 〇 〇 A與1 〇 〇 B之位元線。於習知形成第1
10248twf.ptd 第11頁 1228801 五、發明說明（5) 圖之結構的方法中，相當厚的氧化層i 14A、1 14B、1 14C被 成長於相對之埋入式源極/汲極區域l〇6A、106B、106C 上’以電性隔絕埋入式源極/汲極區域1 〇6A、1 06B、1 06C 與形成於閘極端104A、104B以及氡化層114A、114B、114C 上的字元線（未繪示）。 第1 β圖係用以說明產生於第1 A圖之已知的局部捕捉電 荷記憶胞結構1 〇 〇 A與1 0 0 B中的問題，其係鄰近形成於相對 之埋入式源極/汲極區域l〇6A、106B、106C上的氧化層 1 1 4 A、1 1 4 B、1 1 4 C侵入局部捕捉電荷記憶胞結構1 〇 〇 a與 1 0 0 B的兩儲存資料之區域中，因而降低記憶胞結構之資料 保留時間（retention time)及讀/寫循環（即持久力）的最 大數目。 第1B圖係第1A圖之放大示意圖，其中氧化層ι〇8Α、埋 入式源極/沒極區域106B與氧化層114B交會於此。當氧化 層1 14B在埋入式源極/汲極區域丨〇6B上成長時，一尖銳的 鳥嘴（bird’s beak)結構116會形成於氧化層114B的一外 邊，此為氧化層1 08A、埋入式源極/汲極區域丨06B與氧化 層114B之交會處。局部捕捉電荷記憶胞結構1〇〇A在此區域 中儲，了一位元資料。如第丨B圖所示，鳥嘴結構丨丨6延伸 一顯著距離至局部捕捉電荷記憶胞結構丨〇 〇 A的一組成疊層 下，並且可降低局部捕捉電荷記憶胞結構丨〇 〇 A之相對部 的資料保留時間及持久力。 因此，一種被縮小與消除如第1 B圖所示之鳥嘴結構的 局部捕捉電荷記憶胞結構以及形成此種局部捕捉電荷記憶
1228801 五、發明說明（6) 胞結構的方法是有利的。 發明内容 本發明提出一種形成至少一非揮發性記憶胞的方法， 包括於一基底的一表面上形成至少一非揮發性記憶胞的一 組成疊層，其中組成疊層包括一電子捕捉層。之後，於組 成疊層上形成一介電層，再去除部分介電層，以便沿組成 疊層之側壁有介電層之一剩餘物存在。接著，於鄰近組成 疊層之基底中的一位元線上形成一氧化層，再於組成疊層 及氧化層上形成一第一導電層。 本發明另外提出一種非揮發性記憶胞，包括一組成疊 層，配置於一基底的一表面上，其中組成疊層包括一電子 捕捉層。數個介電間隙壁，沿著並接觸組成疊層之側壁配 置。一氧化層，配置於並接觸鄰近組成疊層之基底中的一 位元線上。還有，一導電層，位於並接觸組成疊層及氧化 層上。 於此描述之任一特徵或是特徵的結合均包含在本發明 所提供之特徵中，而且從上下文、說明書所描述以及熟悉 該項技術者之知識可明顯獲知上述特徵之結合並不互相矛 盾。為讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細 說明如下： 實施方式 以下將詳細描述本發明之較佳實施例，並以附圖作例 子。而在圖示與說明書中相同或類似的標號係指相同或相
10248twf.ptd 第13頁 1228801 五、發明說明⑺ ' " 似的部位。請注意圖示均為簡化的形成而非精確的比率。 於此僅用於方便與清楚之目的而揭露的描述，即方向上的 用語如上、下、刖、後、左、右、等都是用來描述圖示 的，而非用以限定本發明。 雖然於此揭露某一實施例，但此一實施例只是用於舉 例而不是用來作限定。而之後的描述雖詳述舉例用的實 例，但在本發明之精神和範圍内當可作各種之更動與潤 飾，因此本發明之保護範圍當視後附之申請專利範圍所界 定者為準。而且於此描述的方法與結構並沒有包含完整的 記憶元件製程。本發明可利用各種既有的技術來實施，於 實施方式中所述的只是為了提供理解本發明之用。本發明 之應用性遍及一般的半導體元件與製程。不過，為說明之 用’以下將描述有關一種局部捕捉電荷記憶胞結構 (localized trapped charge memory cell structure)及 其形成方法。 請參照圖示，第2圖至第9圖係目前用來描述一較佳實 施例之形成局部捕捉電荷記憶胞結構的方法。第2圖係具 有一第一二氧化矽（氧化）層122形成於一上表面上、一氮 化石夕（氮化）層124形成於第一氧化層122上、一第二氧化層 1 2 6形成於氮化層1 2 4上以及一多晶質矽（多晶矽）層1 2 8形 成於第二氧化層126上之一半導體基底120的剖面示意圖。 半導體基底1 2 0可以是例如一半導體晶圓（如一矽晶 圓）。氧化層122、126基本上包括二氧化矽（Si 02)，且其是 被成長或沈積於半導體基底12〇的上表面上。氮化層124基
10248twf.ptd 第14頁 1228801 五、發明說明（8) 本上包括氮化石夕（Si3N4)，且其是被沈積於氧化層122的一 上表面上。 氧化層122、氮化層124與氧化層126形成一氧化物-氮 化物-氧化物（oxide-nitride-oxide，簡稱0N0)結構。要 儲存資料的話，電子會如前述被捕捉到〇 Ν 0結構之氮化層 1 2 6中。而氮化層1 2 4係被氧化層1 2 2與1 2 6電性隔絕。氧化 層122與126最好夠厚以使被捕捉到氮化層124中的電子不 能輕易穿隧過氧化層122與126。此種穿隧現象 (tunneling)也許會發生在如當氧化層122與126約小於50 埃厚時。於一實施例中，氧化層1 2 2係成長或沈積至約在 50〜100埃之間的一厚度、氮化層124係沈積至約在35〜75 埃之間的一厚度，而氧化層1 2 6係成長或沈積至約在5 〇〜 150埃之間的一厚度。 如果氧化層126是成長於氮化層124上而不是用沈積 的，則氮化層1 2 4的某些部位會在氧化層1 2 6之形成中以約 1埃的氮對2埃的氧的比率被消耗掉。因此，氮化層丨2 4例 如是沈積至一預定為35〜75埃的厚度並加上約氧化層126 之預定厚度的一半厚度。舉例來說，如果氧化層126之預 定厚度是150埃，且氮化層124之預定厚度是5〇埃，則氮化 層124最初之沈積厚度應為丨25埃（50埃+ 75埃）。、 多晶矽層128例如是利用化學氣相沈積製程（CVD provess)沈積於氧化層126的一上表面上。多晶矽最好被 摻雜以增加其導電率。在摻雜（doping)期間，摻質原子 (如磷）會被注入多晶矽中。而摻雜步驟也可經由一後續的
10248twf.ptd 第15頁 1228801 五、發明說明（9) 擴散製程或離子植入製程來施行。多晶矽層128之植入摻 雜可被稱為「口袋型植入（pocket implantation)」。另 外，也可以在前述之化學氣相沈積製程期間臨場 (i η - s i t u )摻雜多晶矽。 第3圖係第2圖的剖面示意圖，其中有兩個光阻圖案 130A與130B形成於多晶矽層128的一上表面上。一光阻材 質層形成於多晶石夕層128的上表面上，並經一微影製程被 圖案化，而留下兩光阻圖案130A與130B於多晶矽層128的 上表面上。 第4圖係第3圖的剖面示意圖，其係接續一蝕刻工作 (etching operation)且使用光阻圖案130八與13(^作為一 餘刻罩幕，以圖案化下面的多晶矽層丨2 8、氧化層丨2 6以及 $化層124。多晶矽層128之圖案化產生了多晶矽層丨28a與 B °氧化層126之圖案化產生了氧化層126人與1268，以、 鼠化層124之圖案化產生了氮化層12〇與1248。 蝕刻工作例如包含有依序實施的多個蝕刻製程。舉 六、ί將一第一蝕刻製程可以是一選擇性蝕刻製程（如一乾 二你1蝕刻製程），其多晶矽對氧化物是高選擇比。一第 Ϊ鞋/製程可以是一選擇性蝕刻製程（如一乾式電漿蝕刻 可以/其氧化物對氮化物是高選擇比。一第三蝕刻製程 化物刻製程（如一乾式電漿钱刻製程），其氣 程：J氧化物是南選擇比。•此種情況中，於第三蝕刻ί 案化，;t ί矽層1 2 8、氧化層1 2 6以及氮化層1 2 4會被圖 但是氧化層122將幾乎不受影響，如第4圖所示。
1228801 五、發明說明（10) 第5圖係第4圖的剖面示意圖，將η型摻質原子（N+)注入 半導體基底120的上表面之無保護區域（unprotected a r e a )中。而n型摻質原子可以例如是磷原子，並且經由化 學擴散或離子植入而注入半導體基底120的上表面之無保 護區域中。然後，半導體基底1 2 0可被提供一熱工作以（於 化學擴散後）壓入或（於離子製入之後）退火。 在η型摻質原子之注入期間，η型摻質原子會穿過環繞 半導體基底120的上表面之結構的氧化層122，而在半導體 基底120中形成埋入式源極/汲極區域134Α、134Β與134C， 如第5圖所示。埋入式源極/沒極區域134Α、134Β與134C由 於可藉由半導體基底120的上表面之結構作對準因此有其 優異性。 第6圖係第5圖的剖面示意圖，其係接續氧化層1 2 2的 無保護部位與光阻圖案130Α與130Β之去除，且於半導體基 底120的上表面上之結構上與環繞結構上表面之區域上形 成一氧化層136。環繞半導體基底120的上表面之結構的氧 化層122可經由一乾式電漿蝕刻製程去除之。在氧化層122 的無保護部位被去除後，光阻圖案1 3 0 Α與1 3 0 Β會被去除。 光阻圖案130A與130B可如經由一灰化製程去除之，去除期 間之半導體基底120會在一氧化氣氛（oxidizing gaseous atmosphere )中被力口熱。 光阻圖案130A與130B被去除後，氧化層136會形成於 半導體基底120的上表面上之結構上與環繞結構上表面之 區域上，如第6圖所示。氧化層136最好是具有約4〜110埃
10248twf.ptd 第17頁 1228801 五、發明說明（π) 之間的厚度的一沈積高溫氧化（high temperature oxide，簡稱HTO)層。此一ΗΤ0層例如可藉由將半導體基底 120放入一爐室中、排空爐室、加熱爐室中的半導體基底 120，並且導入二氯石夕烧（dichlorosilane，簡稱DCS，化 學式為SiH2Cl2)與氧化亞氮（nitrous oxide，化學式為N20) 到爐室中作為反應氣體而形成的。 第7圖係第6圖的剖面示意圖，其係接續氧化層1 3 6的 一部份之蝕刻去除，以形成局部捕捉電荷記憶胞結構之組 成疊層側壁上的間隙壁1 3 6 A - 1 3 6 D。一第一局部捕捉電荷 記憶胞結構包含具有氧化層122A、氮化層124A、氧化層 126A及多晶矽層128A的組成疊層。同樣地，一第二局部捕 捉電荷記憶胞結構包含具有氧化層丨2 2 B、氮化層1 2 4 B、氧 化層126B及多晶石夕層128B的組成疊層。如第7圖所顯示， 在蝕刻去除氧化層1 36的一部份後，會在局部捕捉電 憶胞結構之組成疊層側壁上形成間隙壁丨3 6 A盥丨3 6 b， 局部捕捉電荷記憶胞結構之組成疊層側壁上开; :在 13 6C與136D。 战间丨皁壁 部分氧化層1 36之去除最好經由一非等向性 程去除之，其中從氧化層136的水平表 乾#刻製 基底120的上表面大致垂直上表面的 ^町匕千導骨 可從氧化層1 36的水平表面以一較從 ς =乳化物 平乂从考直表面快之速率去 之組成疊層側壁上形 率比從垂直表面快…彳來說，蝕刻劑離去子1^化物^ 甚l底120的1·矣而士功击古f針對半導體 除，因而在局部捕捉電荷記憶胞結構 成間隙壁136A-136D，如第7圖所示。
1228801 五、發明說明（12) 第8圖係第7圖的剖面示意圖，其係接續環繞局部捕捉 電何$己憶胞結構之組成疊層的半導體基底1 2 〇之上表面的 暴露區域中多個氧化層140A、140B與140C之形成。雖然氧 化層140A-140C可用沈積的，不過氧化層hoa-i4〇c最好用 成長的。而氧化層140A-140C最好具有一最大厚度在約5〇〇 埃〜1 2 0 0埃之間。例如，用一乾氧化製程成長氧化層 140A-140C於半導體基底120之上表面的暴露區域中。 第9 A圖係第8圖的剖面示意圖，其係接續於局部捕捉 電何e己憶胞結構的組成疊層及多個氧化層1 4 〇 a - 1 4 〇 C上一 導電層142的形成。導電層142可例如是一金屬矽化 (metal - silicide)層。於一實施例中，導電層142是一鎢 矽化層（W S i x)。而金屬矽化物如鎢矽化物通常是經由c ν β沈 積，以形成導電層。 、 於第9 A圖中，局部捕捉電荷記憶胞結構包含一第一氧 化物-氮化物_氧化物（0N0)介電結構位於一第一nM〇s電晶 體結構的一導電多晶矽層丨2 8 A與2埋入式源極/汲極區域 1 34A、1 34B之間。埋入式源極/汲極區域丨34A、丨34B形成 第一 η Μ 0 S電晶體結構之可替換的源極與汲極區域。第一 0N0介電結構包括氧化層122A、氮化層124人以及 126A ° 同樣地’另一局部捕捉電荷記憶胞結構包含一第二 0N0介電結構位於一第二nM〇s電晶體結構的一導電多晶矽 層128B與2埋入式源極/汲極區域134B、134C之間。埋入式 源極/没極區域1343、134C形成第：nM〇s電晶體結構之可
10248twf.ptd 第19頁 1228801 五、發明說明（13) 替換的源極與没極區域。第二0N0介電結構包括氧化層 122Β、氮化層124Β以及氧化層126Β。 埋入式源極/汲極區域1 34Α、134Β與1 34C形成2局部捕 捉電荷記憶胞結構之位元線。導電層1 4 2則電性接觸多晶 矽層128Α與128Β之上表面，並被圖案化以形成連結圖中兩 個局部捕捉電荷記憶胞結構之一字元線。 第9Β圖係第9Α圖之部分放大示意圖，其中氧化層 1 22Α、埋入式源極/汲極區域1 34Β與氧化層1 40Β交會於 此。請參照第9 Β圖，一尖銳的鳥嘴（b i r d ’ s b e a k )結構1 4 4 形成於氧化層1 4 0 B的一外邊，此為氧化層1 2 2 A、埋入式源 極/汲極區域1 3 4 B與氧化層1 4 0 B之交會處。請參照之前的 第1 B圖，採用習知方法形成的鳥嘴結構丨丨6會延伸一顯著 距離至局部捕捉電荷記憶胞結構的組成結構下，即氧化層 1 0 8 A與埋入式源極/沒極區域1 〇 β β之間。然而，在第g β圖 中，鳥嘴結構1 4 4不會延伸一顯著距離至局部捕捉電荷記 憶胞結構的組成結構下，即氧化層丨22Α與埋入式源極/汲 極區域134Β之間。結果，第9Α —98圖中的局部捕捉電荷記 憶胞結構之相對部位的資料保留時間以及/或是持久力將 被增進於第1 A - 1 Β圖中的局部捕捉電荷記憶胞結構之上。 這將以較佳的埋入式汲極-閘氧化積集功能（integrati〇n performance)為特點 〇 鑑於前述，熟悉此技藝 助於一積體電路中之唯讀記 部捕捉電荷之唯讀記憶元件 者應可瞭解本發明之方法能有 憶π件的形成，特別是具有局 。前述實施例是用以提供一種
1228801 五、發明說明（14) 範例，而非限定本發明於此種範例中。任何熟習此技藝 者，在不脫離本發明之精神和範圍内，當可作各種之更動 與潤飾，因此本發明之保護範圍當視後附之申請專利範圍 所界定者為準。
10248twf.ptd 第21頁 1228801 圖式簡單說明 第1A圖係習知形成於一半導體基底上與其中的2局部 捕捉電荷記憶胞結構之剖面示意圖； 第1 B圖係第1 A圖之部分放大示意圖，其係描繪鄰近局 部捕捉電荷記憶胞結構之氧化層的一尖銳的鳥嘴結構，其 中鳥嘴結構延伸一顯著距離至局部捕捉電荷記憶胞結構的 一組成結構下； 第2圖係具有一第一二氧化矽（氧化）層形成於一上表 面上、一氮化矽（氮化）層形成於第一氧化層上、一第二氧 化層形成於氮化層上以及一多晶質矽（多晶矽）層形成於第 二氧化層上之一半導體基底的剖面示意圖； 第3圖係第2圖的剖面示意圖，其中有兩個光阻圖案形 成於多晶矽層的一上表面上； 第4圖係第3圖的剖面示意圖，其係接續一蝕刻工作且 使用光阻圖案作為一蝕刻罩幕，以圖案化下面的多晶矽 層、第二氧化層以及氮化層； 第5圖係第4圖的剖面示意圖，將η型摻質原子（n+)注入 半導體基底的上表面之無保護區域中； 第6圖係第5圖的剖面示意圖，其係接續第一氧化層的 無保護部位與光阻圖案之去除，且於半導體基底的上表面 上之結構上與環繞結構上表面之區域上形成一第三氧化 層； 第7圖係第6圖的剖面示意圖，其係接續第三氧化層的 一部份之蝕刻去除，以形成沿著兩局部捕捉電荷記憶胞結 構之組成疊層側壁的間隙壁；
10248twf.ptd 第22頁 1228801
第8圖係第7圖的剖面示意圖，其係接續環繞 電荷記憶胞結構之組成疊層的半導體基底之上=邛捕捉 區域中多個氧化層之形成； 的暴露 第9A圖係第8圖的剖面示意圖，其係接續於局部 電何s己憶胞結構的組成疊層及多個氧化声上一壤 成；以及 等電層的形 第9B圖係第9A圖之部分放大示意圖，其係描繪鄰 局部捕捉電荷記憶胞結構之一的多個氧化層之一 +兩 的鳥嘴結構，其中鳥嘴結構沒有延伸一顯著距離至$ = 捉電荷記憶胞結構的一組成結構下。 铺 圖式標示說明 1 0 0 A、1 0 0 Β ·局部捕捉電荷記憶胞結構 102、120 :基底 1 0 4 A、1 0 4 B :閘極端 106A、106B、l〇6C、134A、134B、134C :源極/ 汲極 區域 108A 、108B 、112A 、112B 、114A 、114B 、114C 、 122 、122A 、122B 、126 、126A 、126B 、136 、140A 、 140B、140C :氧化層 110A、110B、124、124A、124B :氮化層 1 1 6、1 4 4 :鳥嘴結構 128、128A、128B :多晶矽層 130A、130B :光阻圖案 136A 、136B 、136C 、136D :間隙壁
10248twf.ptd 第23頁 1228801 圖式簡單說明 142 :導電層 im 第24頁 10248twf.ptd
Claims (1)
1228801 六、申請專利範圍 1 . 一種形成非揮發性記憶胞的方法，包括： 於一基底的一表面上形成至少一非揮發性記憶胞的一 組成疊層，其中該組成疊層包括一電子捕捉層； 於該組成疊層上形成一介電層； 去除部分該介電層，以便沿該組成疊層之側壁有該介 電層之一剩餘物的存在； 於鄰近該組成疊層之該基底中的一位元線上形成一氧 化層；以及 於該組成疊層及該氧化層上形成一第一導電層。 2. 如申請專利範圍第1項所述之方法，其中於該位元 線上形成該氧化層包括於在鄰近該組成疊層之該基底中存 在的該位元線上成長一氧化層。 3. 如申請專利範圍第1項所述之方法，其中該介電層 之該剩餘物係避免該氧化層延伸至該組成疊層下。 4. 如申請專利範圍第1項所述之方法，其中該電子捕 捉層包括氮化矽。 5 .如申請專利範圍第1項所述之方法，其中該組成疊 層更包括一第一介電層以及一第二介電層，且其中該電子 捕捉層被插入該第一與第二介電層之間。 6 .如申請專利範圍第5項所述之方法，其中該組成疊 層更包括一第二導電層，且其中該電子捕捉層位於該第二 導電層與該基底的該表面之間。 7 ·如申請專利範圍第1項所述之方法，其中該組成疊 層之形成包括：
10248twf.ptd 第25頁 1228801 六、申請專利範圍 於該基底的該表面上依序形成一第一氧化層、一第一 氮化層、一第二氧化層以及一第二導電層； 於該第二導電層上形成一圖案化光阻層；以及 使用該圖案化光阻層作為一罩幕，以圖案化該第二導 電層、該第二氧化層、該第一氮化層以及該第一氧化層。 8 . —種形成非揮發性記憶胞的方法，包括： 於一基底的一表面上依序形成一第一氧化層、一第一 氮化層、一第二氧化層以及一第二導電層； 於該第二導電層上形成一圖案化光阻層； 使用該圖案化光阻層作為一蝕刻罩幕，以於該基底的 該表面上形成至少一非揮發性記憶胞的一組成疊層； 使用該圖案化光阻層作為一摻雜罩幕，以於鄰近該組 成疊層之該基底中形成一位元線； 去除該圖案化光阻層； 於該組成疊層上形成一介電層； 去除部分該介電層，以便沿該組成疊層之側壁有該介 電層之一剩餘物的存在； 於該位元線上形成一氧化層；以及 於該組成疊層及該氧化層上形成一導電層。 9.如申請專利範圍第8項所述之方法，其中於該位元 線上形成該氧化層包括於該位元線上成長一氧化層。 1 0.如申請專利範圍第8項所述之方法，其中該介電層 之該剩餘物係避免該氧化層延伸至該組成疊層下。 1 1 .如申請專利範圍第8項所述之方法，其中該氮化層
10248twf.ptd 第26頁 1228801 六、申請專利範圍 包括氮化矽且形成一電子捕捉層。 1 2 .如申請專利範圍第8項所述之方法，其中使用該圖 案化光阻層作為該蝕刻罩幕以及於使用該圖案化光阻層作 為該摻雜罩幕，包括： 使用該圖案化光阻層作為該蝕刻罩幕，以圖案化該第 一導電層、該第二氧化層以及該氮化層； 使用該圖案化光阻層作為該摻雜罩幕，以選擇性地注 入摻質原子到該基底的該表面中；以及 使用該圖案化光阻層作為該蝕刻罩幕，以圖案化該第 一氧化層。 1 3 · —種非揮發性記憶胞，包括： 一組成疊層，配置於一基底的一表面上，其中該組成 疊層包括一電子捕捉層； 複數個介電間隙壁，沿著並接觸該組成疊層之側壁配 置。 一氧化層，配置於並接觸鄰近該組成疊層之該基底中 的一位元線上；以及 一第一導電層，位於並接觸該組成疊層及該氧化層 上。 1 4.如申請專利範圍第1 3項所述之非揮發性記憶胞， 其中該氧化層是一成長氧化層。 1 5.如申請專利範圍第1 3項所述之非揮發性記憶胞， 其中該些介電間隙壁係避免於該氧化層之形成期間該氧化 層延伸至該組成疊層下。
10248twf.ptd 第27頁 1228801 六、申請專利範圍 1 6.如申請專利範圍第1 3項所述之非揮發性記憶胞， 其中該電子捕捉層包括氮化矽。 1 7 ·如申請專利範圍第1 3項所述之非揮發性記憶胞， 其中該組成疊層更包括一第一介電層以及一第二介電層， 且其中該電子捕捉層被插入該第一與第二介電層之間。 1 8.如申請專利範圍第1 3項所述之非揮發性記憶胞， 其中該組成疊層更包括一第二導電層，且其中該電子捕捉 層位於該第二導電層與該基底的該表面之間。
10248twf.ptd 第28頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/609,075 US6869843B2 (en) | 2003-06-27 | 2003-06-27 | Non-volatile memory cell with dielectric spacers along sidewalls of a component stack, and method for forming same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200501336A TW200501336A (en) | 2005-01-01 |
| TWI228801B true TWI228801B (en) | 2005-03-01 |
Family
ID=33540752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092137262A TWI228801B (en) | 2003-06-27 | 2003-12-29 | Non-volatile memory cell with dielectric spacers along sidewalls of a component stack, and method for forming same |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6869843B2 (zh) |
| CN (1) | CN1280897C (zh) |
| TW (1) | TWI228801B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7144776B1 (en) * | 2005-05-31 | 2006-12-05 | Infineon Technologies Ag | Charge-trapping memory device |
| CN100461425C (zh) * | 2005-08-15 | 2009-02-11 | 力晶半导体股份有限公司 | P型沟道存储器的操作方法 |
| CN101267004B (zh) * | 2007-03-15 | 2010-07-07 | 旺宏电子股份有限公司 | 存储单元结构及其操作方法 |
| CN113206010B (zh) * | 2021-04-30 | 2023-10-24 | 广东省大湾区集成电路与系统应用研究院 | 半导体器件及其制作方法 |
| US20230020696A1 (en) * | 2021-07-16 | 2023-01-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device and formation method thereof |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5712180A (en) * | 1992-01-14 | 1998-01-27 | Sundisk Corporation | EEPROM with split gate source side injection |
| US5619052A (en) * | 1994-09-29 | 1997-04-08 | Macronix International Co., Ltd. | Interpoly dielectric structure in EEPROM device |
| US6297096B1 (en) * | 1997-06-11 | 2001-10-02 | Saifun Semiconductors Ltd. | NROM fabrication method |
| US6602805B2 (en) * | 2000-12-14 | 2003-08-05 | Macronix International Co., Ltd. | Method for forming gate dielectric layer in NROM |
| US6448126B1 (en) * | 2001-08-07 | 2002-09-10 | Macronix International Co. Ltd. | Method of forming an embedded memory |
| US6617204B2 (en) * | 2001-08-13 | 2003-09-09 | Macronix International Co., Ltd. | Method of forming the protective film to prevent nitride read only memory cell charging |
| EP1300888B1 (en) * | 2001-10-08 | 2013-03-13 | STMicroelectronics Srl | Process for manufacturing a dual charge storage location memory cell |
| TW527722B (en) * | 2002-03-20 | 2003-04-11 | Macronix Int Co Ltd | Non-volatile memory device and fabrication method thereof |
| US6498377B1 (en) * | 2002-03-21 | 2002-12-24 | Macronix International, Co., Ltd. | SONOS component having high dielectric property |
| JP2003282743A (ja) * | 2002-03-22 | 2003-10-03 | Nec Electronics Corp | 半導体装置とその製造方法 |
| US20030232284A1 (en) * | 2002-06-12 | 2003-12-18 | Chien-Hung Liu | Method of forming a system on chip |
| TW575959B (en) * | 2002-09-26 | 2004-02-11 | Ememory Technology Inc | A flash memory structure and method of fabrication |
-
2003
- 2003-06-27 US US10/609,075 patent/US6869843B2/en not_active Expired - Lifetime
- 2003-12-29 TW TW092137262A patent/TWI228801B/zh not_active IP Right Cessation
-
2004
- 2004-06-14 CN CNB2004100482528A patent/CN1280897C/zh not_active Expired - Fee Related
-
2005
- 2005-02-24 US US11/066,970 patent/US20050142763A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20040262664A1 (en) | 2004-12-30 |
| US6869843B2 (en) | 2005-03-22 |
| CN1577806A (zh) | 2005-02-09 |
| US20050142763A1 (en) | 2005-06-30 |
| CN1280897C (zh) | 2006-10-18 |
| TW200501336A (en) | 2005-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6835621B2 (en) | Method of fabricating non-volatile memory device having a structure of silicon-oxide-nitride-oxide-silicon | |
| US6117733A (en) | Poly tip formation and self-align source process for split-gate flash cell | |
| TW494573B (en) | Non-volatile memory device having a metal-oxide-nitride-oxide-semiconductor gate structure and fabrication method thereof | |
| US6903968B2 (en) | Nonvolatile memory capable of storing multibits binary information and the method of forming the same | |
| TWI227049B (en) | Non-volatile memory device having select transistor structure and SONOS cell structure and method for fabricating the device | |
| US7488634B2 (en) | Method for fabricating flash memory device | |
| US8263463B2 (en) | Nonvolatile split gate memory cell having oxide growth | |
| KR100771808B1 (ko) | Ｓｏｎｏｓ 구조를 갖는 플래시 메모리 소자 및 그것의제조 방법 | |
| TW200822346A (en) | Non-volatile memory devices including double diffused junction regions and methods of fabricating the same | |
| TW200534477A (en) | Method of forming ONO-type sidewall with reduced bird's beak | |
| US6380030B1 (en) | Implant method for forming Si3N4 spacer | |
| TW543195B (en) | Split-gate flash memory structure and method of manufacture | |
| TWI229922B (en) | Method for forming non-volatile memory cell and non-volatile memory array including such memory cells | |
| TWI228801B (en) | Non-volatile memory cell with dielectric spacers along sidewalls of a component stack, and method for forming same | |
| TW200933747A (en) | Selective silicide formation using resist etch back | |
| TW200425524A (en) | Method of forming a non-volatile memory device | |
| TW200929366A (en) | Gate replacement with top oxide regrowth for the top oxide improvement | |
| US7060627B2 (en) | Method of decreasing charging effects in oxide-nitride-oxide (ONO) memory arrays | |
| TWI247390B (en) | Nonvolatile memories and methods of fabrication | |
| TW523879B (en) | UV-programmed p-type mask ROM and fabrication thereof | |
| US6943119B2 (en) | Flash process for stacking poly etching | |
| JP4590744B2 (ja) | 不揮発性半導体記憶素子及びその製造方法 | |
| KR100678295B1 (ko) | 반도체 소자 제조 방법 | |
| TW511252B (en) | Method of fabricating a NROM cell to prevent charging | |
| TW533584B (en) | Self-aligned dual-floating gate memory cell and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |