TWI222062B - Memory device with short read time - Google Patents

Memory device with short read time Download PDF

Info

Publication number
TWI222062B
TWI222062B TW091112535A TW91112535A TWI222062B TW I222062 B TWI222062 B TW I222062B TW 091112535 A TW091112535 A TW 091112535A TW 91112535 A TW91112535 A TW 91112535A TW I222062 B TWI222062 B TW I222062B
Authority
TW
Taiwan
Prior art keywords
switch
memory cell
read
sense amplifier
reference potential
Prior art date
Application number
TW091112535A
Other languages
English (en)
Inventor
Lung T Tran
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Application granted granted Critical
Publication of TWI222062B publication Critical patent/TWI222062B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1653Address circuits or decoders
    • G11C11/1655Bit-line or column circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

1222062 A7 ^ ^rmnm (1 ) " ~ 该技術領域為一種有電阻的交叉接點記憶體裝置,更 特別地,該技術領域為一種具有短讀取時間之記憶體裝置。 磁性隨機存取記憶體(“MRAM”)是一種受推薦的非揮 务丨生。己丨思體。因為從MRAM裝置存取資料,較快於從傳統 遠距儲存裝置諸如硬碟機中存取資料。此外,MRAM比傳 統遠距儲存裝置更緊密且消耗更少功率。 第1圖為一種傳統MRAM記憶體陣列1 〇的示意圖,具有 電阻的纪憶體儲存格12,位於字元線14與位元線16的交叉 接點上。該等字元線14係沿著該記憶體陣列10的諸列而水 平地延伸,及該等位元線16係沿著該記憶體陣列1 〇的諸行 而垂直地延伸。每一個記憶體儲存格12皆能儲存” 〇 ”及,,r, 的二進位狀態。 第2圖為一種傳統記憶體儲存袼12的示意圖。該記憶 體儲存格12是一種自旋相依隧穿(spin dependem tunneHng, SDT )衣置。该#憶體儲存格12包括有一固定層24及一自 由層18,該固定層24具有一不變定向的磁化向量,如箭頭 26所示。該自由層18的磁化向量,如雙箭頭28所示,可被 取向在該自由層18”簡軸,,所指的兩個方向。如果該自由層 18及該固定層24的磁化向量在同一方向,則該記憶體儲存 格12的定向為,,同向,,,如果該等磁化向量在相反的方向, | 則5亥疋向為’’反向’’。該二定向相當於分別表示”1”與,,〇,,的 二進位狀態。 该自由層1 8及該固定層24被一絕緣的隧道障礙層2〇 離’该絕緣的隨道P早礙層2 0允許量子力學的隨穿發生在 ________________________ 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 一~-一" -4 -
---------------------嘴…: (請先閱讀背面之注意事項再填寫本頁) 、可| 1222062 五、發明説明(2 ) 該自由層18及該固定層24之間。該隨穿係電子自旋相依, 使該記憶體儲存格12的電阻具有一相對於該自由㈣及該 固定層24磁化向量定向的功能。如果該定向為同向,則該 記憶體儲存格12的電阻具有一,,低的”尺值,及如果該定向 為反向,則具有一,,高的” R+AR值。 在该記憶體陣列10的每一個記憶體儲存格12皆具有 其二進位狀態,可被一寫入操作而改變。供應給該字元線 14及該位元線16的寫人電流交會在—特定記憶體儲存格 12,切換该自由層丨8的磁化向量係與該固定層24同向或反 向。一電流Iy流經該位元線16產生該磁場Ηχ。當一電流ΐχ 流經該字元線14時,一類似的磁場Hy&被產生。該等磁場 Ηχ及Hy共同來切換該記憶體儲存格12的磁性定向。改變記 憶體儲存格磁化向量所產生的電阻改變,極易用來判別該 記憶體儲存格12的二進位狀態。 在該記憶體陣列10的每一個位元線16被連接到一開 開(圖未示),且每一個開關被連接到一感知放大器的一輸 入端(圖未示)。在交會於該記憶體儲存格12的該位元線16 被連接到一感知放大器的一輸入端期間,應用一讀取電壓 至一特定記憶體儲存格12的該字元線14,則一選擇的記憶 體儲存格12的二進位狀態,或,,位元,,,即被讀取。該連接 選擇的位元線16至該感知放大器的開關可選擇地開與關, 以讀取該選擇的記憶體儲存格12。 傳統記憶體陣列10的讀取操作被該記憶體陣列1〇需 在讀取該等記憶體儲存格12間,,安頓,,的要求而速度減慢。 本紙張尺度翻巾關家標準(⑽)A4規格(2lQx297公爱) U22062 A7 _____Β7 五、發明説明(3 ) 該記憶體陣列10必須安頓是因為每一次連接一選擇的位元 線至該感知放大器的一開關被開或被關,使在該位元線Η 末端的電位改變所導致。該位元線16末端的電位的改變導 致跨接於該記憶體儲存格!2的電壓改變成一不同的平衡狀 恶。因此該微處理器控制該讀取操作必須併入一安頓時間 至該讀取操作,以使該記憶體陣列1〇在該等記憶體儲存格 12讀取之間安頓至一所需的平衡狀態。因為在每個單位時 間内皆有少數的記憶體儲存格被讀取,所以這種安頓時間 是不被期待的。 因此’需要縮短記憶體陣列的讀取時間。 根據一主要的目的,使一記憶體裝置達到一縮減的讀 取枯間。該記憶體裝置包括一記憶體陣列的記憶體儲存 格,且父會子元線與位元線。一組感知放大器選擇開關選 擇地耦合該等位元線至一感知放大器。該組感知放大器選 擇開關的每一個開關皆能被導通,以使該感知放大器能感 头 k擇的5己丨思體儲存格的二進位狀態。一組讀/寫選擇開 關選擇地耦合該等位元線至一行寫入電流源,及至一參考 電位電壓,该組讀/寫選擇開關的該等開關皆能各自被導 通,以耦合一選擇的位元線至該參考電位電壓。在讀取操 作期間,該組感知放大器選擇開關及該組讀/寫選擇開關被 操作,致使在該記憶體陣列的該等位元線皆維持在一等電 位狀態。 根楗該主要目的,該陣列不會被該等位元線是否連接 到。亥感知放大态而妨礙。該感知放大器係被設定在該參考
本紙張尺度顧中關家鮮(⑽)Μ規格⑽x29^D 6 --------------------------Ψ!: (請先閲讀背面之注意事項再填寫本頁) 、? 五、發明説明(4 ) 電位電μ,如該組讀/寫選擇開關提供相同的電位至續等位 為該記憶體陣列的該等位元線並不會妨礙到該等 恶,即不需一切換到該放大器的安頓時間。因此讀 取時間較短於傳統裝置。 其它目的及優點由以下配合圖式的詳細說明 楚明暸。 第1圖為一種傳統記憶體儲存袼陣列的示意圖; 第2圖為一種傳統記憶體儲存袼的二進位狀態示意 第3圖為一種記憶體裝置一較佳實施例的結構圖; 第4圖為第3圖之記憶體裝置寫入操作的流程圖; 第5圖為第3圖之記憶體裝置的讀取時序圖; 第6圖為第3圖之記憶體裝置讀取操作的流程圖。; 藉由較佳實施例及該等圖式,一記憶體裝置5〇將被描 述。 第3圖為該記憶體裝置5〇的結構圖。該記憶體裝置5〇 包括一控制器52、一行解碼器54、一列解碼器56、一記憶 體陣列100、一組寫入選擇開關200、一組讀/寫選擇開關 300、一組感知放大器選擇開關4〇〇、一組讀/寫選擇開關 500 組寫入終止選擇開關600及一感知放大器700。 該控制器52經由該列解碼器56及行解碼器54控制該 記憶體裝置50的讀寫操作。該控制器52被耦合至該列解碼 器56 ’以傳送指令至該列解碼器56,其具有讀/寫(R/W)資 料及位址資料。該列解碼器56被耦合至開關組500及600的 7 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公爱) 1222062 A7 B7 五、發明説明( (請先閲讀背面之注意事項再填寫本頁) 該等開關的閘極,且依據該控制器52指令開及關該等開 關。同理,該控制器52被耦合至該行解碼器54,該行解碼 器54被耦合至開關組2〇〇,3〇〇,4〇〇的該等開關的閘極。被利 用在該記憶體裝置50的該等開關皆為電晶體。然而,開關 諸如場效電晶體或金氧半場效電晶體開關也可被使用。 參_ 该記憶體陣列100儲存供以該記憶體裝置50的資料。 在該記憶體陣列1〇〇中,字元線110以水平列延伸,及位元 線120以垂直行延伸。該等字元線11〇與該等位元線12〇交會 於記憶體儲存格130。每一個記憶體儲存格13〇能儲存一,,r 或”0”的二進位狀態。在第3圖中,三列的字元線11〇及八行 的位几線120,交會在二十四個記憶體儲存格130,如圖所 示。實際上,例如1024* 1024記憶體儲存格或更大的陣列也 可被使用。在第3圖中,一示範的記憶體儲存格13〇係被一 圍繞该5己體儲存格13 0的橢圓形所指出。這個記憶體儲存 格130係位於該字元線丨10第二列與該位元線12〇第五行的 交會處。 為了寫進該記憶體陣列1〇〇的任一記憶體儲存格 130,一行寫入電流被供應至設置有該記憶體儲存格13〇的 該行位元線120,及一列寫入電流被供應至設置有該記憶體 儲存格130的該列字元線11〇。被在該等字元及位元線上的 寫入電流產生的該等磁場共同改變該記憶體儲存格13〇的 二進位狀態從”0”至”1,,,反之亦然。 該組寫入選擇開關200包括寫入選擇開關201,202, 203, 204, 205, 206, 207, 208,每一個寫入選擇開關皆被耦 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 1222062 A7 __ _B7_ 五、發明說明(6 ) 合至該記憶體陣列100的一位元線120。該組寫入選擇開關 200允許一行寫入電流被供應至一選擇的位元線120。該行 寫入電流被一行寫入電流源210產生,一開關212選擇地麵 合該行寫入電流源210至該組寫入選擇開關2〇〇。一開關214 選擇地耦合該組寫入選擇開關200至接地。 该組讀/寫選擇開關3〇〇包括讀/寫選擇開關3〇1,3〇2, 3〇3, 304, 305, 306, 307, 308,每一個讀/寫選擇開關皆被耦 合至该記憶體陣列100的一位元線120。該組讀/寫選擇開關 3〇〇允δ午一行寫入電流被供應至一選擇的位元線12〇。該行 寫入電流係被一行寫入電流源3 1 〇所供應,該行寫入電流源 310經由一開關312被選擇地耦合至該組讀/寫選擇開關 3〇〇。該組讀/寫選擇開關300經由一開關314被選擇地耦合 至一參考電位電壓。在第3圖所示的較佳實施例中,一接地 的參考電位電壓被使用,然而也可使用其它的參考電位電 壓。 該組感知放大器選擇開關400選擇地耦合該感知放大 器700至該記憶體陣列1〇〇的該位元線uo。該組感知放大器 選擇開關 400 包括開關 401,402,403,404,405, 406,407, 408,每一個開關選擇地耦合一相應的位元線12〇至該感知 放大器700。該開關組400允許該感知放大器700偵測選擇的 記憶體儲存格13 0的二進位狀態。 該組讀/寫選擇開關5〇〇包括讀/寫選擇開關5〇1,502, 503 ’每一個讀/寫選擇開關皆被耦合至該記憶體陣列ι〇〇 的一字元線110。該組讀/寫選擇開關5〇〇經由一開關512被 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂— 参· 9 1222062 A7 ~--— _B7__ 五、發明説明(7 ) ^ -- M至-列寫入電流源51〇,且經由_開關5i4被被輛合至 口貝取私壓乂!·。該組寫入終止選擇開關6〇〇包括開關6〇1, 6〇2, 603,該組寫入終止選擇開關6〇〇選擇地耦合每一個字 元線110至接地。當一列寫入電流被提供給一選擇的字元線 時,則該組寫入終止選擇開關6〇〇中相應的開關被導 通,以使該列寫入電流流經該選擇的字元線丨丨〇。 請參閱第3及4圖,該記憶體裝置5〇的一寫入操作現在 將被描述。第4圖為記憶體裝置50寫入操作的流程圖。 在步驟S10,該控制器52選擇交會在一選擇的記憶體 儲存格130的該列及該行。在步驟812,該控制器52開始該 冗憶體裝置50的一寫入序列。在步驟s 14,該控制器52設 定所有記憶體裝置50的開關為斷路。 在步驟S16,該等開關組500及600被致能以提供一列 寫入電流給該記憶體陣列1 〇〇。該等開關組500及6〇〇係被導 通該開關512而致能。導通該開關512使一列寫入電流一旦 該等開關組500及600之選擇的開關被導通時,即流經該選 擇的字元線110。 在步驟S18,該等開關組200及300被致能以提供一列 寫入電流給該記憶體陣列100。如果該控制器52正寫入 一 的狀態至該選擇的記憶體儲存格130,該等開關組2〇〇 及300將被導通該等開關212,3 14而致能。在該等開關組2〇〇 及300之選擇的開關被導通後,這種組態使一行寫入電流從 該行寫入電流源210,經該選擇的位元線120及該開關314 而流至接地。反之,如果一”1”的狀態被寫進該選擇的記憶 本紙張尺度適用中國國家標準(CNS) A4規格(21〇x297公釐) 10 !囔..................訂............... (請先閲讀背面之注意事項再填寫本頁) __87___ 1222062 A7 五、發明説明(8 ) 體儲存格130時,該等開關組200及300將被導通該等開關 214,3 12而致能。在該等開關組200及300之選擇的開關被導 通後,這種組態使一行寫入電流從該行寫入電流源3 10,經 該選擇的位元線120及該開關214而流至接地。 在步驟S20,一列寫入電流被應用於該選擇的字元線 110及一行寫入電流被應用於該選擇的位元線12〇。該列寫 入電流被應用係藉由導通一選擇的列所對應的開關組500 及600。例如,在該記憶體陣列1〇〇第二列第五行的該經指 出的記憶體儲存格130的二進位狀態被選擇時,該等開關 502及602被導通,使該列寫入電流流經在該第二列的該字 元線110。 該行寫入電流被應用係藉由導通該選擇的位元線12〇 所對應的開關組200及300。在上例中,該等開關2〇5及3〇5 被ir通,使该行寫入電流流經在該第五行的該位元線12〇。 在该记憶體陣列100中,該經指出的記憶體儲存格丨3〇 係位於該選擇的列及行的交點上,具有可被寫入操作改變 的二進位狀態。在位於該選擇的字元線11〇及位元線12〇交 點上的该記憶體儲存格13〇的合磁場,為該列及行寫入電流 所產生的磁場總合。該合磁場會改變該記憶體儲存袼 的二進位狀態。 該列及行寫入電流幾乎是同時被應用。在該列及行寫 入電流的應用期間,該等開關組的該等開關只有_短時間 的導通。例如,該等開關被導通的時間為丨_1〇〇奈秒(十倩 分之一秒)。 ^ 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) ——囔------------------訂……---------0 (請先閲讀背面之注意事項再填寫本頁) 11 1222062 A7 ____B7 I五、發明説明(9 ) 該記憶體裝置50的讀取操作現在將配合第3、5及6圖 被洋述第5圖為忒圮彳思體裝置的一讀取時序圖,及第6圖 為該記憶體裝置50的一讀取操作流程圖。 在步驟S32,該控制器將該記憶體裝置設在一讀取模 式。此日^,5亥控制器52會送出一選擇的記憶體儲存格丨3〇 的該列及行位址至該列解碼器56及該行解碼器54。該位址 的傳送相當於第5圖該讀取時序圖的該“位址”線。 在步驟S34,該控制器啟動一讀取序列。在步驟S36, 該記憶體裝置50的所有開關皆設定為斷路。 在步驟S38,該位元線120藉由導通該等開關314及 301-308被連接到該參考電位電壓。該參考電位電壓可為接 地。在第5圖,為方便說明,在該“開關組3〇〇,,線該組開 關300於該讀取時序圖的開始皆被例示為導通。 在步驟S40,在該開關組5〇〇對應於該選擇的列的開關 被導通’以提供該讀取電位Vr至該選擇的位元線12〇。例 如’如果该經指出的記憶體儲存格130被讀取時,該開關 502(對應於該第二列)將被導通。然後該讀取電位Vr被提供 在該第二列的該字元線110。當該記憶體陣列100安頓下來 時允許經過一段時間,此安頓時間使該位元線12〇上的電流 達到平衡狀態。參閱第3圖,這些電流從一選擇的字元線 Π0 ’流經與該選擇的字元線110連接的該記憶體儲存格 130 ’再流經該位元線12〇、在開關組3〇〇的該等開關及該開 關 3 14。 在步驟S44,在該開關組400對應於該選擇的行的開關 本紙張尺度適财國國家標準(⑽)A4規格⑵狀撕讀) ·】2 ·
1222062 A7 _______£7_—___ 五、發明説明(10 ) 被導通,在上例中,該開關405將被導通,其餘開關 401-404、406-408仍維持斷路。導通開關組4〇〇的該開關, 係將該選擇的行連接至該感知放大器7〇〇。此連接被例示在 第5圖中該讀取時序圖的“開關組4〇〇”。 該感知放大器700係處於該參考電位電壓。例如,如 果該開關3 14被連接到一接地的參考電位電壓,則該感知放 大器700會處於實質上的接地。因此,當該感知放大器 被連接時,耦合至該選擇的位元線12〇的電位將不會改變。 當該感知放大器700被連接時,該讀取電流流經路線上的電 阻僅最低限度地改變,因為幾乎所有在路線上的電阻都置 於該記憶體儲存格130。因此,當該選擇的位元線12〇被連 接到该感知放大器700時,實質上並沒有擾亂該記憶體陣列 100 〇 在步驟S46,在該開關組3〇〇對應於該選擇的行的開關 被斷路,使該選擇的位元線12〇不連接至該開關314的該參 考電位電壓,在該開關組300的其餘開關仍維持導通。在本 例中,係開關305被斷路。 當該感知放大器經由該開關4 〇 5維持與該選擇的位元 線連接時,該開關305仍維持斷路。因為該選擇的位元線12〇 維持與該感知放大器700連接,則該選擇的位元線12〇即維 持連接至該參考電位電壓,且在該記憶體陣列1〇〇僅有最低 限度的擾亂,因此該記憶體陣列1〇〇仍維持在其平衡電位。 在步驟50,該感知放大器7〇〇感知來自該選擇的位元 線120的電流,以判別該選擇的記憶體儲存格13〇的二進位 本紙張尺度適用中國國家標準(⑽)A4規格(210X297公I) ' — '~—丨丨丨-~~
…囔… (請先閱讀背面之注意事項再填寫本頁} •、一^丨 1222062 A7 ______B7_ 五、發明説明(11 ) 狀恶。该一進位狀態能被該控制器52從該感知放大器7〇〇 的輸出端偵測到。該感知放大器7〇〇的輸出端能指出該選擇 的記憶體儲存格130的電阻狀態。選擇地,該感知放大器可 包括支援電路來判別該二進位狀態,且輸出該二進位狀態 至該控制器52。該二進位狀態可被判別為該選擇的記憶體 儲存格130的電阻改變,係由於流經該選擇的位元線12〇的 電流增加或減少。例如,一高電阻狀態(反向狀態)導致一 低電流流經該記憶體儲存格13〇,其可表示一為”〇,,的二進 位狀態。一低電阻狀態(同向狀態)導致一高電流流經該記 憶體儲存格130,且可表示一為”丨,,的二進位狀態。 在步驟S52,在該開關組3〇〇對應於該選擇的位元線 120的開關被導通,該開關被導通使該選擇的位元線12〇經 由該開關314耦合至該參考電位電壓。在步驟§54,在該開 關組400對應於該選擇的位元線12〇的開關被斷路,該開關 被斷路使該選擇的位元線12〇不連接至該感知放大器。此 時’在該記憶體陣列100的所有位元線12〇皆經由該開關3 14 連接至該參考電位電壓。 當步驟S52及S54的該等開關打開及關閉時,在該選擇 的位兀線12 0的末端仍維持在該參考電位電壓。因此該記憶 體陣列100被保持在其平衡電位。 在步驟S56,該控制器判別是否在該選擇的列有一不 同的記憶體儲存格13〇被讀取。如果是,該流程回到步驟 S44。如果不是,則至步驟S58,該控制器判別是否在不同 列有一記憶體儲存格130被讀取。如果是,該流程回到步驟 本紙張尺度適财關家標準(CNS) Μ祕 (請先閱讀背面之注意事項再填寫本頁) .、可丨 14 1222062 A7 ---------— B7__ 五、發明説明(12 ) S42。如果不是,則該讀取操作被結束在步驟S60。 根據以上讀取-記憶體陣列的方法,該記憶體陣列由 於k擇的* TL線120連接及不連接至該感知放大器7〇〇產 生的。亥安頓時間即被消除。因為在讀取操作從頭到尾該記 L體陣列1GG被保持在其平衡電位,所以不需要該安頓時 間。而該平衡電位被保持係因為該等位元線12〇在連接及不 連接名感知放大器700時皆被選擇地連接到該相同的參考 電位電壓。 在以上貫施例中,該等位元線12〇經由該開關組3〇〇及 400而被連接到接地,這只不過是其中一種參考電位電壓, 當然也能使用其它的參考電位電壓。 该感知放大器700為用來偵測在記憶體裝置5〇中該等 記憶體儲存格130二進位狀態的其中一種感知裝置。實際 上’其它感知裝置,諸如一超阻抗型感知放大器、一電荷 注入型感知放大器、一差動型感知放大器或一數位差動型 感知放大器皆能被使用。 如第3圖所例不的一種感知放大器7〇〇,用以感知該等 記憶體儲存格130的二進位狀態。實際上,大多數的感知裝 置可被耦合至一記憶體陣列。例如,一感知放大器可被含 在一記憶體陣列的每一個位元線,或者,一感知放大器可 被含在一記憶體陣列的每兩個或更多的位元線。 用電流在該記憶體陣列寫入”0”及,,1”的狀態在慣例上 是很隨意的,且可被再分配以適合該記憶體裝置50所有想 要的應用。 15 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 1222062 A7 _---—_____B7 ___ 五、發明說明(13 ) 使用在該記憶體陣列1 00的該記憶體儲存格i 3〇可因 應一 %取及寫入電流而為任何型式的記憶體儲存格。例 如,该等記憶體儲存格諸如巨大的磁阻(GMR)裝置、自旋 隧道接面(STJ)及其它型式的記憶體儲存格皆能被使用在 該記憶體陣列100。 該記憶體陣列100可被使用在各式各樣的應用。其中 *種是具有一 MRAM儲存模組的計算裝置。該MRAM儲存 模組會包括一或多個用於長距離儲存的MRAM記憶體陣 列。 MRAM儲存模組MRAM儲存模組可被使用在諸如膝上 型電腦、個人電腦及伺服器等裝置上。 雖然該記憶體裝置50係配合示範的實施例而被描 述’但熟悉該項技藝者將體會到許多的修飾。意指本發明 的揭露應涵蓋其變化。 (請先閲讀背面之注意事項再填寫本頁) 、可| ;擎 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 16 1222062 A7 -------------Β7 五、發明説明(Μ ) 元件標號對照 10…磁性隨機存取記憶體 210…行寫入電流源 (“MRAM”)陣列 212,214…開關 12…記憶體儲存格 14…字元線 16…位元線 18…自由層 24…固定層 26…箭頭 28…雙箭頭 5〇…記憶體裝置 52…控制器 300…讀/寫選擇開關組 301-308…讀/寫選擇開關 3 10…行寫入電流源 312,314…開關 400…感知放大器選擇開 關組 401-408…感知放大器選 擇開關 5〇〇…讀/寫選擇開關組 54…行解碼器 501-503···讀/寫選擇開關 56…列解碼器 51〇…列寫入電流源 1〇〇···記憶體陣列 512,514···開關 110···字元線 6〇〇…寫入終止選擇開關組 120···位元線 601-603 ···寫入終止選擇 130···記憶體儲存袼 開關 200···寫入選擇開關組 201_208···寫入選擇開關 700…感知放大器 .................------------------訂................蒙· (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準Α4規格(21〇χ297公爱) 17

Claims (1)

1222062 、申請專利範圍 一種讀取一記憶體陣列(100)的方法,該記憶體陣列包 括複數個字元線(110)及複數個位元線(120),該等字元 線及位元線交會在複數個記憶體儲存格(130),該方法 包含·· ' 提供一讀取電壓(Vr)給耦合至一選擇的記憶體儲 存格(130)的一選擇的字元線(11〇); 將耦a至该選擇的記憶體儲存格的一選擇的位元 線(12〇),經由一第一開關(301-308)耦合至-參考電位 電壓; 將該選擇的記憶體儲存格經由一第二開關 (401-408)耦合至一感知裝置(7〇〇); 將該第-開關(30 i -308)斷路,使該選擇的記憶體 儲存袼不連接於該參考電位電壓;及 使用該感知裝置讀取該選擇的記憶體儲存格的二 進位狀態。 2. 3. 訂 如申請專利範圍第1項之方法,其中該第-與第二開 關被麵合至該選擇的位元線一端,將該第一開關斷路 的步驟包含: 在該選擇的記憶體儲存格叙合至該感知裝置的步 驟後使該第一開關斷路。 如申請專利範圍第1項之方法,其中將該第-開關斷 路的步驟包含·· 在讀取該選擇的記憶體儲存格的二進位狀態的步 驟前使該第一開關斷路。 本紙張从適财目8緖準(哪7^格(雇297公· 18 1222062 A8 B8 C8 D8 申請專利範圍 如申請專利範圍第3項之方法,包含: ^讀取該選擇的記憶體儲存格的 驟後導通使該第—開關。 狀心勺/ 如申請專利範圍第4項之方法’包含: 在讀取该選擇的記情體 ㈣你社〜 ^體储存袼的二進位狀態的步 驟後使5亥弟_開關斷路。 如申請專利範圍第5項之 而矿、h * 其中在該提供一讀 電坚々一選擇的字元線的步驟包含: 導通耗合該讀取電壓至該選擇的字元線的一 關。 如申請專利範圍第6項 鰣財& 在輕合該選擇的記 體儲存格至一感知裝置的步驟包含: 耦合該選擇的位元線至該參考電位電壓。 如申請專利範圍第7項之方法,其中該參考電位 為一接地電位。 如申請專利範圍第2項之方法,其中當該選擇的記憶 體儲存格被叙合至該感知裝置時,位於該選擇的位^ 線該端的電位大體上不被改變。 10·如申請專利範圍第9項之方法, /、τ邊參考電位電壓 為一接地電位。 4. 5· 6. 取 開 7. 8. 9· 本紙張尺度適用中國國家標準(哪)A4規格(21〇><297公复) 憶 電壓 (請先閱讀背面之注意事項再填寫本頁)
19
TW091112535A 2001-07-24 2002-06-10 Memory device with short read time TWI222062B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/910,823 US6515896B1 (en) 2001-07-24 2001-07-24 Memory device with short read time

Publications (1)

Publication Number Publication Date
TWI222062B true TWI222062B (en) 2004-10-11

Family

ID=25429375

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091112535A TWI222062B (en) 2001-07-24 2002-06-10 Memory device with short read time

Country Status (6)

Country Link
US (1) US6515896B1 (zh)
EP (1) EP1288959A3 (zh)
JP (1) JP4067897B2 (zh)
KR (1) KR100845524B1 (zh)
CN (1) CN1229807C (zh)
TW (1) TWI222062B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170377A (ja) * 2000-09-22 2002-06-14 Mitsubishi Electric Corp 薄膜磁性体記憶装置
US6724651B2 (en) * 2001-04-06 2004-04-20 Canon Kabushiki Kaisha Nonvolatile solid-state memory and method of driving the same
DE10123593C2 (de) * 2001-05-15 2003-03-27 Infineon Technologies Ag Magnetische Speicheranordnung
US6778431B2 (en) * 2002-12-13 2004-08-17 International Business Machines Corporation Architecture for high-speed magnetic memories
US6775195B1 (en) 2003-02-28 2004-08-10 Union Semiconductor Technology Center Apparatus and method for accessing a magnetoresistive random access memory array
US20060236027A1 (en) * 2005-03-30 2006-10-19 Sandeep Jain Variable memory array self-refresh rates in suspend and standby modes
US7454586B2 (en) * 2005-03-30 2008-11-18 Intel Corporation Memory device commands
JP4883982B2 (ja) * 2005-10-19 2012-02-22 ルネサスエレクトロニクス株式会社 不揮発性記憶装置
CN105006244B (zh) * 2015-05-13 2017-10-10 湖北中部慧易数据科技有限公司 一种信号放大器、磁存储器的读取电路及其操作方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4061999A (en) * 1975-12-29 1977-12-06 Mostek Corporation Dynamic random access memory system
US5784327A (en) * 1991-06-12 1998-07-21 Hazani; Emanuel Memory cell array selection circuits
US5477482A (en) 1993-10-01 1995-12-19 The United States Of America As Represented By The Secretary Of The Navy Ultra high density, non-volatile ferromagnetic random access memory
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
JP2848325B2 (ja) * 1996-03-28 1999-01-20 日本電気株式会社 半導体記憶装置
US5748519A (en) 1996-12-13 1998-05-05 Motorola, Inc. Method of selecting a memory cell in a magnetic random access memory device
JPH10223991A (ja) 1997-01-31 1998-08-21 Ando Electric Co Ltd 可変波長レーザ光源
US5852574A (en) 1997-12-24 1998-12-22 Motorola, Inc. High density magnetoresistive random access memory device and operating method thereof
US6219273B1 (en) * 1998-03-02 2001-04-17 California Institute Of Technology Integrated semiconductor-magnetic random access memory system
US5986925A (en) 1998-04-07 1999-11-16 Motorola, Inc. Magnetoresistive random access memory device providing simultaneous reading of two cells and operating method
US5946227A (en) * 1998-07-20 1999-08-31 Motorola, Inc. Magnetoresistive random access memory with shared word and digit lines
US6111781A (en) * 1998-08-03 2000-08-29 Motorola, Inc. Magnetic random access memory array divided into a plurality of memory banks
US5969978A (en) 1998-09-30 1999-10-19 The United States Of America As Represented By The Secretary Of The Navy Read/write memory architecture employing closed ring elements
DE19853447A1 (de) * 1998-11-19 2000-05-25 Siemens Ag Magnetischer Speicher
US6055178A (en) 1998-12-18 2000-04-25 Motorola, Inc. Magnetic random access memory with a reference memory array
KR100450466B1 (ko) * 1999-01-13 2004-09-30 인피니언 테크놀로지스 아게 Mram용 판독-/기록 아키텍처
US6134138A (en) 1999-07-30 2000-10-17 Honeywell Inc. Method and apparatus for reading a magnetoresistive memory
US6609174B1 (en) * 1999-10-19 2003-08-19 Motorola, Inc. Embedded MRAMs including dual read ports
US6188615B1 (en) 1999-10-29 2001-02-13 Hewlett-Packard Company MRAM device including digital sense amplifiers
US6128239A (en) 1999-10-29 2000-10-03 Hewlett-Packard MRAM device including analog sense amplifiers
US6473336B2 (en) * 1999-12-16 2002-10-29 Kabushiki Kaisha Toshiba Magnetic memory device
US6185143B1 (en) 2000-02-04 2001-02-06 Hewlett-Packard Company Magnetic random access memory (MRAM) device including differential sense amplifiers
KR100451096B1 (ko) * 2000-09-19 2004-10-02 엔이씨 일렉트로닉스 가부시키가이샤 자기메모리셀어레이를 갖는 비휘발성 반도체메모리장치
JP4667594B2 (ja) * 2000-12-25 2011-04-13 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP3812805B2 (ja) * 2001-01-16 2006-08-23 日本電気株式会社 トンネル磁気抵抗素子を利用した半導体記憶装置

Also Published As

Publication number Publication date
EP1288959A3 (en) 2003-12-10
KR20030011595A (ko) 2003-02-11
EP1288959A2 (en) 2003-03-05
US6515896B1 (en) 2003-02-04
JP2003059258A (ja) 2003-02-28
CN1229807C (zh) 2005-11-30
CN1399276A (zh) 2003-02-26
US20030021145A1 (en) 2003-01-30
KR100845524B1 (ko) 2008-07-10
JP4067897B2 (ja) 2008-03-26

Similar Documents

Publication Publication Date Title
US6185143B1 (en) Magnetic random access memory (MRAM) device including differential sense amplifiers
TW512334B (en) Write circuit for large MRAM arrays
TW518593B (en) Reference signal generation for magnetic random access memory devices
US7978500B2 (en) Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
US6259644B1 (en) Equipotential sense methods for resistive cross point memory cell arrays
US7196957B2 (en) Magnetic memory structure using heater lines to assist in writing operations
TW459227B (en) Magnetic random access memory with a reference memory array
TWI339399B (en) Method and system for providing a magnetic memory structure utilizing spin transfer
TWI322429B (en) Resistive memory devices including selected reference memory cells and methods of operating the same
TW200404307A (en) Memory device capable of calibration and calibration methods therefor
US20060039191A1 (en) System and method for reading a memory cell
TW200305878A (en) Resistive cross point memory arrays having a charge injection differential sense amplifier
JP2004005965A (ja) 小面積の磁気メモリデバイス
JP2003151282A (ja) 混成抵抗性交点メモリセルアレイおよびその製造方法
TW200400621A (en) Magnetic memory device having XP cell and STr cell in one chip
US20130135922A1 (en) Floating Source Line Architecture for Non-Volatile Memory
TWI222062B (en) Memory device with short read time
TW201110119A (en) Memory and write control method
TW399218B (en) Sense amplifier for complementary or non-complementary data signals
EP1612804B1 (en) Multi-bit magnetic random access memory element
KR20060043086A (ko) 데이터 저장 디바이스, 메모리 셀 판독 동작 수행 방법 및시스템
US6836422B1 (en) System and method for reading a memory cell
TW200414188A (en) System for and method of accessing a four-conductor magnetic random access memory
CN108701478A (zh) 存储设备、信息处理装置和存储设备控制方法
US6826077B2 (en) Magnetic random access memory with reduced parasitic currents

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees