TWI221556B - Circuit system and transmission method enabling mutual transmission between LPC devices - Google Patents

Circuit system and transmission method enabling mutual transmission between LPC devices Download PDF

Info

Publication number
TWI221556B
TWI221556B TW090128390A TW90128390A TWI221556B TW I221556 B TWI221556 B TW I221556B TW 090128390 A TW090128390 A TW 090128390A TW 90128390 A TW90128390 A TW 90128390A TW I221556 B TWI221556 B TW I221556B
Authority
TW
Taiwan
Prior art keywords
lpc
bus
data
patent application
scope
Prior art date
Application number
TW090128390A
Other languages
English (en)
Inventor
Lin-Hung Chen
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Priority to TW090128390A priority Critical patent/TWI221556B/zh
Priority to US10/098,550 priority patent/US7062593B2/en
Application granted granted Critical
Publication of TWI221556B publication Critical patent/TWI221556B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/4226Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4269Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a handshaking protocol, e.g. Centronics connection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Description

1221556
門相in pc裝置,尤指-種可使Lpc裝置 η:輸之電路糸統及傳輸方法,#主要係利用lpc控 制裝置透過二LPC匯流排分別連接各LPC裝置,或於單一 Lp c匯流排連接之各LPC裝置增設位址暫存器,而可在Lpc介 面規格下,使Lpc裝置間相互傳輸資料者。 _ ^近年來,由於資訊相關產業的高度發展以及人們對資 ^產ππ運异及傳輸速度的要求日益增加,使得以往業者所 ^用的ISA ( Industry Standard Architecture)介面已不 敷使=。由於ISA介面只能在8MHz的頻率下工作,傳輸速 又太陵且其所需使用的腳位太多(6 0腳位),既佔空間 =使插槽的成本居高不下,實不符合於現代資訊產業追求 、速及輕薄短小的潮流。因此在業者不斷的研究改良下, 開發出一新的介面規格,即Lpc介面(L〇w pin c〇unt int ^ace )。由於LPC介面可於33MHz的頻率下工作,使傳輸 :效率大大提昇,而其只需使用丨〇個腳位以下的的介面標 \ 不但降低了 1 C與插槽的成本,亦在追求輕薄短小的潮 ^裏受到業界廣大的歡迎。 習用LPC裝置連接之電路系統係如第1圖所示,其主 要包含有:一LpC控制裝置1 2及一主要LPC裝置1 4,基 於系統需要時尚可增設從屬LPC裝置1 6 ,而主要LPC裝置 1 4及從屬lpc裝置1 6分別以一LPC匯流排1 8與LPC控 制裝置1 2相連接。
由於在LPC介面的規格(Specificati〇n)裡,各[pc裝 置的每筆資料傳輸必須由LPC控制裝置端發出,並且在LPC
1221556 五、發明說明(2)
控制裝置端結束,所以在上述之習用電路系統之下,其資 料之傳輸只能在LPC控制裝置1 2與主要LPC裝置1 4進行 ’或在LPC控制裝置1 2與從屬LPC裝置1 6進行,如第2 A圖與第2B圖所示。其中第2A圖係主要LPC裝置讀取週期 之時序圖,首先由LPC控制裝置開始一讀取之週期,當LFR
AME#開始第一個週期時,在位址與資料共用的腳位(lad [3 : 0])先由LPC控制裝置(Η )發出開的訊號(START), 之後將動作裝置切換(TAR)為主要LPC裝置(Μ),主要LPC 裝置先宣告週期之型態及方向(CYCTYPE + DIR)為讀取資料 ’之後為資料之位址(ADDR )及其大小(SIZE ),然後再 將動作裝置切換(TAR)為LPC控制裝置,而LPC控制裝置則 先發出一確認訊號(SYNC),再回應主要LPC裝置之讀取請 求而給予一資料之後結束該週期(TAR )。 而第2 B圖則為從屬LPC裝置讀取週期之時序圖,亦需 由LPC控制裝置開始一讀取之週期,由Lpc控制裝置發出= 始^訊號,並宣告週期之型態與方向為讀取從屬Lp(;裝^ 之資料及資料之位址後,將動作裝切換為從屬Lpc裝置^ 署=裝置則先發出一確認訊號,並回應LPC控制裝 置/、所#求讀取之資料之後結束此一週期。 & 由上述可知,在同一LPC匯流排中 與從屬LPC裝置1 6間是無法作資料的 統中之裝置無法做相互間的資料傳輸, 互運用’實為資源的一大浪費。
主要LPC裝置1 4 傳輸的。在同一系 亦即其資料無法交 因此’如何針對上述習用LPC 電路系統的缺點,以及
第5頁 1221556
五、發明說明(3) 使用時所發生的問題提出一種新穎的解決方案,設計出一 種簡單而有效的電路系統與方法,不僅使各Lpc裝置間可 相互傳資料,且可減少傳輸所需之程序,提高傳輸之效率 ,長久以來一直是使用者殷切盼望及本發明人欲行解決之 困難點所在,而本發明人基於多年從事於資訊產業的相關 研究、開發、及銷售之實務經驗,乃思及改良之意念,經 多方設計、探討、試作樣品及改良後,終於研究^ 一種可 使LPC裝置間相互傳輸之電路系統及其傳輸方法,以解決 上述之問題。爰是, 本發明之主要目的,在於提供一種可使Lpc裝置間相 互傳輸之電路系統,其主要係利用LPC控制裝置透過二Lpc 匯流排分別連接各LPC裝置,而可在Lpc介面規格丁,使Lp C裝置間相互傳輸資料者。
本發明之次要目的,在於提供一種可使LPC 之電路系統,其主要係於咖㈣裝置設κΐ址 ϊί;輸;::記錄欲傳輸資料之位址而辨識正確之資料 1值ί發明之又一目的,在於提供一種可使LM裳置間相 互傳輸之電路系統及傳輸方法,且可 :間相 記錄欲傳輸資料之=置各增設-位址暫存器,可用以 。 j貝抖之位址而辨識正確之資料及其傳輪方向者 本發明之又一目的, 互傳輸之電路系統及傳輪 在於提供一種可使LPC 方法,其只需使用兩個 裝置 週期 間相 即可 五、發明說明(4) 達到LPC裝置間之資料傳輸者。 兹為使貴審查委員對本發明之牿科 之功效有進一步之瞭解盥μ 11 、、、、°構及所達成 了鮮,、w A,謹佐以較佳杏 配合詳細之說明,說明如後: 佳之貝施圖例及 首先’请參閱第3圖,係本發明一較 示意圖。如圖所示’其主要構造係包含有:二 置2 2、-主要LPC裝置2 4及一從机 ,: 有-第-LPC匯流排28藉以連接Lpc 26
LPC裝置24,及一第二LPC匯流排29 U 裝置2 2與從屬LPC裝置2 6,其巾,該Lp ^ 尚設有一位址暫存器225。 2 由於在LPC的介面規格中,每一讀取/寫入週期都必 須由LPC控制裝置2 2開始並於LPC控制裝置2 2結束,造 成LPC裝置之間無法相互傳輸的窘境,然我們可設置複數 個LPC匯流排’將LPC裝置分別連接於不同的Lpc匯流排, 如此’即可在其介面規格的規範下完成LPC裝置間相互的 資料傳輸,而其傳輸方法則如下述。 請參閱第4圖,係如第3圖所示實施例主要LPC裝置 讀取從屬LPC裝置資料之時序圖,其主要需利用到兩個週 期,首先由LPC控制裝置(H)透過LFRAME1腳位在第一 LPC 匯流排開始第一個週期,而在位址與資料共用的腳位(LAD 1 [3 : 0])先由LPC控制裝置發出開始的訊號(START ),之 後將動作裝置切換(TAR )為主要LPC裝置(M ),主要LPC 裝置先宣告週期之型態及方向(CYCTYPE + DIR)為讀取從屬
第7頁 1221556 五、發明說明(5) LPC裝置之資料’之後為欲讀取資料之位址(ADDR)及其大 小(SIZE) ’然後再將動作裝置切換(TAR)為LPC控制裝 置’而LPC控制裴置則先發出一確認訊號(SYNC),並在此 確認訊號中插入複數個等待狀態(wait state)。 此時’ LPC控制裝置再根據主要Lpc裝置的讀取請求透 過LFRAME2腳位在第二LPc匯流排開始第二個週期,而在位 址與貧料共用的腳位(LAD2[3 : )先由Lpc控制裝置發出
開始的訊说(START ),宣告週期之型態及方向(CYCTYpE + DIR)為項取從屬LPC裝置之資料,之後為欲讀取資料之位 址(ADDR )及其大小(SIZE),此位址與大小皆與主要LpC 裝置傳运到LPC控制裝置者相同,然後再將動作裝置切換 (TAR)為從屬LPC装置(S),而從屬LPC裝置則先發出一確 認汛號(SYNC) ’並將LPC控制裝置所欲讀取之資料(data) 回應給LPC控制裝置,之後則結束第二Lpc匯流排之週期( TAR )。 ’
而此時LPC控制裝置則停止在第一匯流排中插入等待 狀悲,由於L P C控制裝置之位址暫存器中記錄有主要l p c裝 置所請求讀取資料之位址,故可將第二匯流排中由從屬Lp C裝置中讀取的資料(DATA)回應給主要LPC裝置,並結束 第一匯流排之週期(T A R )而完成主要L P C裝置讀取從屬l P C裝置之動作。 又’清參閱參第5圖’係如第3圖所示實施例主要lp C裝置將負料寫入從屬LPC裝置之時序圖。首先由[pc控制 裝置透過LFRAME1腳位在第一LPC匯流排開始第一個週期,
第8頁 1221556 五、發明說明(6) 而LAD1[3 ·〇]先由LPC控制裝置發出開始的訊號(START), 之後將動作裝置切換(TAR)為主要lpc裝置,主要LPC裝置 先亘告週期之型態及方向(CYCTYpE + DIR)為將資料寫入從 屬LPC裝置,之後為資料欲寫入之位址(ADDR)、大小(siz E )以及 > 料(DATA)本身,然後再將動作裝置切換(TAR) 為LPC控制裝置,而lpc控制裝置則先發出一確認訊號(δγΝ C) ’並在此確認訊號中插入複數個等待狀態(wait state) ο 此時,LPC控制裝置再根據主要Lpc裝置的寫入請求透 過LFRAME2腳位在第二LPC匯流排開始第二個週期,而ud2 [3 · 0 ]先由LPC控制裝置發出開始的訊號(START ),宣告 週期之型態及方向(CYCTYPE + DIR)為將資料寫入從屬^ 裝置,之後為資料欲寫入之位址(ADDR)以及資料(data) ,、在此其位址與主要LPC裝置傳送到Lpc控制裝置者相同, 然後再將動作裝置切換(TAR)為從屬Lpc裝置 (SYNC) 5 後則⑽束第二LPC匯流排之週期(TAR)。 而=時LPC控制裝置則停止在第一匯流排中插入等待 狀恶,並結束第一匯流排之週期(TAR )而完 置將資料寫入從屬LPC裝置之動作。 取要LPC裝 由上述可知利用複數個LPC匯流排之架構,可在Lpc介 面規格的規範下,達到使LPC裝置間的資訊相互傳輸的= 的 其次,請參閱第6圖,係本發明另一實施例之方塊示 1221556 五、發明說明(7) 意圖。如圖所不’其主要構造係包含有··一LPC控制裝置 3 2、一主要LPC裝置34、至少一從屬lpc裝置,如第一 從屬LPC裝置3 6 、第二從屬LPC裝置3 7及一Lpc匯流排 3 8 ,其中该LPC控制裝置3 2與主要LPC裝置3 4各設有 一位址暫存為3 2 5、3 4 5,而LPC控制裝置則透過LPC 匯流排連接主要LPC裝置3 4與各從屬LPC裝置。 在本實施例中,由於所有LPC裝置皆連接於_Lpc匯流 排,為了辨識各筆資料之傳送方向,故需kLPc控制裝置 與LPC裝置中增設位址暫存器,以使各Lpc裝置間可相互傳 輸而不致於造成系統的混亂。其傳輸方法則如下列所述。 請參閱第7圖及第8圖,係分別為第6圖所示實施例 主要LPC裝置對第一從屬lpc裝置寫入及讀取資料之時序圖 。如第7圖所示,若主要LPC裝置欲讀取第一從屬Lpc裝置 的為料日守’首先由LPC控制裝置透過lfraME#腳位發出訊 息開始第一個週期,在LAD[3 : 0]腳位先由lpc控制裝置( Η )發出開的訊號(START),之後將動作裝置切換(TAR) 為主要LPC裝置(Μ),主要LPC裝置先宣告週期之型態及方 向(CYCTYPE + DIR )為讀取第一從屬LPC裝置之資料,之後 為欲讀取資料之位址UDDR)及其大小(SIZE)、,鋏後再 將動作裝置切換(TAR)為LPC控制裝置,而LPC控制裝置則 先發出一確認訊號(SYNC),再回應主要lpC裝置之^取嘖 求而給予一任意資料(DATA)之後結束第一個週期(fAR): 其中’由於其介面規格之規定,主要Lpc裝置發出讀 取資料之請求,LPC控制裝置即必須回應一資料,否則^ 1221556 五、發明說明(8) 會因等不到正確的回應而發生錯誤,然而LPC控制裝置當 然無發回應主要LPC裝置所請求讀取的資料,故先^應一 任意資料,主要Lpc裝置則根據其位址暫存器之記錄而可 判斷該筆資料不是其所請求者。 緊接著,LPC控制裝置則根據主要lpc裝置請求的資訊 開始一讀取從屬LPC裝置的週期,亦由[FRAME#發出訊號 開始第二個週期,再由LPC控制裝置發出開始的訊號(sta RT),並宣告週期之型態與方向(CYCTYpE + DIR)為讀取第 二從屬LPC裝置之資料及資料之位址(ADDR ;與主要Lp(:傳 送給LPC控制裝置者相同)後,將動作裝置切換為第一從屬 =裝置(s ),❿第一從屬Lpc裝置(s)則先發出一確認 亿號(S Y N C ),並回應l P C控制裝置所請求讀取之資料(ρ ata〃)之後結束第二個週期(TAR),而主要Lpc裝置則可透 過派控LPC匯流排之資料傳輸,並利用其位址暫存器之記 錄加1辨識而取得第一從屬LPC裝置所傳送之資料。 若主要LPC裝置欲將資料寫入第一從屬Lpc裝置時,則 其:時序圖係如第8圖所示。同樣由Lpc控制裝置透過lfram E#=發出訊息開始第一個週期,LAD[3:。]腳位則先 ΓΓ署:L裝置(H)發出開始的訊號(start),之後將動 作裝置切換(TAR) A主要LPC裝置(M),主要LPC裝置先 ί 之署型態及方向(cyctyp_r)為將資料寫:第-
、置,之後為欲寫入資料之位址(ADDR)、大小(S 為LPC^ irDATA)本身,然後再將動作裝置切換(TAR) 為LPC控制裝置,而Lpc控制裝置則先回應主要Lpc 一確認
1221556
訊號(SYNC )之後結束第一個週期(tar )。 緊接著,LPC控制裝置則根據主要Lpc裝置請求的資訊 開始一寫入從屬LPC裝置的週期,亦由LFRAME#發出訊號 開始第二個週期,亦由LPC控制裝置11發出開始的訊號(Μ ART ,並宣告週期之型態與方向(CYCTYPE + DIR )為將資 料寫入第一從屬LPC裝置,之後為欲寫人資料之位址(addr ;與主要LPC傳送給LPC控制裝置者相同)以及資料(data )本身,之後將動作裝切換(TAR )為第一從屬Lpc裝置( S ) ’而第-從屬LPC裝置(s )則先回應Lpc控制裝置一確 認訊號(SYNC),並於完成資料之寫人動作後 週期(TAR ) 。 + $ iu ^如此,經由上述之技術,本發明即可藉由兩個簡單的 讀取/寫入週期與LPC控制裝置及各Lpc裝置之位址暫存器 而達到在LPC介面規格下,使Lpc裝置間可做資料相互傳輸 綜上所述,當知本發明係有關於一種Lpc裝置, 一種可使LPC裝置相互傳輸之電路系統及傳輸方法,其主 友;早 C匯流排連接之各LPC裝置增設位址暫存器 故:ί:L!C為介面-規格下,使LPC裝置間相互傳•資料者: 故本毛月二為一畐有新穎性、進步性,及可供產業利 Ξ者付ί:利申請要件無疑,爰依法提請發明專利申 委員早曰賜予本發明專利,實感德二 准乂上所述者,僅為本發明之一較佳實施例而已,並 1221556 五、發明說明(10)
非用來限定本發明實施之範圍 圍所述之形狀、構造、特徵及 ,均應包括於本發明之申請專 圖號簡單說明: 1 2 LPC控制裝置 1 6 從屬LPC裝置 2 2 LPC控制裝置 2 4 主要LPC裝置 2 8 第一LPC匯流排 3 2 LPC控制裝置 3 4 主要LPC裝置 3 6 第一從屬LPC裝置 3 7 第二從屬LPC裝置 3 8 LPC匯流排 ’即凡依本發明申請專利範 2 ί所為之均等變化與修飾 刊鞔圍内。 主要LPC裝置 LPC匯流排 位址暫存器 從屬L P C裝置 第二LPC匯流排 位址暫存器 位址暫存器 位址暫存器 位址暫存器
1221556 圖式簡單說明 第1圖:係習用LPC裝置連接之方塊示意圖; ·· 第2 A圖與第2 B圖:係分別習用主要LPC裝置之讀取週期 與從屬LPC裝置之寫入週期之時序圖; 第3圖:係本發明一較佳實施例之方塊示意圖; 第4圖··係如第3圖所示實施例主要LPC裝置讀取從屬LPC 裝置資料之時序圖; 第5圖:係如第3圖所示實施例主要LPC裝置將資料寫入 從屬LPC裝置之時序圖; 第6圖:係本發明另一實施例之方塊示意圖; 第7圖:係如第6圖所示實施例主要LPC裝置讀取從屬LPC φ 裝置資料之時序圖;及 第8圖:係如第6圖所示實施例主要LPC裝置將資料寫入 從屬LPC裝置之時序圖。
第14頁

Claims (1)

1221556 六、申請專利範圍 1 · 一種可使LPC裝置間相互傳輸之電路系統,其主要係 包含有: 一第一LPC匯流排,連接有一第—LPC裝置; 一第二LPC匯流排,速接有一第二LPC裝置;及 一LPC控制裝置,< 透過該第一LpC匯流排而控制並驅 動該第一LPC裝置’及透過該第二LPC匯流排而控制 並驅動第二LPC裝置。 如申請專利範圍第1項所述之電路系統 控制裝置尚包含有一位址暫存器。 如申請專利範圍第1項所述之電路系統 LPC裝置係為一主要LPC裝置。 如申請專利範圍第1項所述之電路系統 LPC裝置係為一從屬LPC裝置。 如申請專利範圍第1項所述之電路系統 C匯流排與第二lPC匯流排係可分別連接有複數個Lpc 裝置者。 一種利用如申請專利範圍第2項所述電路系統之傳輸 方法,其主要步驟係包含有: 由LPC控制裝置透過第一LPC匯流排開始一第〆Lpc裝 置對第二LPC裝置傳輸之週期,並於第一 裝置發 出傳輸請求後插入複數個等待狀態;及 由控制裝置根據第一LPC裝置之傳輪請求透過第二 匯流排開始一對第二Lpc裝置傳輪之週期。 如申明專利範圍第6項所述之傳輸方《,其中該傳輸 2 3 4 5 6 7 其中該LPC 其中該第一 其中該第二 其中第一LP
第15頁 以、申請專利範圍 —---— —*- 8 · 2求係為一讀取第二LPC裝置之請求。 •:申請專利範圍第7項所述之傳輪方法,其中尚包含 有下列步驟: 第一 、—LpC匯流排之週期結束後,停止在第一lpc匯流 排之週期插入等待狀態;及 PC控制裝置將讀取第二LPC裝置之資料回應給第一LP C裳置後結束第一LPC匯流排之週期。 9 2申睛專利範圍第6項所述之傳輸方法,其中該傳輸 請求係為一寫入第二LPC裝置之請求。 I 0 ·如申請專利範圍第9項所述之傳輸方法,其中尚包含 下列步驟: 於第二LPC匯流排之週期結束後,停止在第一LPC匯流 排之週期插入等待狀態;及 結束第一LPC匯流排之週期。 II · 一種可使LPC裝置間相互傳輸之電路系統,其主要係 包含有: 一LPC匯流排; 一主要LPC裝置,連接於該LPC匯流排; 至少一從屬LPC裝置,連接於該LPC匯流排;及 一LPC控制裝置,可透過該LPC匯流排控制並驅動主要 LPC裝置與從屬LPC裝置; 其中,該LPC控制裝置與該主要LPC裝置各包含有一位 址暫存器。 1 2 ·如申請專利範圍第1 1項所述之電路系統,其中該從 1221556 六、申請專利範圍 屬LPC裝置各包含有一位址暫存器。 1 3 · —種利用如申請專利範園第1 1項所述電路系統之傳 輸方法,其主要步驟係包含有·· 由LPC控制裝置透過LPC匯流排開始一對主要lpc裝置 傳輸之週期;
主要LPC裝置經由LPC匯流排對LPC控制裝置發出一對 從屬LPC裝置傳輸之請求訊息;及 LPC控制裝置根據主要LPC裝置之請求,開始一對該從 屬LPC裝置傳輸之週期,將傳輸請求訊息經[pc匯流 排傳送至該從屬LPC裝置。 1 4 ·如申請專利範圍第1 3項所述之傳輸方法,其中該傳 輸請求係為一讀取資料之請求。 1 5 ·如申請專利範圍第1 4項所述之傳輸方法,尚包含有 下列步驟: 主要LPC裝置將其所要讀取資料之位址記錄於其位址 暫存器,藉以識別讀取之資料;及 LPC控制裝置於接收主要LPc裝置之讀取資料請求後, 先回應一任意資料值。
1 6 ·如申請專利範圍第1 5項所述之傳輪方法,尚包含有 下列步驟: LPC控制裴置接收主要LpC裝置之讀取資料請求後將其 所要讀取資料之位址記錄於其位址暫存器,藉以識 別讀取之資料。 1 7 ·如申請專利範圍第1 6項所述之傳輪方法,尚包含有
1221556 六、申請專利範圍 下列步驟: ' 從屬LPC裝置回應LPC控制裝置之讀取請求,將其欲讀 取之資料傳送到LPC控制裝置; 主要LPC裝置透過LPC匯流排監控從屬LPC裝置傳送之 資料,並藉由其位址暫存器記錄之位址而辨識並取 得其所欲讀取之資料。 1 8 ·如申請專利範圍第1 3項所述之傳輸方法,其中該傳 輸請求係為一寫入資料之請求。
第18頁
TW090128390A 2001-11-16 2001-11-16 Circuit system and transmission method enabling mutual transmission between LPC devices TWI221556B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW090128390A TWI221556B (en) 2001-11-16 2001-11-16 Circuit system and transmission method enabling mutual transmission between LPC devices
US10/098,550 US7062593B2 (en) 2001-11-16 2002-03-18 Circuit system and method for data transmission between LPC devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW090128390A TWI221556B (en) 2001-11-16 2001-11-16 Circuit system and transmission method enabling mutual transmission between LPC devices

Publications (1)

Publication Number Publication Date
TWI221556B true TWI221556B (en) 2004-10-01

Family

ID=21679751

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090128390A TWI221556B (en) 2001-11-16 2001-11-16 Circuit system and transmission method enabling mutual transmission between LPC devices

Country Status (2)

Country Link
US (1) US7062593B2 (zh)
TW (1) TWI221556B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI453596B (zh) * 2008-10-23 2014-09-21 Micro Star Int Co Ltd 輸出bios偵錯碼的裝置與方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8041936B2 (en) 2007-10-28 2011-10-18 International Business Machines Corporation Persisting value relevant to debugging of computer system during reset of computer system
CN107844450B (zh) * 2016-09-21 2020-12-11 深圳中电长城信息安全系统有限公司 Lpc接口通讯协议的转换方法和系统
US11422968B2 (en) * 2020-03-09 2022-08-23 Infineon Technologies LLC Methods, devices and systems for high speed serial bus transactions
CN113868179B (zh) * 2021-09-10 2024-04-02 中国航空工业集团公司西安航空计算技术研究所 一种LPC_DPRam的通信装置及数据转换方法
CN114143135B (zh) * 2021-11-17 2023-07-07 天津市英贝特航天科技有限公司 一种远距离数据传输装置、系统及方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327636B1 (en) * 1997-09-16 2001-12-04 International Business Machines Corporation Ordering for pipelined read transfers
US6157970A (en) * 1997-09-24 2000-12-05 Intel Corporation Direct memory access system using time-multiplexing for transferring address, data, and control and a separate control line for serially transmitting encoded DMA channel number
US6119189A (en) * 1997-09-24 2000-09-12 Intel Corporation Bus master transactions on a low pin count bus
US6654349B1 (en) * 1999-08-17 2003-11-25 Advanced Micro Devices, Inc. Real time automated checking mechanism for a bus protocol on an integrated bus system
US6735663B2 (en) * 2000-12-18 2004-05-11 Dell Products L.P. Combination personal data assistant and personal computing device
US6732216B2 (en) * 2001-01-25 2004-05-04 Dell Products L.P. Peripheral switching device with multiple sets of registers for supporting an ACPI full-operation state
US20020103005A1 (en) * 2001-01-26 2002-08-01 Watts La Vaughn F. Combination personal data assistant and personal computing system dynamic memory reclamation
US20020144037A1 (en) * 2001-03-29 2002-10-03 Bennett Joseph A. Data fetching mechanism and method for fetching data
US6877060B2 (en) * 2001-08-20 2005-04-05 Intel Corporation Dynamic delayed transaction buffer configuration based on bus frequency
US6701403B2 (en) * 2001-10-01 2004-03-02 International Business Machines Corporation Service processor access of non-volatile memory
TW552495B (en) * 2001-10-24 2003-09-11 Via Tech Inc LPC interface chip set to adjust the data-access timing automatically
US6990549B2 (en) * 2001-11-09 2006-01-24 Texas Instruments Incorporated Low pin count (LPC) I/O bridge

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI453596B (zh) * 2008-10-23 2014-09-21 Micro Star Int Co Ltd 輸出bios偵錯碼的裝置與方法

Also Published As

Publication number Publication date
US20030097515A1 (en) 2003-05-22
US7062593B2 (en) 2006-06-13

Similar Documents

Publication Publication Date Title
TWI271626B (en) Data transmission method for microprocessors of programmable logic controller
JP4685800B2 (ja) スケーラブルなバス構造
TWI270786B (en) Scanner capable of being a universal serial bus host
TW200949552A (en) Direct data transfer between slave devices
TWI221556B (en) Circuit system and transmission method enabling mutual transmission between LPC devices
KR101081301B1 (ko) 버스의 어드레스 채널 상에서의 협력적인 기록들
TW200537298A (en) A two channel bus structure to support address information, data, and transfer qualifiers
TW475116B (en) A multi-protocol media storage device implementing protocols optimized for storing and retrieving both asynchronous and isochronous data
TW522307B (en) Data transfer apparatus, data transfer system, and data transfer method
CN112954068B (zh) 一种基于rdma的数据传输方法及装置
CN1209711C (zh) 用于计算机系统的双模式总线桥
TWI239508B (en) Storage device controller apparatus, storage system and storage method
TW200935239A (en) Bridge circuit
CN109446144A (zh) 一种支持用户协议的通用i2c总线控制器
JP4123315B2 (ja) デュアルポートramのデータ受け渡し装置および方法
JP2002189705A (ja) マルチプロセッサ配列
JPH0479422A (ja) 送信制御回路
TWI287708B (en) Data reading/writing method for bridge interface
JP3099746U (ja) デジタルデータ転送装置
JPH01175056A (ja) プログラム転送方式
TW202227935A (zh) 物聯網系統
TW200528990A (en) Method for remote control of computer system
JP4017050B2 (ja) データ転送システム
JPS61292764A (ja) 異種計算機間のデ−タ転送方式
TW482957B (en) Multiple channel memory management system

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent